DE102022124238A1 - Herstellung einer Leiterplatte mit einer Mehrzahl Leiterschichten für unterschiedliche Anwendungen - Google Patents

Herstellung einer Leiterplatte mit einer Mehrzahl Leiterschichten für unterschiedliche Anwendungen Download PDF

Info

Publication number
DE102022124238A1
DE102022124238A1 DE102022124238.2A DE102022124238A DE102022124238A1 DE 102022124238 A1 DE102022124238 A1 DE 102022124238A1 DE 102022124238 A DE102022124238 A DE 102022124238A DE 102022124238 A1 DE102022124238 A1 DE 102022124238A1
Authority
DE
Germany
Prior art keywords
conductor layer
circuit board
layer
intermediate substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022124238.2A
Other languages
English (en)
Inventor
Jürgen Bauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Valeo Schalter und Sensoren GmbH
Original Assignee
Valeo Schalter und Sensoren GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Valeo Schalter und Sensoren GmbH filed Critical Valeo Schalter und Sensoren GmbH
Priority to DE102022124238.2A priority Critical patent/DE102022124238A1/de
Priority to PCT/EP2023/075250 priority patent/WO2024061724A1/de
Publication of DE102022124238A1 publication Critical patent/DE102022124238A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09127PCB or component having an integral separable or breakable part
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228Cutting, sawing, milling or shearing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer Leiterplatte (11) mit einer Mehrzahl Leiterschichten (22, 26, 30) und wenigstens einer dazwischenliegenden Substratschicht (20, 24, 28), umfassend die Schritte Bereitstellen eines Basissubstrats (19), Aufbringen einer ersten Leiterschicht (26) mit einer ersten Leiterschichtdicke (d) auf dem Basissubstrat (19), Aufbringen einer Zwischensubstratschicht (28) mit einer Zwischensubstratschichtdicke auf der ersten Leiterschicht (26), Aufbringen einer zweiten Leiterschicht (30) mit einer zweiten Leiterschichtdicke auf der Zwischensubstratschicht (28), wobei die erste Leiterschichtdicke (d) und die zweite Leiterschichtdicke unterschiedlich gewählt sind, und Entfernen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) zum Freilegen der ersten Leiterschicht (26) in wenigstens einem Bereich (32) der Leiterplatte (11). Die Erfindung betrifft außerdem eine entsprechend hergestellte mehrschichtige Leiterplatte (11). Die Erfindung betrifft weiterhin eine Schaltungsanordnung (10) mit einer obigen Leiterplatte (11), auf der ein Versorgungsteil (12) und ein Verarbeitungsteil (14) angeordnet sind, wobei die erste Leiterschichtdicke (d) kleiner ist als die zweite Leiterschichtdicke, elektrische Bauteile des Versorgungsteils (12) der Schaltungsanordnung (10) auf der zweiten Leiterschicht (30) angeordnet sind, und elektrische Bauteile des Verarbeitungsteils (14) der Schaltungsanordnung (10) auf der ersten Leiterschicht (26) angeordnet sind.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Leiterplatte mit einer Mehrzahl Leiterschichten und wenigstens einer dazwischenliegenden Substratschicht, umfassend die Schritte Bereitstellen eines Basissubstrats, Aufbringen einer ersten Leiterschicht mit einer ersten Leiterschichtdicke auf dem Basissubstrat, Aufbringen einer Zwischensubstratschicht mit einer Zwischensubstratschichtdicke auf der ersten Leiterschicht, Aufbringen einer zweiten Leiterschicht mit einer zweiten Leiterschichtdicke auf der Zwischensubstratschicht.
  • Auch betrifft die vorliegende Erfindung eine mehrschichtige Leiterplatte mit einem Basissubstrat, einer ersten Leiterschicht mit einer ersten Leiterschichtdicke, die auf dem Basissubstrat aufgebracht ist, einer Zwischensubstratschicht mit einer Zwischensubstratschichtdicke, die auf der ersten Leiterschicht aufgebracht ist, einer zweiten Leiterschicht mit einer zweiten Leiterschichtdicke, die auf der Zwischensubstratschicht aufgebracht ist.
  • Des Weiteren betrifft die vorliegende Erfindung eine Schaltungsanordnung mit einer obigen Leiterplatte angegeben, auf der ein Versorgungsteil und ein Verarbeitungsteil angeordnet sind.
  • Es gibt in der Elektronik verschiedenartige Anwendungen, die einerseits beispielsweise eine Datenverarbeitung durchführen und einen Prozessor und andere Schaltelemente aufweisen, sowie andererseits beispielsweis zur Energieversorgung von verschiedenen Komponenten oder auch anderen Anwendungen dienen, bei denen große Ströme getragen werden müssen. Dies ist beispielsweise bei verschiedenartigen Steuergeräten der Fall, die einerseits eine Steuerungsaufgabe durchführen und andererseits eine Energieversorgung für diese Steuerungsaufgaben bereitstellen. Im Automobilbereich sind Steuergeräte allgemein als ECU (electronic control unit) bekannt. Insbesondere finden aktuell sogenannte Zonensteuerungen zunehmende Verbreitung, in denen verschiedene Steuerungsaufgaben zusammengefasst sind.
  • Solche Anwendungen stellen besondere Herausforderungen für die Bereitstellung von kompakten Geräten dar. Solche Geräte umfassen typischerweise eine oder mehrere Leiterplatten, mit denen verschiedene Anwendungen kompakt realisiert werden. Dabei ist es für Hochstrombauteile erforderlich, dass diese auf einer äußeren Leiterschicht mit einer relativ großen Schichtdicke montiert werden. Solche Schichten haben eine Schichtdicke von typischerweise wenigstens 50µm Kupfer. Mit solchen Schichtdicken können Hochstromfunktionalitäten wie beispielsweise High Side Switches oder H-Brückenschaltungen realisiert werden.
  • Im Gegensatz dazu sind Schichtdicken von mehr als 50µm Kupfer typischerweise nicht geeignet für die Verwendung von Bauteilen wie Prozessoren und anderen Schaltelementen, die entsprechend dünne Strukturen aufweisen. Solche Bauteile können beispielsweise in einem BGA-Gehäuse bereitgestellt werden.
  • Im Ergebnis ist es aktuell nicht möglich, beide Anwendungen gemeinsam mit nur einer Leiterplatte zu realisieren.
  • Dazu kommen weitere Anforderungen für derartige Leiterplatten. So ist es in der Praxis mit Problemen verbunden, Leiterplatten auf beiden Seiten mit unterschiedlich dicken Leiterschichten auszuführen. Dies kann beispielsweise zu mechanischen Spannungen und geringerer Zuverlässigkeit führen. Dies ist insbesondere im Automobilbereich oder auch in anderen Bereichen, in denen die Leiterplatten hohen mechanischen und thermischen Belastungen unterliegen, nachteilig.
  • Dabei ist es typischerweise erforderlich, Bauteile wie Prozessoren und andere Schaltelemente mit dünnen Strukturen unmittelbar auf der Leiterschicht aufzubringen. Solche Bauteile werden typischerweise in SMD-Technik („surface mounted device“) mit einer großen Anzahl von Kontakten auf einer kleinen Fläche hergestellt, so dass eine Kontaktierung einer innenliegenden Leiterschicht ausscheidet. Andererseits ist es nachteilig, innenliegende Leiterschichten für große Ströme zu verwenden, da dort entstehende Wärme nur schlecht abgeführt werden kann. Für innenliegende Leiterschichten mit einer großen Dicke ergeben sich daher Nachteile in Bezug auf das thermische Design von Anwendungen mit großen Strömen. Auch dies ist somit insbesondere im Automobilbereich oder auch in anderen Bereichen, in denen die Leiterplatten hohen Temperaturen und/oder thermischen Schwankungen unterliegen, nachteilig. Darüber hinaus ist bei innenliegenden Leiterschichten schwierig, große Ströme durch andere Schichten hindurch zu diesen zu leiten. Dies bedeutet Zusatzaufwand z.B. durch viele Durchkontaktierungen („Verbindungsbohrungen“), die zusätzliche Fläche verbrauchen. Das wirkt sich auf die Baugröße und Kosten der Leiterplatte negativ aus.
  • Daher ist es heutzutage Standard, die verschiedenen Anwendungen mit separaten Leiterplatten zu realisieren, die für die jeweilige Anwendung optimiert sind, d.h. die Leiterplatten weisen jeweils die für eine der Anwendungen optimale Schichtdicke der jeweils äußeren Leiterschicht auf. Diese Leiterplatten sind dann nebeneinander oder übereinander angeordnet und elektrisch miteinander verbunden. Dies ist jedoch sehr aufwendig, erfordert einen großen Bauraum und ist mit hohen Kosten verbunden. Auch ist die Herstellung von elektrischen Verbindungen zwischen den Leiterplatten potentiell fehleranfällig.
  • Ausgehend von dem oben genannten Stand der Technik liegt der Erfindung somit die Aufgabe zugrunde, ein Verfahren zum Herstellen einer Leiterplatte mit einer Mehrzahl Leiterschichten und wenigstens einer dazwischenliegenden Substratschicht, eine entsprechende mehrschichtige Leiterplatte sowie eine Schaltungsanordnung mit einer solchen Leiterplatte anzugeben, die eine einfache Realisierung von unterschiedlichen Anwendungen in einer einfachen, kompakten, zuverlässigen und kostengünstigen Weise ermöglichen.
  • Die Lösung der Aufgabe erfolgt erfindungsgemäß durch die Merkmale der unabhängigen Ansprüche. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
  • Erfindungsgemäß ist somit ein Verfahren zum Herstellen einer Leiterplatte mit einer Mehrzahl Leiterschichten und wenigstens einer dazwischenliegenden Substratschicht angegeben, umfassend die Schritte Bereitstellen eines Basissubstrats, Aufbringen einer ersten Leiterschicht mit einer ersten Leiterschichtdicke auf dem Basissubstrat, Aufbringen einer Zwischensubstratschicht mit einer Zwischensubstratschichtdicke auf der ersten Leiterschicht, Aufbringen einer zweiten Leiterschicht mit einer zweiten Leiterschichtdicke auf der Zwischensubstratschicht, wobei die erste Leiterschichtdicke und die zweite Leiterschichtdicke unterschiedlich gewählt sind, und das Verfahren einen Schritt zum Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht zum Freilegen der ersten Leiterschicht in wenigstens einem Bereich der Leiterplatte umfasst.
  • Erfindungsgemäß ist außerdem eine mehrschichtige Leiterplatte angegeben mit einem Basissubstrat, einer ersten Leiterschicht mit einer ersten Leiterschichtdicke, die auf dem Basissubstrat aufgebracht ist, einer Zwischensubstratschicht mit einer Zwischensubstratschichtdicke, die auf der ersten Leiterschicht aufgebracht ist, einer zweiten Leiterschicht mit einer zweiten Leiterschichtdicke, die auf der Zwischensubstratschicht aufgebracht ist, wobei die erste Leiterschichtdicke und die zweite Leiterschichtdicke unterschiedlich gewählt sind, und in wenigstens einem Bereich der Leiterplatte die Zwischensubstratschicht und die darauf aufgebrachte zweite Leiterschicht unter Freilegen der ersten Leiterschicht entfernt sind.
  • Erfindungsgemäß ist zusätzlich eine Schaltungsanordnung mit einer obigen Leiterplatte angegeben, auf der ein Versorgungsteil und ein Verarbeitungsteil angeordnet sind, wobei die erste Leiterschichtdicke kleiner ist als die zweite Leiterschichtdicke, elektrische Bauteile des Versorgungsteils der Schaltungsanordnung auf der zweiten Leiterschicht angeordnet sind, und elektrische Bauteile des Verarbeitungsteils der Schaltungsanordnung auf der ersten Leiterschicht angeordnet sind.
  • Grundidee der vorliegenden Erfindung ist es also, die Herstellung von Leiterplatten dahingehend zu optimieren, dass diese verschiedene Oberflächenbereiche aufweisen, mit denen verschiedenartige Anwendungen gemeinsam auf einer einzigen Leiterplatte realisiert werden können. In anderen Worten wird die Leiterplatte so hergestellt, dass sie einen von außen zugänglichen ersten Oberflächenbereich aufweist, der durch die erste Leiterschicht mit der ersten Leiterschichtdicke gebildet ist, und auf derselben Seite der Leiterplatte einen ebenfalls von außen zugänglichen zweiten Oberflächenbereich aufweist, der durch die zweite Leiterschicht mit der zweiten Leiterschichtdicke gebildet ist. Auf beiden Oberflächenbereichen können somit Bauteile unmittelbar positioniert werden und die jeweilige Leiterschicht kontaktieren.
  • Dadurch können Leiterplatten für die Bereitstellung von Schaltungsanordnungen und damit hergestellte Schaltungsanordnungen bereitgestellt werden, die eine einfache Realisierung von unterschiedlichen Anwendungen in einer einfachen, kompakten und kostengünstigen Weise ermöglichen. Dies ist insbesondere in Einsatzgebieten mit begrenzter Verfügbarkeit von Bauraum wie beispielsweise im Automobilbereich oder allgemein im Bereich von Verkehrsmitteln wichtig. Entsprechendes gilt für Gewichtsanforderungen, um Automobile und andere Verkehrsmitten mit möglichst geringem Gewicht bereitzustellen und somit deren Energieverbrauch möglichst gering zu halten. Darüber hinaus ergeben sich auch für die mit den Leiterplatten hergestellten Schaltungsanordnungen Vorteile, da die gemeinsame Bereitstellung verschiedener Anwendungen auf einer Leiterplatte weitere Optimierungen ermöglicht und elektrische Leitungslängen insgesamt reduziert werden können. Ein weiterer Vorteil liegt darin, dass im Stand der Technik übliche Verbindungen zwischen Leiterplatten für die unterschiedlichen Anwendungen entfallen können. Damit können mögliche Probleme bei der Verbindung dieser Leiterplatten entfallen. Die Verbindung von Leiterplatten ist auch ein Kostenfaktor, da beispielweise Verbindungsstecker und/oder Verbindungskabel erforderlich sind, die ebenfalls erfindungsgemäß entfallen können.
  • Es gibt in der Elektronik verschiedenartige Anwendungen für solche Leiterplatten und damit hergestellte Schaltungsanordnungen, um beispielsweise eine Datenverarbeitung durchzuführen, wofür ein Prozessor und andere, oftmals hoch integrierte Bauteile verwendet werden, und gleichzeitig eine Energieversorgung durchzuführen, um beispielsweise den Prozessor aber auch andere Komponenten, beispielsweise von externen Anwendungen, mit Energie zu versorgen. Bei der Datenverarbeitung ist eine hohe Integration von Prozessoren und anderen Schaltelementen mit typischerweise vielen Leiterbahnen wichtig, während bei der Versorgung mit Energie typischerweise weniger Leiterbahnen erforderlich sind, die aber große Ströme tragen müssen. Dies kann durch die Bereitstellung der mehrschichtigen Leiterplatte mit den unterschiedlichen Leiterschichtdicken der ersten und zweiten Leiterschicht und das Freilegen der ersten Leiterschicht in dem wenigstens einen Bereich der Leiterplatte berücksichtigt werden, da beide Anforderungen mit einer Leiterplatte erfüllt werden können. Ausgehend von den unterschiedlichen Leiterschichtdicken weisen die Leiterbahnen bei gleicher Breite der Leiterbahnen entsprechend unterschiedliche Leiterquerschnitte auf, so dass sie unterschiedlich große Ströme tragen können. Bei großer Leiterschichtdicke können die Leiterbahnen also eine geringe Breite aufweisen, so dass feine Strukturen realisiert werden können. Ausgehend von den Leiterbahnen mit geringer Breite ergeben sich minimale Bauteilgrößen wie auch Abstände für Pins und Pads, so dass auch Anwendungen zur Datenverarbeitung mit Prozessoren und anderen hoch integrierten Bauteilen realisiert werden können.
  • Eine konkrete Anwendung für Schaltungsanordnungen betrifft die Bereitstellung von verschiedenartigen Steuergeräten, die einerseits eine Steuerungsaufgabe durchführen und andererseits eine Energieversorgung für diese Steuerungsaufgaben umfassen. Im Automobilbereich sind Steuergeräte allgemein als ECU (electronic control unit) bekannt. Eine noch konkretere Anwendung für solche Schaltungsanordnungen im Automobilbereich betrifft die Bereitstellung von sogenannten Zonensteuerungen. In diesen Zonensteuerungen sind verschiedene Steuerungsaufgaben zusammengefasst und gemeinsam bereitgestellt, so dass eine Zonensteuerung mehrere einzelne Steuergeräte ersetzen kann. Darüber hinaus können durch die Zonensteuerungen auf einfache Weise Redundanzen bereitgestellt werden, wenn die Zonensteuerungen gleichartig aufgebaut sind und beliebige Steuerungsaufgaben durchführen können. Im Fehlerfall kann somit eine redundante Zonensteuerung als Ersatz für eine beliebige andere Zonensteuerung verwendet werden. Ein Bereitstellen von redundanten, individuellen Steuergeräten kann somit entfallen. Eine gemeinsame Versorgung über die Zonensteuerung trägt darüber hinaus zur Bereitstellung von kompakten Einheiten bei.
  • Das Aufbringen der ersten und zweiten Leiterschichte und der Zwischensubstratschicht erfolgt - wie im Stand der Technik prinzipiell bekannt - jeweils vollflächig, wobei in an sich bekannter Weise Leiterbahnen ausgebildet werden. Dadurch ist die Herstellung der Leiterplatte kostengünstig, da auf an sich bekannte Verfahren zurückgegriffen werden kann. Dabei können die Schichten miteinander verpresst werden für eine gute Verbindung. Durch das teilweise Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht wird die erste Leiterschicht teilweise, nämlich in dem wenigstens einen Bereich der Leiterplatte, freigelegt. Details zum Freilegen der ersten Leiterschicht sind nachstehend angegeben. Um das Freilegen zu vereinfachen und möglichst wenig Material der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht zu verbrauchen, ist der Bereich typischerweise so dimensioniert, dass die verbleibende Zwischensubstratschicht und die darauf aufgebrachte zweite Leiterschicht einen größeren Bereich der Leiterplatte abdecken als der freigelegte Bereich. Der freigelegte Bereich, der dem von außen zugänglichen ersten Oberflächenbereich mit der ersten Leiterschicht entspricht, ist also kleiner als der ebenfalls von außen zugängliche zweite Oberflächenbereich, der durch die freiliegende zweite Leiterschicht gebildet ist.
  • Die Leiterplatte kann eine im Wesentlichen übliche Leiterplatte mit einer Mehrzahl Leiterschichten und wenigstens einer dazwischenliegenden Substratschicht sein. Leiterschichten sind üblicherweise aus Kupfer, einer Kupferlegierung oder ggf. einem anderen Metall oder einer anderen Legierung hergestellt, wobei jede Leiterschicht in Bezug auf Material und Dicke eine eigene Konfiguration aufweisen kann unabhängig von anderen Leiterschichten. Die Substratschicht(en) ist/sind typischerweise aus einem an sich bekannten Substratmaterial wie beispielsweise dem als Standardsubstratmaterial in verschiedenen Varianten bekannten FR4 hergestellt. Auch jede Substratschicht kann in Bezug auf Material und Dicke eine eigene Konfiguration aufweisen.
  • Das Basissubstrat stellt eine Basis für das Aufbringen der weiteren Schichten dar. Das Basissubstrat umfasst daher wenigstens eine Substratschicht oder ist insgesamt aus Substratmaterial hergestellt. Prinzipiell kann das Basissubstrat bereits eine oder mehrere Leiterschicht(en) aufweisen, soweit dies dem Aufbringen der ersten Leiterschicht nicht entgegensteht.
  • Die erste und die zweite Leiterschicht werden mit der entsprechenden ersten und zweiten Leiterschichtdicke aufgebracht. Wie oben ausgeführt können die Materialien und die Dicke für die erste und zweite Leiterschicht prinzipiell frei gewählt werden. Die erste Leiterschicht wird unmittelbar auf dem Basissubstrat aufgebracht. Auf die erste Leiterschicht wird dann die Zwischensubstratschicht mit der Zwischensubstratschichtdicke aufgebracht. Auch hier gelten die obigen Ausführungen in Bezug auf das Substratmaterial entsprechend. Die Zwischensubstratschicht weist eine geeignete Zwischensubstratschichtdicke auf, um beispielsweise die ersten und zweite Leiterschichte zu isolieren. Die zweite Leiterschicht wird dann mit der zweiten Leiterschichtdicke auf der Zwischensubstratschicht aufgebracht.
  • Entsprechend sind die Leiterschichtdicken der ersten und zweiten Leiterschicht in Übereinstimmung mit gewünschten Anwendungen für die Leiterplatte gewählt, um beispielsweise bei einer großen Leiterschichtdicke elektrische Komponenten für eine Energieversorgung und bei einer kleineren Leiterschichtdicke elektrische Komponenten für eine Steuerungsfunktion aufbringen und anschließend verwenden zu können. Abhängig von einer gewünschten Verwendung kann die erste Leiterschichtdicke größer oder kleiner als die zweite Leiterschichtdicke sein.
  • Die Schaltungsanordnung mit der Leiterplatte umfasst entsprechend ein Versorgungsteil und ein Verarbeitungsteil, wobei der Versorgungsteil der Schaltungsanordnung auf der zweiten Leiterschicht angeordnet ist, und elektrische Bauteile des Verarbeitungsteils auf einem freigelegten Bereich der ersten Leiterschicht angeordnet sind. Die erste Leiterschichtdicke ist somit kleiner als die zweite Leiterschichtdicke. Mit dem Versorgungsteil können Hochstromfunktionalitäten wie beispielsweise High Side Switches oder H-Brückenschaltungen realisiert werden. Der Verarbeitungsteil ist für die Verwendung von Bauteilen wie Prozessoren und anderen Schaltelementen, die dünne Strukturen aufweisen, ausgeführt. Solche Bauteile sind beispielsweise in SMD-Technik (surface mounted device) mit einer großen Anzahl von Kontakten auf einer kleinen Fläche, insbesondere in einem BGA-Gehäuse, ausgeführt. Bei dieser Ausgestaltung der Schaltungsanordnung ist der Verarbeitungsteil in dem ersten Oberflächenbereich ausgebildet, und der Versorgungsteil ist in dem zweiten Oberflächenbereich ausgebildet.
  • Vorzugsweise ist die zweite Leiterschichtdicke größer als die erste Leiterschichtdicke. Damit dient die zweite Leiterschicht zur Realisierung von Anwendungen mit Hochstrombauteilen. Die zweite Leiterschichtdicke ist bei der Verwendung von Kupfer insbesondere größer als 50µm, vorzugsweise größer als 60µm, weiter vorzugsweise größer als 75µm, ganz besonders bevorzugt größer als 100µm, um Hochstromfunktionalitäten wie beispielsweise High Side Switches oder H-Brückenschaltungen zu realisieren. Die erste Leiterschichtdicke ist bei der Verwendung von Kupfer insbesondere kleiner als 50µm Kupfer, vorzugsweise kleiner als 40µm, weiter vorzugsweise kleiner als 30µm, ganz besonders bevorzugt kleiner als 20µm. Damit könne auf der ersten Leiterschicht Bauteile wie Prozessoren und andere Schaltelemente, die entsprechend dünne Strukturen aufweisen, verwendet werden. Solche Bauteile können beispielsweise in SMD-Technik („surface mounted device“) mit einer großen Anzahl von Kontakten auf einer kleinen Fläche, insbesondere in einem BGA-Gehäuse, bereitgestellt werden. Wärme, die in dem Versorgungsteil mit den Hochstrombauteilen entsteht, kann somit einfach abgeführt werden.
  • In vorteilhafter Ausgestaltung der Erfindung umfasst das Verfahren ein Bedecken der ersten Leiterschicht in dem wenigstens einen Bereich der Leiterplatte mit einer Verbindungsverhinderungsschicht vor dem Aufbringen der Zwischensubstratschicht, und der Schritt zum Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht zum Freilegen der ersten Leiterschicht in wenigstens einem Bereich der Leiterplatte umfasst ein Trennen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht entlang einer Grenze des wenigstens einen Bereichs der Leiterplatte und ein Entnehmen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht von der ersten Leiterschicht in dem wenigstens einen Bereich der Leiterplatte. Durch das Bedecken der ersten Leiterschicht mit der Verbindungsverhinderungsschicht vor dem Aufbringen der Zwischensubstratschicht kann sichergestellt werden, dass sich die Zwischensubstratschicht im mit der Verbindungsverhinderungsschicht bedeckten Bereich nicht mit darunterliegenden Materialien wie mit der ersten Leiterschicht verbindet. Die Zwischensubstratschicht wird zusammen mit der darauf aufgebrachten zweiten Leiterschicht und ggf. weiteren Schichten nur seitlich innerhalb der jeweiligen Schichten der Schichtstruktur gehalten. Wenn diese Verbindung innerhalb der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht sowie ggf. weiterer Schichten getrennt wird, ist die Zwischensubstratschicht nicht mit dem darunterliegenden Bereich, der mit der Verbindungsverhinderungsschicht bedeckt ist, verbunden. Somit kann die Zwischensubstratschicht mit der darauf aufgebrachten zweiten Leiterschicht und ggf. vorhandenen weiteren Schichten entnommen werden, ohne dass eine flächige Bearbeitung der Leiterplatte über der ersten Leiterschicht erforderlich ist, um den Bereich freizulegen. Eventuelle Beschädigungen der ersten Leiterschicht können durch einen Entfall einer solchen Bearbeitung vermieden werden. Die Verbindungsverhinderungsschicht bildet eine flächige Bedeckung in dem Bereich, so dass vorzugsweise in dem gesamten Bereich eine Verbindung der Zwischensubstratschicht mit der ersten Leiterschicht verhindert wird. Die Verbindungsverhinderungsschicht definiert mit ihrer Form den ersten Oberflächenbereich, der durch die von außen zugängliche erste Leiterschicht mit der ersten Leiterschichtdicke nach dem Freilegen der ersten Leiterschicht gebildet ist.
  • In vorteilhafter Ausgestaltung der Erfindung umfasst das Bedecken des wenigstens einen Bereichs der Leiterplatte auf der ersten Leiterschicht mit einer Verbindungsverhinderungsschicht ein Aufbringen einer Verbindungsverhinderungs-Beschichtung auf der ersten Leiterschicht in dem wenigstens einen Bereich der Leiterplatte. Die Verbindungsverhinderungs-Beschichtung kann beispielsweise in einem flüssigen oder pastösen Zustand auf die erste Leiterschicht aufgebracht werden, beispielsweise durch Rollen, Sprühen, Tupfen oder Streichen mit einem Pinsel. Vorzugsweise bildet die Verbindungsverhinderungs-Beschichtung nach dem Aufbringen eine feste Schicht, indem die Verbindungsverhinderungs-Beschichtung beispielsweise auf der ersten Leiterschicht antrocknet, aushärtet, oder ähnliches. Die Verbindungsverhinderungs-Beschichtung kann flexibel aufgebracht und somit genau an Erfordernisse der Leiterplatte für das Freilegen der ersten Leiterschicht angepasst werden. Auch ist prinzipiell die Verwendung von Schablonen möglich, und die Verbindungsverhinderungs-Beschichtung exakt aufzubringen.
  • In vorteilhafter Ausgestaltung der Erfindung umfasst das Verfahren ein unterschiedliches Bearbeiten der ersten Leiterschicht und/oder der Zwischensubstratschicht in dem wenigstens einen Bereich der Leiterplatte verglichen mit einem Restbereich der Leiterplatte, so dass sich die erste Leiterschicht und die Zwischensubstratschicht in dem wenigstens einen Bereich der Leiterplatte nicht miteinander verbinden und in dem Restbereich der Leiterplatte miteinander verbinden, und der Schritt zum Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht zum Freilegen der ersten Leiterschicht in wenigstens einem Bereich der Leiterplatte umfasst ein Trennen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht entlang einer Grenze des wenigstens einen Bereichs der Leiterplatte und ein Entnehmen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht von der ersten Leiterschicht in dem wenigstens einen Bereich der Leiterplatte. Durch die unterschiedliche Bearbeitung kann sichergestellt werden, dass sich die Zwischensubstratschicht in dem wenigstens einen Bereich nicht mit der darunterliegenden ersten Leiterschicht verbindet. Die Zwischensubstratschicht wird zusammen mit der darauf aufgebrachten zweiten Leiterschicht und ggf. weiteren Schichten nur seitlich innerhalb der jeweiligen Schichten der Schichtstruktur gehalten. Wenn diese Verbindung innerhalb der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht sowie ggf. weiterer Schichten getrennt wird, ist die Zwischensubstratschicht nicht mit der darunterliegenden ersten Leiterschicht verbunden. Somit kann die Zwischensubstratschicht mit der darauf aufgebrachten zweiten Leiterschicht und ggf. vorhandenen weiteren Schichten entnommen werden, ohne dass eine flächige Bearbeitung der Leiterplatte über der ersten Leiterschicht erforderlich ist, um den Bereich freizulegen. Konkret kann beispielsweise die erste Leiterschicht vor dem Aufbringen der Zwischensubstratschicht in dem Restbereich durch Aufrauen bearbeitet werden, um sich in dem Restbereich der Leiterplatte beim Aufbringen der Zwischensubstratschicht und ggf. einem Verpressen der Schichten mit dieser zu verbinden. In dem wenigstens einen ersten Bereich wird das Aufrauen nicht durchgeführt, so dass sich die erste Leiterschicht dort nicht mit der Zwischensubstratschicht verbindet. Alternativ oder zusätzlich kann auf die erste Leiterschicht oder die Zwischensubstratschicht ein Klebstoff aufgebracht werden zum Verbinden der beiden Schichten, wobei der Klebstoff in dem wenigstens einen Bereich ausgespart wird.
  • In vorteilhafter Ausgestaltung der Erfindung umfasst das Trennen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht entlang einer Grenze des wenigstens einen Bereichs der Leiterplatte ein Fräsen, Sägen und/oder Schneiden der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht entlang der Grenze des wenigstens einen Bereichs der Leiterplatte. Entsprechende mechanische Verfahren sind als solche bekannt und müssen nicht weiter erläutert werden.
  • In vorteilhafter Ausgestaltung der Erfindung umfasst das Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht zum Freilegen der ersten Leiterschicht in wenigstens einem Bereich der Leiterplatte ein Abtragen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht in dem wenigstens einen Bereich der Leiterplatte, insbesondere mit einem spanenden Verfahren. Es erfolgt also eine flächige Bearbeitung der Leiterplatte zum Abtragen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht in dem Bereich. Aufgrund typischer Schichtdicken von Leiterschichten auf Leiterplatten von weniger als einem Millimeter ist dabei eine Bearbeitung mit einem entsprechenden Werkzeug mit geringen Toleranzen erforderlich, um eine Beschädigung der ersten Leiterschicht zu vermeiden. Das Abtragen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht erfolgt vorzugsweise durch Fräsen.
  • In vorteilhafter Ausgestaltung der Erfindung umfasst das Verfahren einen Schritt zum Herstellen von wenigstens einer elektrischen Kontaktierung zwischen der ersten Leiterschicht in dem wenigstens einem Bereich der Leiterplatte und der ersten und/oder zweiten Leiterschicht außerhalb des wenigstens einen Bereichs der Leiterplatte. Aufgrund typischer Schichtdicken von Leiterschichten auf Leiterplatten von weniger als einem Millimeter kann nicht immer sichergestellt werden, dass beispielsweise beim Trennen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht entlang des Bereichs oder auch beim Abtragen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht in dem Bereich die darunterliegende erste Leiterschicht nicht beschädigt wird. Durch das Herstellen von wenigstens einer elektrischen Kontaktierung kann die Leiterplatte unabhängig von einer Unterbrechung der ersten Leiterschicht verwendet werden. Dies erleichtert insbesondere die Bearbeitung der Leiterplatte zum Trennen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht entlang der Grenze des wenigstens einen Bereichs der Leiterplatte, so dass das Trennen ggf. mit einer geringeren Genauigkeit durchgeführt werden kann. Die Kontaktierung kann Kontaktelemente, beispielsweise Kontaktbrücken, umfassen, die auf der Leiterplatte entsprechende elektrische Kontaktierungen herstellen. Die Kontaktierung kann somit über die elektrische Kontaktelemente freiliegend zwischen der ersten Leiterschicht in dem wenigstens einen Bereich der Leiterplatte und der ersten und/oder zweiten Leiterschicht außerhalb des wenigstens einen Bereichs der Leiterplatte hergestellt werden. Alternativ oder zusätzlich kann die Kontaktierung umfassen, dass eine Kontaktierung innerhalb der Leiterplatte erfolgt, also über unterhalb der ersten Leiterschicht liegende weitere Leiterschichten in dem Basissubstrat. Eine solche Kontaktierung kann beispielsweise bereits beim Herstellen des Basissubstrats hergestellt werden.
  • In vorteilhafter Ausgestaltung der Erfindung umfasst das Bereitstellen eines Basissubstrats ein Bereitstellen des Basissubstrats mit wenigstens einer äußeren Basissubstratschicht und wenigstens einer darunterliegenden Basisleiterschicht. Das Basissubstrat und damit auch die Leiterplatte können also einen an sich beliebigen Aufbau mit weiteren Substrat- und/oder Leiterschichten innenliegend von der ersten Leiterschicht aufweisen. Diese Ausgestaltung kann abhängig von Anforderungen an verwendete Komponenten oder Bauteile, die auf der Leiterplatte positioniert sind oder werden, und Leiterplattenpfaden zum elektrischen Verbinden der verwendeten Komponenten oder Bauteile, durchgeführt werden. Die Basissubstratschicht und die Basisleiterschicht können eine entsprechende Basissubstratschichtdicke und Basisleiterschichtdicke aufweisen, die prinzipiell unabhängig von der ersten und zweiten Leiterschichtdicke sowie der Zwischensubstratschichtdicke sein können. Vorzugsweise umfasst die Leiterplatte eine Mehrzahl Basissubstratschichten und Basisleiterschichten, wobei benachbarte Basisleiterschichten durch jeweils eine dazwischen angeordnete Basissubstratschicht getrennt sind. Insbesondere weist das Basissubstrat einen symmetrischen Aufbau bezogen auf seine Mittelebene auf, d.h. Basissubstratschicht(en) und Basisleiterschicht(en) erstrecken sich in gleicher oder ähnlicher Ausführung von der Mittelebene nach außen.
  • In vorteilhafter Ausgestaltung der Erfindung umfasst das Verfahren wenigstens einen zusätzlichen Schritt zum Aufbringen einer Innenleiterschicht mit einer Innenleiterschichtdicke und einer Innensubstratschicht mit einer Innensubstratschichtdicke zwischen der ersten und der zweiten Leiterschicht, und/oder ein Aufbringen einer Außensubstratschicht mit einer Außensubstratschichtdicke auf der zweiten Leiterschicht und Aufbringen einer Außenleiterschicht mit einer Außenleiterschichtdicke auf der Außensubstratschicht. Die Leiterplatte kann also einen an sich beliebigen Aufbau mit weiteren Schichten außenliegend von der ersten Leiterschicht aufweisen abhängig von Anforderungen an verwendete Komponenten oder Bauteile, die auf der Leiterplatte positioniert sind oder werden, und an Leiterplattenpfade zum elektrischen Verbinden der verwendeten Komponenten oder Bauteile. Die Innenleiterschichtdicke und die Innensubstratschichtdicke und/oder die Außensubstratschichtdicke und die Außenleiterschichtdicke können prinzipiell unabhängig von der ersten und zweiten Leiterschichtdicke sowie der Zwischensubstratschichtdicke gewählt sein. Beim Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht zum Freilegen der ersten Leiterschicht in dem wenigstens einen Bereich der Leiterplatte werden entsprechende zusätzliche Schichten, die sich außenliegend von der ersten Leiterschicht befinden, zusammen mit der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht entfernt. Prinzipiell ist es möglich, dass die Außensubstratschicht und die Außenleiterschicht zusätzlich separat in einem weiteren Bereich entfernt werden, so dass die darunterliegende zweite Leiterschicht teilweise freigelegt wird. Entsprechend kann es möglich sein, dass die Innenleiterschicht teilweise freigelegt wird, indem die darauf aufgebrachte Zwischensubstratschicht und die darauf aufgebrachte zweite Leiterschicht in einem weiteren Bereich davon entfernt werden. Es kann also neben dem ersten und zweiten Oberflächenbereich beispielsweise ein dritter und/oder vierter Oberflächenbereich gebildet werden, in dem die Innenleiterschicht und/oder die zweite Leiterschicht entsprechend teilweise von außen zugänglich ist.
  • In vorteilhafter Ausgestaltung der Erfindung umfasst das Verfahren ein Herstellen der Leiterplatte mit einem symmetrischen Aufbau bezogen auf eine Mittelebene. Die Mittelebene ist entlang der Dickenrichtung der Leiterplatte definiert. Die Mittelebene ist typischerweise parallel zu den einzelnen Schichten der Leiterplatte. Ausgehend von dem Basissubstrat weist die Leiterplatte somit beiderseitig den gleichen Schichtaufbau mit Leiterschichten und Substratschicht(en) mit den gleichen Schichtdicken auf. Dabei sind die Schichtdicken auf beiden Seiten zumindest annähernd identisch gewählt, beispielsweise mit einer Abweichung von maximal 25 Prozent, vorzugsweise mit einer Abweichung von maximal 15 Prozent, besonders bevorzugt mit einer Abweichung von maximal 10 Prozent voneinander. Dadurch können mechanische Spannungen in der jeweiligen Leiterplatte vermieden oder zumindest verringert werden. Dies ist insbesondere im Automobilbereich oder auch in anderen Bereichen, in denen die Leiterplatten hohen mechanischen und thermischen Belastungen unterliegen, besonders vorteilhaft und erhöht die Zuverlässigkeit der Leiterplatten und der damit bereitgestellten Schaltungsanordnungen, da durch den symmetrischen Aufbau der Leiterplatte insbesondere mechanische Spannungen in der Leiterplatte reduziert werden. Der symmetrische Aufbau betrifft den prinzipiellen Schichtaufbau der Leiterplatte, dem das Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht in dem wenigstens einen Bereich nur auf einer Seite der Leiterplatte nicht entgegensteht.
  • In vorteilhafter Ausgestaltung der Erfindung umfasst das Verfahren ein Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht zum Freilegen der ersten Leiterschicht in wenigstens einem Bereich der Leiterplatte an beiden gegenüberliegenden Seitenflächen der Leiterplatte, wobei insbesondere der wenigstens eine Bereich der Leiterplatte für beide Seitenflächen der Leiterplatte deckungsgleich ausgeführt ist. Durch das Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht an beiden gegenüberliegenden Seitenflächen der Leiterplatte kann die Leiterplatte besonders effizient verwendet werden. Dabei können die Bereiche mit der freigelegten ersten Leiterschicht auf beiden Seitenflächen der Leiterplatte unterschiedlich ausgeführt sein, um die Verwendung weiter zu verbessern. Wenn die Bereiche mit der freigelegten ersten Leiterschicht auf beiden gegenüberliegenden Seitenflächen der Leiterplatte gleich ausgeführt sind, können beispielsweise Spannungen innerhalb der Leiterplatte reduziert und die Zuverlässigkeit auch bei hohen mechanischen und thermischen Belastungen verbessert werden.
  • In vorteilhafter Ausgestaltung der Erfindung ist der wenigstens eine Bereich ein Randbereich der Leiterplatte, und/oder der wenigstens eine Bereich ist ein innenliegender Bereich der Leiterplatte, wobei der innenliegende Bereich der Leiterplatte vorzugsweise in einem Mittelbereich der Leiterplatte angeordnet ist. Wenn der wenigstens eine Bereich ein Randbereich der Leiterplatte ist, kann dort die Verbindungsverhinderungsschicht einfach aufgebracht werden. Wenn der wenigstens eine Bereich ein innenliegender Bereich der Leiterplatte ist, kann dies beispielsweise thermische Vorteile haben, insbesondere wenn die zweite Leiterschicht dicker als die erste Leiterschicht ist und entsprechend der Versorgungsteil an Rändern der Leiterplatte angeordnet ist. Es ergibt sich, dass Bauteile, die stärker zur Wärmeerzeugung beitragen, größere Abstände zueinander aufweisen können, so dass die Wärme gut abgeleitet werden kann.
  • Merkmale wie auch Vorteile lassen sich ohne Weiteres zwischen dem beschriebenen Verfahren, der beschriebenen Leiterplatte und der beschriebenen Schaltungsanordnung austauschen bzw. dazwischen übertragen. Auch können einzelne Schritte des Verfahrens zumindest teilweise in einer an sich beliebigen Reihenfolge durchgeführt werden. Das Verfahren ist nicht auf die beispielhaft beschriebene Abfolge der Verfahrensschritte beschränkt, wie sich für den Fachmann offensichtlich aus der Beschreibung ergibt.
  • Nachfolgend wird die Erfindung unter Bezugnahme auf die anliegende Zeichnung anhand bevorzugter Ausführungsformen näher erläutert. Die dargestellten Merkmale können sowohl jeweils einzeln als auch in Kombination einen Aspekt der Erfindung darstellen. Merkmale verschiedener Ausführungsbeispiele sind übertragbar von einem Ausführungsbeispiel auf ein anderes.
  • Es zeigt
    • 1 eine schematische Draufsicht einer Schaltungsanordnung mit einer Leiterplatte, auf der ein Versorgungsteil und ein Verarbeitungsteil angeordnet sind, sowie einen Querschnitt der Leiterplatte gemäß einer ersten, bevorzugten Ausführungsform,
    • 2 eine schematische Ansicht von Kontaktierungen und Leiterbahnen in dem Verarbeitungsteil aus 1,
    • 3 eine detaillierte schematische Schnittdarstellung der Leiterplatte aus 1 während der Herstellung vor dem Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht in dem Verarbeitungsteil,
    • 4 eine detaillierte schematische Schnittdarstellung der Leiterplatte aus 3 nach dem Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht in dem Verarbeitungsteil, und
    • 5 ein Ablaufdiagramm eines Verfahrens zum Herstellen der Leiterpatte aus 1 mit einer Mehrzahl Leiterschichten und wenigstens einer dazwischenliegenden Substratschicht.
  • Die 1 zeigt eine Schaltungsanordnung 10 mit einer Leiterplatte 11 gemäß einer ersten, bevorzugten Ausführungsform.
  • Die Schaltungsanordnung 10, die im oberen Teil von 1 in Draufsicht dargestellt ist, ist als sogenannte Zonensteuerung ausgeführt, in der verschiedene Steuerungsaufgaben von Steuergeräten in Fahrzeugen zusammengefasst und gemeinsam bereitgestellt sind.
  • Die Schaltungsanordnung 10 umfasst ein Versorgungsteil 12 und ein Verarbeitungsteil 14, die auf der Leiterplatte 11 gemeinsam angeordnet bzw. realisiert sind. Der Versorgungsteil 12 umfasst Leiterbahnen 16 und elektrische Bauteile 18 zur elektrischen Versorgung von Komponenten. Der Verarbeitungsteil 14 umfasst ein Layout mit elektrischen Bauteilen, die Prozessoren, Speicher und andere umfassen können, die eine Verarbeitung zur Durchführung von Steuerungsaufgaben durchführen können. Solche Bauteile können beispielsweise in SMD-Technik („surface mounted device“) mit einer großen Anzahl von Kontakten auf einer kleinen Fläche, insbesondere in einem BGA-Gehäuse, bereitgestellt werden.
  • Die Leiterplatte 11 ist als mehrschichtige Leiterplatte 11 ausgeführt, wie sich aus dem Querschnitt in 1 unten ergibt. Der Querschnitt ist lediglich schematisch dargestellt, da Leiterschichten typischerweise eine geringere Schichtdicke aufweisen als Substratschichten, und dient lediglich der Veranschaulichung der vorliegenden Ausführungsform.
  • Die Leiterplatte 11 umfasst ein mittiges, innenliegendes Basissubstrat 19, das in diesem Ausführungsbeispiel seinerseits mehrere Schichten 20, 22, 24 aufweist. Dabei handelt es sich um eine zentrale Basissubstratschicht 20, zwei beiderseitig darauf aufgebrachte Basisleiterschichten 22 sowie zwei beiderseitig darauf aufgebrachte äußere Basissubstratschichten 24. Die zentrale Basissubstratschicht 20, die Basisleiterschichten 22 sowie die äußeren Basissubstratschichten 24 können eine prinzipiell beliebige Spezifikation aufweisen mit beliebigen Materialien und Schichtdicken.
  • Auf das Basissubstrat 19, d.h. auf die äußeren Basissubstratschichten 24, ist beiderseitig jeweils eine erste Leiterschicht 26 mit einer ersten Leiterschichtdicke aufgebracht. Auf die ersten Leiterschicht 26 ist beiderseitig jeweils eine Zwischensubstratschicht 28 aufgebracht, auf die wiederum eine zweite Leiterschicht 30 aufgebracht ist.
  • Die verschiedenen Leiterschichten 22, 26, 30 bestehen in diesem Ausführungsbeispiel aus Kupfer oder einer geeigneten Kupferlegierung. Die Substratschichten 20, 24, 28 sind aus einem an sich bekannten Substratmaterial wie beispielsweise dem als Standardsubstratmaterial in verschiedenen Varianten bekannten FR4 hergestellt. Wie in 1 ersichtlich, ist die erste Leiterschichtdicke d kleiner ist als die zweite Leiterschichtdicke. Beispielshaft beträgt die erste Leiterschichtdicke d etwa 20 µm. Ebenfalls beispielshaft beträgt die zweite Leiterschichtdicke 80 µm.
  • Wie weiter in 1 ersichtlich ist, sind in einem Bereich 32 der Leiterplatte 11 auf einer Seite die Zwischensubstratschicht 28 und die darauf aufgebrachte zweite Leiterschicht 30 unter Freilegen der ersten Leiterschicht 26 entfernt.
  • In dem Versorgungsteil 12 bildet die zweite Leiterschicht 30 einen von außen zugänglichen zweiten Oberflächenbereich. In dem Verarbeitungsteil 14 bildet die erste Leiterschicht 26 einen ebenfalls von außen zugänglichen ersten Oberflächenbereich der Leiterplatte 11. In Bezug auf den Verarbeitungsteil 14 sind in 2 beispielhaft Kontaktierungen 38 und Leiterbahnen 40 der ersten Leiterschicht 26 dargestellt. Bei einem Bauteil als BGA mit 0,8mm Pitch sind eine max. Leiterbreite dL und Leiterabstand AL von etwa 100µm üblich. Dies kann mit einer maximalen ersten Leiterschichtdicke d von 50µm bei einer Kupferschicht erreicht werden, ebenso wie für geringere Leiterschichtdicken.
  • Nachfolgend wird ein in 5 dargestelltes Verfahren zum Herstellen der Leiterplatte 11 mit einer Mehrzahl Leiterschichten 22, 26, 30 und wenigstens einer dazwischenliegenden Substratschicht 20, 24, 28 beschrieben. Wie sich aus der nachfolgenden Beschreibung ergibt, wird die Leiterplatte 11 mit einem symmetrischen Aufbau bezogen auf eine Mittelebene hergestellt, d.h. die Leiterplatte 11 hat beiderseitig den gleichen Schichtaufbau. Die Mittelebene ist entlang der Dickenrichtung der Leiterplatte 11 definiert, und die einzelnen Schichten werden parallel dazu aufgebracht.
  • Das Verfahren beginnt in Schritt S100 mit dem Bereitstellen des Basissubstrats 19. Das Basissubstrat 19 umfasst den oben beschriebenen Aufbau mit der zentralen Basissubstratschicht 20, den Basisleiterschichten 22 sowie den äußeren Basissubstratschichten 24.
  • Schritt S110 betrifft das Aufbringen der ersten Leiterschicht 26 mit der ersten Leiterschichtdicke d auf dem Basissubstrat 19. Wie oben beschrieben wird die erste Leiterschicht 26 als Kupferschicht mit der ersten Leiterschichtdicke d von 20µm aufgebracht.
  • Dabei wird auf beide äußeren Basissubstratschichten 24 des Basissubstrats 19 jeweils eine erste Leiterschicht 26 aufgebracht. Die erste Leiterschicht 26 wird jeweils vollflächig auf dem Basissubstrat 19 aufgebracht.
  • Schritt S120 betrifft ein Bedecken der ersten Leiterschicht 26 in einen Bereich 32 der Leiterplatte 11 mit einer Verbindungsverhinderungsschicht 34. Das Bedecken der ersten Leiterschicht 26 erfolgt in diesem Ausführungsbeispiel einseitig, d.h. nur auf einer der beiden ersten Leiterschichten 26.
  • Wie in 3 dargestellt ist, ist der Bereich 32 ein Randbereich der Leiterplatte 11. Die Verbindungsverhinderungsschicht 34 wird dort als Verbindungsverhinderungs-Beschichtung aufgebracht. Die Verbindungsverhinderungs-Beschichtung 34 wird in einem flüssigen oder pastösen Zustand auf die erste Leiterschicht 26 aufgebracht, beispielsweise durch Rollen, Sprühen, Tupfen oder Streichen mit einem Pinsel. In diesem Ausführungsbeispiel bildet die Verbindungsverhinderungs-Beschichtung 34 nach dem Aufbringen eine feste Schicht, indem die Verbindungsverhinderungs-Beschichtung 34 auf der ersten Leiterschicht 26 antrocknet, aushärtet, oder ähnliches.
  • Die Verbindungsverhinderungs-Beschichtung 34 bewirkt, dass sich die nachfolgend aufgebrachte Zwischensubstratschicht 28 nicht mit der ersten Leiterschicht 26 verbindet. Die Verbindungsverhinderungs-Beschichtung 34 definiert auf der ersten Leiterschicht 26 den ersten Oberflächenbereich, in dem die erste Leiterschicht 26 mit der ersten Leiterschichtdicke d von außen zugänglich ist zur Realisierung des Verarbeitungsteils 14.
  • Schritt S130 betrifft ein Aufbringen der Zwischensubstratschicht 28 mit der Zwischensubstratschichtdicke auf der ersten Leiterschicht 26. Dabei wird auf beide ersten Leiterschichten 26 außenseitig jeweils eine Zwischensubstratschicht 28 aufgebracht. Die Zwischensubstratschicht 28 wird jeweils vollflächig aufgebracht.
  • Die Zwischensubstratschicht 28 besteht aus einem an sich bekannten Substratmaterial wie FR4 und weist eine geeignete Zwischensubstratschichtdicke zur elektrischen Trennung der ersten und zweiten Leiterschicht 26, 30 auf.
  • Im Bereich 32 der Verbindungsverhinderungs-Beschichtung 34 ist die Zwischensubstratschicht 28 auf dieser aufgebracht. Die Verbindungsverhinderungs-Beschichtung 34 ist aus einem Material, wodurch sich die Zwischensubstratschicht 28 nicht mit der ersten Leiterschicht 26 verbindet.
  • Da sich die Zwischensubstratschicht 28 nicht mit der Verbindungsverhinderungs-Beschichtung 34 verbindet, ist die Zwischensubstratschicht 28 nur in dem nicht von der Verbindungsverhinderungs-Beschichtung 34 abgedeckten Bereich mit der ersten Leiterschicht 26 verbunden. In dem von der Verbindungsverhinderungs-Beschichtung 34 abgedeckten Bereich ist die Zwischensubstratschicht 28 nur seitlich an der Zwischensubstratschicht 28 in dem nicht von der Verbindungsverhinderungs-Beschichtung 34 abgedeckten Bereich gehalten.
  • Schritt S140 betrifft ein Aufbringen der zweiten Leiterschicht 30 mit einer zweiten Leiterschichtdicke auf der Zwischensubstratschicht 28. Die zweite Leiterschicht 30 ist aus Kupfer hergestellt und weist eine zweite Leiterschichtdicke von hier beispielhaft etwa 80µm auf. Damit ist die zweite Leiterschichtdicke größer als die erste Leiterschichtdicke d.
  • Dabei wird auf beide Zwischensubstratschichten 28 jeweils eine zweite Leiterschicht 30 aufgebracht. Die zweite Leiterschicht 30 wird jeweils vollflächig auf der entsprechenden Zwischensubstratschicht 28 aufgebracht.
  • Schritt S150 betrifft das Entfernen der Zwischensubstratschicht 28 und der darauf aufgebrachten zweiten Leiterschicht 30 zum Freilegen der ersten Leiterschicht 26 in dem Bereich 32 der Leiterplatte 11.
  • Es erfolgt zunächst ein Trennen der Zwischensubstratschicht 28 und der darauf aufgebrachten zweiten Leiterschicht 30 entlang einer Grenze des Bereichs 32 der Leiterplatte 11 durch Fräsen, Sägen und/oder Schneiden mit einem in 4 schematisch dargestellten Trennwerkzeug 36. Das Trennwerkzeug 36 ist hier beispielhaft ein Fräser oder eine Säge. Dadurch wird die seitliche Verbindung der Zwischensubstratschicht 28 im von der Verbindungsverhinderungs-Beschichtung 34 abgedeckten Bereich 32 der ersten Leiterschicht 26 getrennt.
  • Im Anschluss wird die Zwischensubstratschicht 28 mit der darauf aufgebrachten zweiten Leiterschicht 30 in dem Bereich 32 der Leiterplatte 11 von der ersten Leiterschicht 26 entnommen.
  • Im Ergebnis wird die Leiterplatte 11 so hergestellt, das in dem Versorgungsteil 12 die zweite Leiterschicht 30 außenliegend angeordnet ist, und in dem Verarbeitungssteil 14 durch das Entfernen der Zwischensubstratschicht 28 mit der darauf aufgebrachten zweiten Leiterschicht 30 die erste Leiterschicht 26 außenliegend angeordnet ist. Somit können Bauteile sowohl unmittelbar auf der ersten Leiterschicht 26, nämlich Bauteile des Verarbeitungsteils 14, wie auch unmittelbar auf der zweiten Leiterschicht 30, nämlich Bauteile des Versorgungsteils 12, positioniert werden und die jeweilige Leiterschicht 26, 30 kontaktieren.
  • Die Leiterplatte 11 ist in dem ersten Ausführungsbeispiel derart hergestellt, dass auf nur einer Seite der Leiterplatte 11 in dem Bereich 32 die Zwischensubstratschicht 28 und die darauf aufgebrachte zweite Leiterschicht 30 entfernt wurden zum Freilegen der ersten Leiterschicht 26. Die Leiterplatte 11 kann mit dem oben beschriebenen Verfahren in der gleichen Weise derart hergestellt werden, dass die Zwischensubstratschicht 28 und die darauf aufgebrachte zweite Leiterschicht 30 zum Freilegen der ersten Leiterschicht 26 beidseitig entfernt werden. Dabei können die Bereiche 32 auf beiden Seiten der Leiterplatte 11 deckungsgleich oder auch unterschiedlich ausgeführt sein.
  • Bezugszeichenliste
  • 10
    Schaltungsanordnung
    11
    Leiterplatte
    12
    Versorgungsteil
    14
    Verarbeitungsteil
    16
    Leiterbahn
    18
    elektrisches Bauteil
    19
    Basissubstrat
    20
    zentrale Basissubstratschicht, Substratschicht
    22
    Basisleiterschicht, Leiterschicht
    24
    äußere Basissubstratschicht, Substratschicht
    26
    erste Leiterschicht, Leiterschicht
    28
    Zwischensubstratschicht, Substratschicht
    30
    zweite Leiterschicht, Leiterschicht
    32
    Bereich
    34
    Verbindungsverhinderungsschicht, Verbindungsverhinderungs-Beschichtung
    36
    Trennwerkzeug
    38
    Kontaktierung
    40
    Leiterbahn
    dL
    Leiterbreite
    AL
    Leiterabstand
    d
    erste Leiterschichtdicke

Claims (14)

  1. Verfahren zum Herstellen einer Leiterplatte (11) mit einer Mehrzahl Leiterschichten (22, 26, 30) und wenigstens einer dazwischenliegenden Substratschicht (20, 24, 28), umfassend die Schritte Bereitstellen eines Basissubstrats (19), Aufbringen einer ersten Leiterschicht (26) mit einer ersten Leiterschichtdicke (d) auf dem Basissubstrat (19), Aufbringen einer Zwischensubstratschicht (28) mit einer Zwischensubstratschichtdicke auf der ersten Leiterschicht (26), Aufbringen einer zweiten Leiterschicht (30) mit einer zweiten Leiterschichtdicke auf der Zwischensubstratschicht (28), wobei die erste Leiterschichtdicke (d) und die zweite Leiterschichtdicke unterschiedlich gewählt sind, dadurch gekennzeichnet, dass das Verfahren einen Schritt zum Entfernen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) zum Freilegen der ersten Leiterschicht (26) in wenigstens einem Bereich (32) der Leiterplatte (11) umfasst.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Verfahren ein Bedecken der ersten Leiterschicht (26) in dem wenigstens einen Bereich (32) der Leiterplatte (11) mit einer Verbindungsverhinderungsschicht (34) vor dem Aufbringen der Zwischensubstratschicht (28) umfasst, und der Schritt zum Entfernen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) zum Freilegen der ersten Leiterschicht (26) in wenigstens einem Bereich (32) der Leiterplatte (11) ein Trennen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) entlang einer Grenze des wenigstens einen Bereichs (32) der Leiterplatte (11) und ein Entnehmen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) von der ersten Leiterschicht (26) in dem wenigstens einen Bereich (32) der Leiterplatte (11) umfasst.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Bedecken des wenigstens einen Bereichs (32) der Leiterplatte (11) auf der ersten Leiterschicht (26) mit einer Verbindungsverhinderungsschicht (34) ein Aufbringen einer Verbindungsverhinderungs-Beschichtung (34) auf der ersten Leiterschicht (26) in dem wenigstens einen Bereich (32) der Leiterplatte (11) umfasst.
  4. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, dass das Trennen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) entlang einer Grenze des wenigstens einen Bereichs der Leiterplatte (11) ein Fräsen, Sägen und/oder Schneiden der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) entlang der Grenze des wenigstens einen Bereichs (32) der Leiterplatte (11) umfasst.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren ein unterschiedliches Bearbeiten der ersten Leiterschicht (26) und/oder der Zwischensubstratschicht (28) in dem wenigstens einen Bereich (32) der Leiterplatte (11) verglichen mit einem Restbereich der Leiterplatte (11), so dass sich die erste Leiterschicht (26) und die Zwischensubstratschicht (28) in dem wenigstens einen Bereich (32) der Leiterplatte (11) nicht miteinander verbinden und in dem Restbereich der Leiterplatte (11) miteinander verbinden, und der Schritt zum Entfernen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) zum Freilegen der ersten Leiterschicht (26) in wenigstens einem Bereich (32) der Leiterplatte (11) ein Trennen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) entlang einer Grenze des wenigstens einen Bereichs (32) der Leiterplatte (11) und ein Entnehmen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) von der ersten Leiterschicht (26) in dem wenigstens einen Bereich (32) der Leiterplatte (11) umfasst.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Entfernen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) zum Freilegen der ersten Leiterschicht (26) in wenigstens einem Bereich (32) der Leiterplatte (11) ein Abtragen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) in dem wenigstens einen Bereich (32) der Leiterplatte (11) umfasst, insbesondere mit einem spanenden Verfahren.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren einen Schritt zum Herstellen von wenigstens einer elektrischen Kontaktierung zwischen der ersten Leiterschicht (26) in dem wenigstens einem Bereich (32) der Leiterplatte (11) und der ersten und/oder zweiten Leiterschicht (26,30) außerhalb des wenigstens einen Bereichs (32) der Leiterplatte (11) umfasst.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bereitstellen eines Basissubstrats (19) ein Bereitstellen des Basissubstrats (19) mit wenigstens einer äußeren Basissubstratschicht (24) und wenigstens einer darunterliegenden Basisleiterschicht (22) umfasst.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren wenigstens einen zusätzlichen Schritt umfasst zum Aufbringen einer Innenleiterschicht mit einer Innenleiterschichtdicke und einer Innensubstratschicht mit einer Innensubstratschichtdicke zwischen der ersten und der zweiten Leiterschicht (26, 30), und/oder Aufbringen einer Außensubstratschicht mit einer Außensubstratschichtdicke auf der zweiten Leiterschicht (30) und Aufbringen einer Außenleiterschicht mit einer Außenleiterschichtdicke auf der Außensubstratschicht.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren ein Herstellen der Leiterplatte (11) mit einem symmetrischen Aufbau bezogen auf eine Mittelebene entlang der Dickenrichtung der Leiterplatte (11) umfasst.
  11. Verfahren nach dem vorhergehenden Anspruch 10, dadurch gekennzeichnet, dass das Verfahren ein Entfernen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) zum Freilegen der ersten Leiterschicht (26) in wenigstens einem Bereich (32) der Leiterplatte (11) an beiden gegenüberliegenden Seitenflächen der Leiterplatte (11) umfasst, wobei insbesondere der wenigstens eine Bereich (32) der Leiterplatte (11) für beide Seitenflächen der Leiterplatte (11) deckungsgleich ausgeführt ist.
  12. Mehrschichtige Leiterplatte (11) mit einem Basissubstrat (19), einer ersten Leiterschicht (26) mit einer ersten Leiterschichtdicke, die auf dem Basissubstrat (19) aufgebracht ist, einer Zwischensubstratschicht (28) mit einer Zwischensubstratschichtdicke, die auf der ersten Leiterschicht (26) aufgebracht ist, einer zweiten Leiterschicht (30) mit einer zweiten Leiterschichtdicke, die auf der Zwischensubstratschicht (28) aufgebracht ist, wobei die erste Leiterschichtdicke (d) und die zweite Leiterschichtdicke unterschiedlich gewählt sind, dadurch gekennzeichnet, dass in wenigstens einem Bereich (32) der Leiterplatte (11) die Zwischensubstratschicht (28) und die darauf aufgebrachte zweite Leiterschicht (30) unter Freilegen der ersten Leiterschicht (26) entfernt sind.
  13. Leiterplatte (11) nach Anspruch 12, dadurch gekennzeichnet, dass der wenigstens eine Bereich (32) ein Randbereich der Leiterplatte (11) ist, und/oder der wenigstens eine Bereich (32) ein innenliegender Bereich der Leiterplatte (11) ist, wobei der innenliegende Bereich der Leiterplatte (11) vorzugsweise in einem Mittelbereich der Leiterplatte (11) angeordnet ist.
  14. Schaltungsanordnung (10) mit einer Leiterplatte (11) nach einem der Ansprüche 12 oder 13, auf der ein Versorgungsteil (12) und ein Verarbeitungsteil (14) angeordnet sind, dadurch gekennzeichnet, dass die erste Leiterschichtdicke (d) kleiner ist als die zweite Leiterschichtdicke, elektrische Bauteile des Versorgungsteils (12) der Schaltungsanordnung (10) auf der zweiten Leiterschicht (30) angeordnet sind, und elektrische Bauteile des Verarbeitungsteils (14) der Schaltungsanordnung (10) auf der ersten Leiterschicht (26) angeordnet sind.
DE102022124238.2A 2022-09-21 2022-09-21 Herstellung einer Leiterplatte mit einer Mehrzahl Leiterschichten für unterschiedliche Anwendungen Pending DE102022124238A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102022124238.2A DE102022124238A1 (de) 2022-09-21 2022-09-21 Herstellung einer Leiterplatte mit einer Mehrzahl Leiterschichten für unterschiedliche Anwendungen
PCT/EP2023/075250 WO2024061724A1 (de) 2022-09-21 2023-09-14 Herstellung einer leiterplatte mit einer mehrzahl leiterschichten für unterschiedliche anwendungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022124238.2A DE102022124238A1 (de) 2022-09-21 2022-09-21 Herstellung einer Leiterplatte mit einer Mehrzahl Leiterschichten für unterschiedliche Anwendungen

Publications (1)

Publication Number Publication Date
DE102022124238A1 true DE102022124238A1 (de) 2024-03-21

Family

ID=88093166

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022124238.2A Pending DE102022124238A1 (de) 2022-09-21 2022-09-21 Herstellung einer Leiterplatte mit einer Mehrzahl Leiterschichten für unterschiedliche Anwendungen

Country Status (2)

Country Link
DE (1) DE102022124238A1 (de)
WO (1) WO2024061724A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022645A (ja) 1996-07-08 1998-01-23 Nippon Avionics Co Ltd キャビティ付きプリント配線板の製造方法
JP2011243751A (ja) 2010-05-18 2011-12-01 Unimicron Technology Corp 回路基板およびその製造方法
US20130299223A1 (en) 2010-10-20 2013-11-14 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
JP2014197596A (ja) 2013-03-29 2014-10-16 京セラサーキットソリューションズ株式会社 多層配線基板及びその製造方法
US20170273195A1 (en) 2016-03-21 2017-09-21 Multek Technologies Limited Recessed cavity in printed circuit board protected by lpi

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006386A (ja) * 2016-06-27 2018-01-11 イビデン株式会社 配線板の製造方法
EP4037443A4 (de) * 2019-09-25 2023-07-12 Kyocera Corporation Leiterplatte und verfahren zur herstellung einer leiterplatte

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022645A (ja) 1996-07-08 1998-01-23 Nippon Avionics Co Ltd キャビティ付きプリント配線板の製造方法
JP2011243751A (ja) 2010-05-18 2011-12-01 Unimicron Technology Corp 回路基板およびその製造方法
US20130299223A1 (en) 2010-10-20 2013-11-14 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
JP2014197596A (ja) 2013-03-29 2014-10-16 京セラサーキットソリューションズ株式会社 多層配線基板及びその製造方法
US20170273195A1 (en) 2016-03-21 2017-09-21 Multek Technologies Limited Recessed cavity in printed circuit board protected by lpi

Also Published As

Publication number Publication date
WO2024061724A1 (de) 2024-03-28

Similar Documents

Publication Publication Date Title
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
EP3095307B1 (de) Leiterplatte, schaltung und verfahren zur herstellung einer schaltung
EP2724597A2 (de) Elektronische baugruppe und verfahren zu deren herstellung
EP0620702B1 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
EP3599636B1 (de) Keramischer schaltungsträger und elektronikeinheit
WO2016094915A1 (de) Verfahren zur voidreduktion in lötstellen
DE102018215689A1 (de) Leiterplatte und Planer Transformatorgebiet der Erfindung
DE102007040876A1 (de) Mehrschicht-Leiterplatte
DE102004058806A1 (de) Schaltungsstruktur auf einem Kühlkörper und Verfahren zur Herstellung derartiger Schaltungsstrukturen
DE3931551C2 (de) Verfahren zum Herstellen eines Substrates
DE3445690A1 (de) Verfahren zur herstellung eines substrates mit einem oder mehreren durchgehenden loechern
DE102022124238A1 (de) Herstellung einer Leiterplatte mit einer Mehrzahl Leiterschichten für unterschiedliche Anwendungen
DE102018215686A1 (de) Leiterplatte und Planer Transformatorgebiet der Erfindung
DE10333840B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE102016101652A1 (de) Optoelektronisches Bauelement mit Seitenkontakten
DE102014217186A1 (de) Verfahren zum Herstellen eines Schaltungsträgers und Schaltungsträger für elektronische Bauelemente
WO2005091365A2 (de) Kopplungssubstrat für halbleiterbauteile und verfahren zur herstellung desselben
DE102016211995A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
DE10313047B3 (de) Verfahren zur Herstellung von Chipstapeln
EP4064804A1 (de) Elektronisches bauelement und verfahren zur herstellung eines elektronischen bauelements
DE102023203232A1 (de) Flexible gedruckte verdrahtungsplatine und elektrische verdrahtung
DE3937549A1 (de) Elektronische schaltung und verfahren zur herstellung derselben
DE102022121590A1 (de) Leiterplatte und elektronische vorrichtung
WO2024052301A1 (de) Verfahren zum erzeugen von leiterbahnen und transparente verbundscheibe
DE102022120293A1 (de) Verfahren zur Herstellung einer Leiterplattenanordnung

Legal Events

Date Code Title Description
R163 Identified publications notified