WO2024061724A1 - Herstellung einer leiterplatte mit einer mehrzahl leiterschichten für unterschiedliche anwendungen - Google Patents

Herstellung einer leiterplatte mit einer mehrzahl leiterschichten für unterschiedliche anwendungen Download PDF

Info

Publication number
WO2024061724A1
WO2024061724A1 PCT/EP2023/075250 EP2023075250W WO2024061724A1 WO 2024061724 A1 WO2024061724 A1 WO 2024061724A1 EP 2023075250 W EP2023075250 W EP 2023075250W WO 2024061724 A1 WO2024061724 A1 WO 2024061724A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor layer
circuit board
layer
region
intermediate substrate
Prior art date
Application number
PCT/EP2023/075250
Other languages
English (en)
French (fr)
Inventor
Juergen Bauer
Original Assignee
Valeo Schalter Und Sensoren Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Valeo Schalter Und Sensoren Gmbh filed Critical Valeo Schalter Und Sensoren Gmbh
Publication of WO2024061724A1 publication Critical patent/WO2024061724A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Definitions

  • the present invention relates to a method for producing a circuit board with a plurality of conductor layers and at least one intermediate substrate layer, comprising the steps of providing a base substrate, applying a first conductor layer with a first conductor layer thickness on the base substrate, applying an intermediate substrate layer with an intermediate substrate layer thickness on the first conductor layer, Applying a second conductor layer with a second conductor layer thickness on the intermediate substrate layer.
  • the present invention also relates to a method for producing a circuit arrangement having the above printed circuit board on which a supply part and a processing part are arranged.
  • the present invention also relates to a multilayer circuit board with a base substrate, a first conductor layer with a first conductor layer thickness applied to the base substrate, an intermediate substrate layer with an intermediate substrate layer thickness applied to the first conductor layer, a second conductor layer with a second conductor layer thickness, the is applied to the intermediate substrate layer.
  • the present invention relates to a circuit arrangement with a printed circuit board specified above, on which a supply part and a processing part are arranged.
  • Such applications pose particular challenges for the provision of compact devices.
  • Such devices typically include one or more printed circuit boards with which various applications are compactly implemented. It is necessary for high-current components to be mounted on an outer conductor layer with a relatively large layer thickness.
  • Such layers typically have a layer thickness of at least 50 pm copper. With such layer thicknesses, high-current functionalities such as high-side switches or H-bridge circuits can be implemented.
  • layer thicknesses of more than 50 pm copper are typically not suitable for the use of components such as processors and other switching elements that have correspondingly thin structures.
  • Such components can be provided in a BGA housing, for example.
  • circuit boards There are also further requirements for such circuit boards.
  • problems with designing circuit boards with conductor layers of different thicknesses on both sides This can, for example, lead to mechanical stress and reduced reliability. This is particularly disadvantageous in the automotive sector or in other areas in which the circuit boards are subject to high mechanical and thermal loads.
  • circuit boards each have the optimal layer thickness of the outer conductor layer for one of the applications.
  • circuit boards are then arranged next to one another or one above the other and electrically connected to one another.
  • this is very complex, requires a lot of space and is associated with high costs.
  • the creation of electrical connections between the circuit boards is also potentially prone to errors.
  • the invention is therefore based on the object of providing a method for producing a circuit board with a plurality of conductor layers and at least one intermediate substrate layer, a method for producing a circuit arrangement with such a circuit board, a corresponding multi-layer circuit board and a circuit arrangement to provide such a printed circuit board that enables different applications to be easily implemented in a simple, compact, reliable and cost-effective manner.
  • a method for producing a circuit board with a plurality of conductor layers and at least one intermediate substrate layer comprising the steps of providing a base substrate, applying a first conductor layer with a first conductor layer thickness on the base substrate, applying an intermediate substrate layer with an intermediate substrate layer thickness on the first conductor layer, applying a second conductor layer with a second conductor layer thickness on the intermediate substrate layer, wherein the first conductor layer thickness and the second conductor layer thickness are chosen differently, and the method has one step for removing the intermediate substrate layer and the second conductor layer applied thereon to expose the first conductor layer in at least one area of the circuit board.
  • a multilayer circuit board is also specified with a base substrate, a first conductor layer with a first conductor layer thickness applied to the base substrate, an intermediate substrate layer with an intermediate substrate layer thickness applied to the first conductor layer, a second conductor layer with a second conductor layer thickness applied to the intermediate substrate layer is applied, the first conductor layer thickness and the second conductor layer thickness being chosen differently, and in at least one area of the circuit board the intermediate substrate layer and the second conductor layer applied thereon are removed, exposing the first conductor layer.
  • a circuit arrangement is additionally specified with an above printed circuit board, on which a supply part and a processing part are arranged, the first conductor layer thickness being smaller than the second conductor layer thickness, electrical components of the supply part of the circuit arrangement being arranged on the second conductor layer, and electrical components of the processing part the circuit arrangement are arranged on the first conductor layer.
  • the basic idea of the present invention is to optimize the production of circuit boards so that they have different surface areas with which various applications can be realized together on a single circuit board.
  • the circuit board is manufactured in such a way that it has an externally accessible first surface area, which is formed by the first conductor layer with the first conductor layer thickness, and on the same side of the circuit board has a second surface area, also accessible from the outside, which is formed by the second Conductor layer is formed with the second conductor layer thickness is.
  • Components can therefore be positioned directly on both surface areas and contact the respective conductor layer.
  • the conductor tracks Based on the different conductor layer thicknesses, the conductor tracks have the same width Conductor tracks have different conductor cross sections so that they can carry different currents. If the conductor layer is thick, the conductor tracks can have a small width so that fine structures can be realized. Starting from the small width conductor tracks, minimal component sizes as well as distances for pins and pads result, so that applications for data processing with processors and other highly integrated components can also be implemented.
  • a specific application for circuit arrangements concerns the provision of various types of control devices which, on the one hand, carry out a control task and, on the other hand, include an energy supply for these control tasks.
  • control units are commonly known as ECUs (electronic control units).
  • An even more concrete application for such circuit arrangements in the automotive sector concerns the provision of so-called zone controls.
  • zone controls In these zone controls, various control tasks are combined and provided together, so that one zone control can replace several individual control devices.
  • redundancies can be easily provided by the zone controls if the zone controls are constructed in the same way and can carry out any control tasks.
  • a redundant zone control can be used as a replacement for any other zone control. There is no need to provide redundant, individual control devices.
  • a shared supply via the zone control also contributes to the provision of compact units.
  • the first and second conductor layers and the intermediate substrate layer are applied - as is known in principle in the prior art - over the entire surface, with conductor tracks being formed in a manner known per se. This means that the production of the circuit board is cost-effective, since known processes can be used.
  • the layers can be pressed together for a good connection.
  • the first conductor layer is partially exposed, namely in the at least one area of the circuit board. Details for exposing the first conductor layer are given below.
  • the area is typically dimensioned such that the remaining intermediate substrate layer and the second conductor layer applied thereon cover a larger area of the circuit board than the exposed area.
  • the exposed area which corresponds to the first surface area with the first conductor layer that is accessible from the outside, is therefore smaller than the second surface area, which is also accessible from the outside and is formed by the exposed second conductor layer.
  • the circuit board can be a substantially standard circuit board with a plurality of conductor layers and at least one substrate layer in between.
  • Conductor layers are typically made of copper, a copper alloy, or possibly another metal or alloy, where each conductor layer can have its own configuration in terms of material and thickness, independent of other conductor layers.
  • the substrate layer(s) is/are typically made from a substrate material known per se, such as FR4, which is known as a standard substrate material in various variants. Each substrate layer can also have its own configuration in terms of material and thickness.
  • the base substrate represents a basis for the application of the further layers.
  • the base substrate therefore comprises at least one substrate layer or is made entirely of substrate material.
  • the base substrate can already have one or more conductor layers, as long as this does not prevent the application of the first conductor layer.
  • the first and second conductor layers are applied with the corresponding first and second conductor layer thicknesses.
  • the materials and the thickness for the first and second conductor layers can in principle be freely selected.
  • the first conductor layer is applied directly to the base substrate.
  • the intermediate substrate layer with the intermediate substrate layer thickness is then applied to the first conductor layer.
  • the intermediate substrate layer has a suitable intermediate substrate layer thickness, for example to insulate the first and second conductor layers.
  • the second conductor layer is then applied to the intermediate substrate layer with the second conductor layer thickness.
  • the conductor layer thicknesses of the first and second conductor layers are selected in accordance with the desired applications for the circuit board, in order, for example, to be able to apply and then use electrical components for a power supply with a large conductor layer thickness and electrical components for a control function with a smaller conductor layer thickness.
  • the first conductor layer thickness may be greater or smaller than the second conductor layer thickness.
  • the circuit arrangement with the printed circuit board accordingly comprises a supply part and a processing part, the supply part of the circuit arrangement being arranged on the second conductor layer, and electrical components of the processing part being arranged on an exposed area of the first conductor layer.
  • the first conductor layer thickness is therefore smaller than the second conductor layer thickness.
  • the supply section can be used to implement high-current functionalities such as high-side switches or H-bridge circuits.
  • the processing part is designed for the use of components such as processors and other switching elements that have thin structures. Such components are, for example, designed using SMD technology (surface mounted device) with a large number of contacts on a small area, especially in a BGA housing.
  • the processing part is formed in the first surface area and the supply part is formed in the second surface area.
  • the second conductor layer thickness is greater than the first conductor layer thickness.
  • the second conductor layer is therefore used to implement applications with high-current components.
  • the second conductor layer thickness is in particular greater than 50pm, preferably greater than 60pm, more preferably greater than 75pm, very particularly preferably greater than 100pm in order to realize high-current functionalities such as high side switches or H-bridge circuits.
  • the first conductor layer thickness is in particular less than 50 pm copper, preferably less than 40 pm, more preferably less than 30 pm, very particularly preferably less than 20 pm.
  • components such as processors and other switching elements that have correspondingly thin structures can be used on the first conductor layer.
  • Such components can be provided, for example, using SMD technology (“surface mounted device”) with a large number of contacts on a small area, especially in a BGA housing. Heat that arises in the supply part with the high-current components can therefore be easily dissipated.
  • the method includes covering the first conductor layer in the at least one region of the circuit board with a connection prevention layer before applying the intermediate substrate layer, and the step of removing the intermediate substrate layer and the second conductor layer applied thereon to expose the first conductor layer in at least one Region of the circuit board includes separating the intermediate substrate layer and the second conductor layer applied thereon along a boundary of the at least one region of the circuit board and removing the intermediate substrate layer and the second conductor layer applied thereon from the first conductor layer in the at least one region of the circuit board.
  • the intermediate substrate layer, together with the second conductor layer applied thereon and possibly further layers, is held only laterally within the respective layers of the layer structure. If this connection is separated within the intermediate substrate layer and the second conductor layer applied thereon and possibly further layers, the intermediate substrate layer is not connected to the underlying area that is covered with the connection prevention layer. Thus, the intermediate substrate layer with the second conductor layer applied thereon and any additional layers present can be removed without the need for surface processing of the circuit board over the first conductor layer in order to expose the area. Any damage to the first conductor layer can be avoided by eliminating such processing.
  • the connection prevention layer forms a flat covering in the area, so that a connection of the intermediate substrate layer to the first conductor layer is preferably prevented in the entire area.
  • the connection prevention layer defines the first with its shape Surface area that is formed by the externally accessible first conductor layer with the first conductor layer thickness after exposing the first conductor layer.
  • covering the at least one region of the circuit board on the first conductor layer with a connection prevention layer includes applying a connection prevention coating on the first conductor layer in the at least one region of the circuit board.
  • the connection prevention coating can, for example, be applied to the first conductor layer in a liquid or pasty state, for example by rolling, spraying, dabbing or brushing with a brush.
  • the connection prevention coating preferably forms a solid layer by the connection prevention coating drying, hardening, or the like on the first conductor layer, for example.
  • the connection prevention coating can be applied flexibly and thus precisely adapted to the requirements of the circuit board for exposing the first conductor layer. In principle, it is also possible to use stencils and apply the connection prevention coating precisely.
  • the method includes a different processing of the first conductor layer and/or the intermediate substrate layer in the at least one region of the circuit board compared to a remaining region of the circuit board, so that the first conductor layer and the intermediate substrate layer are not in the at least one region of the circuit board connect to each other and connect to each other in the remaining region of the circuit board, and the step of removing the intermediate substrate layer and the second conductor layer applied thereon to expose the first conductor layer in at least a region of the circuit board includes separating the intermediate substrate layer and the second conductor layer applied thereon along a boundary of the at least one region of the circuit board and removing the intermediate substrate layer and the second conductor layer applied thereon from the first conductor layer in the at least one region of the circuit board.
  • the different processing can ensure that the intermediate substrate layer does not connect to the underlying first conductor layer in the at least one area.
  • the intermediate substrate layer is applied together with the second conductor layer and, if necessary, others Layers are only held laterally within the respective layers of the layer structure. If this connection is separated within the intermediate substrate layer and the second conductor layer applied thereon and possibly further layers, the intermediate substrate layer is not connected to the first conductor layer underneath. Thus, the intermediate substrate layer with the second conductor layer applied thereon and any additional layers present can be removed without the need for surface processing of the circuit board over the first conductor layer in order to expose the area.
  • the first conductor layer can be processed by roughening in the remaining area before the intermediate substrate layer is applied in order to bond to the intermediate substrate layer in the remaining area of the circuit board when the intermediate substrate layer is applied and, if necessary, pressed with the layers.
  • the roughening is not carried out in the at least one first region, so that the first conductor layer does not connect to the intermediate substrate layer there.
  • an adhesive can be applied to the first conductor layer or the intermediate substrate layer to connect the two layers, with the adhesive being left out in the at least one area.
  • separating the intermediate substrate layer and the second conductor layer applied thereon along a boundary of the at least one region of the circuit board includes milling, sawing and / or cutting the intermediate substrate layer and the second conductor layer applied thereon along the boundary of the at least one region of the circuit board .
  • Corresponding mechanical processes are known as such and do not need to be explained further.
  • removing the intermediate substrate layer and the second conductor layer applied thereon to expose the first conductor layer in at least one region of the circuit board includes removing the intermediate substrate layer and the second conductor layer applied thereon in the at least one region of the circuit board, in particular using a metal-cutting process .
  • the printed circuit board is therefore processed over the surface in order to remove the intermediate substrate layer and the second conductor layer applied thereon in the area. Due to typical layer thicknesses of conductor layers on circuit boards of less than one millimeter, processing with a Corresponding tools with low tolerances are required to avoid damage to the first conductor layer.
  • the removal of the intermediate substrate layer and the second conductor layer applied thereon is preferably carried out by milling.
  • the method comprises a step for producing at least one electrical contact between the first conductor layer in the at least one region of the circuit board and the first and/or second conductor layer outside the at least one region of the circuit board. Due to typical layer thicknesses of conductor layers on circuit boards of less than one millimeter, it cannot always be ensured that, for example, when separating the intermediate substrate layer and the second conductor layer applied thereon along the region or when removing the intermediate substrate layer and the second conductor layer applied thereon in the region, the underlying first conductor layer will not be damaged. By producing at least one electrical contact, the circuit board can be used regardless of an interruption in the first conductor layer.
  • the contact can comprise contact elements, for example contact bridges, which produce corresponding electrical contacts on the circuit board.
  • the contact can thus be made via the electrical contact elements exposed between the first conductor layer in the at least one region of the circuit board and the first and/or second conductor layer outside the at least one region of the circuit board.
  • the contact can include contact being made within the circuit board, i.e. via further conductor layers in the base substrate located below the first conductor layer. Such a contact can, for example, already be made when the base substrate is being manufactured.
  • providing a base substrate includes providing the base substrate with at least one outer base substrate layer and at least one underlying base conductor layer.
  • the base substrate and thus also the circuit board can be any Have a structure with further substrate and/or conductor layers located on the inside of the first conductor layer. This configuration can be carried out depending on requirements for components or components used that are or will be positioned on the circuit board and circuit board paths for electrically connecting the components or components used.
  • the base substrate layer and the base conductor layer can have a corresponding base substrate layer thickness and base conductor layer thickness, which can in principle be independent of the first and second conductor layer thicknesses and the intermediate substrate layer thickness.
  • the circuit board preferably comprises a plurality of base substrate layers and base conductor layers, with adjacent base conductor layers being separated by a base substrate layer arranged therebetween.
  • the base substrate has a symmetrical structure with respect to its central plane, ie base substrate layer(s) and base conductor layer(s) extend outwards from the central plane in the same or similar design.
  • the method comprises at least one additional step for applying an inner conductor layer with an inner conductor layer thickness and an inner substrate layer with an inner substrate layer thickness between the first and the second conductor layer, and / or applying an outer substrate layer with an outer substrate layer thickness on the second conductor layer and applying a Outer conductor layer with an outer conductor layer thickness on the outer substrate layer.
  • the circuit board can therefore have any structure with further layers located outside of the first conductor layer, depending on the requirements for components or components used that are or will be positioned on the circuit board, and for circuit board paths for electrically connecting the components or components used.
  • the inner conductor layer thickness and the inner substrate layer thickness and/or the outer substrate layer thickness and the outer conductor layer thickness can in principle be selected independently of the first and second conductor layer thicknesses and the intermediate substrate layer thickness.
  • corresponding additional layers that are located externally of the first conductor layer are removed together with the intermediate substrate layer and the second conductor layer applied thereon.
  • the outer substrate layer and the outer conductor layer are additionally removed separately in a further area, so that the underlying second conductor layer is partially exposed.
  • the inner conductor layer may be partially exposed by removing the intermediate substrate layer applied thereon and the second conductor layer applied thereon in a further region thereof.
  • a third and/or fourth surface area can be formed, in which the inner conductor layer and/or the second conductor layer is correspondingly partially accessible from the outside.
  • the method includes producing the circuit board with a symmetrical structure based on a central plane.
  • the center plane is defined along the thickness direction of the circuit board.
  • the center plane is typically parallel to the individual layers of the circuit board.
  • the circuit board therefore has the same layer structure on both sides with conductor layers and substrate layer(s) with the same layer thicknesses.
  • the layer thicknesses on both sides are chosen to be at least approximately identical, for example with a deviation of a maximum of 25 percent, preferably with a deviation of a maximum of 15 percent, particularly preferably with a deviation of a maximum of 10 percent from one another.
  • the symmetrical structure relates to the basic layer structure of the circuit board, which does not conflict with the removal of the intermediate substrate layer and the second conductor layer applied thereon in the at least one area only on one side of the circuit board.
  • the method includes removing the intermediate substrate layer and the second conductor layer applied thereon to expose the first conductor layer in at least one area of the circuit board on both opposite side surfaces of the circuit board, in particular the at least one area of the circuit board for both side surfaces of the circuit board is executed congruently.
  • the circuit board can be used particularly efficiently.
  • the areas with the exposed first conductor layer can be designed differently on both side surfaces of the circuit board in order to further improve the use. If the areas with the exposed first conductor layer are made the same on both opposite side surfaces of the circuit board, for example, stresses within the circuit board can be reduced and reliability can be improved even under high mechanical and thermal loads.
  • the at least one region is an edge region of the circuit board, and/or the at least one region is an internal region of the circuit board, wherein the internal region of the circuit board is preferably arranged in a central region of the circuit board. If the at least one area is an edge area of the circuit board, the connection prevention layer can easily be applied there. If the at least one area is an internal area of the circuit board, this can have thermal advantages, for example, especially if the second conductor layer is thicker than the first conductor layer and the supply part is accordingly arranged at the edges of the circuit board. The result is that components that contribute more to heat generation can be at greater distances from one another so that the heat can be dissipated well.
  • the method for producing a circuit arrangement with a circuit board on which a supply part and a processing part are arranged includes a method for producing the circuit board described above.
  • the method for producing the circuit arrangement particularly includes first producing the circuit board (as described above), and then arranging the supply part and arranging the processing part on the circuit board.
  • the first conductor layer thickness can be smaller than the second conductor layer thickness.
  • the method can in particular include arranging electrical components of the supply part of the circuit arrangement on the second (thicker) conductor layer, and arranging electrical components of the processing part of the circuit arrangement on the first (thinner) conductor layer.
  • the circuit arrangement can in particular be designed as a control device which, on the one hand, carries out a control task and, on the other hand, includes an energy supply for these control tasks, in particular a zone control (in the automotive sector or in a vehicle).
  • the circuit arrangement can be designed as a so-called zone control, in particular in a vehicle, in particular in which various control tasks are combined and provided together.
  • the supply part may include conductor tracks and electrical components for electrically supplying components, and/or the processing part may include a layout with electrical components (or the electrical components) that can carry out processing to carry out control tasks, in particular in a vehicle.
  • FIG. 1 shows a schematic top view of a circuit arrangement with a circuit board on which a supply part and a processing part are arranged, as well as a cross section of the circuit board according to a first, preferred embodiment
  • 2 shows a schematic view of contacts and conductor tracks in the processing part from FIG. 1,
  • Fig. 3 is a detailed schematic sectional view of the circuit board of Fig. 1 during manufacture before removal of the intermediate substrate layer and the second conductor layer applied thereto in the processing part,
  • FIG. 4 shows a detailed schematic sectional view of the circuit board from FIG. 3 after removal of the intermediate substrate layer and the second conductor layer applied thereon in the processing part, and
  • Fig. 5 is a flow chart of a method for producing the circuit board from Fig. 1 with a plurality of conductor layers and at least one substrate layer in between.
  • Figure 1 shows a circuit arrangement 10 with a circuit board 11 according to a first, preferred embodiment.
  • the circuit arrangement 10 which is shown in plan view in the upper part of Figure 1, is designed as a so-called zone control, in which various control tasks (of control devices) in vehicles (or in a vehicle) are combined and provided together.
  • the circuit arrangement 10 includes a supply part 12 and a processing part 14, which are arranged or implemented together on the circuit board 11.
  • the supply part 12 includes conductor tracks 16 and electrical components 18 for electrically supplying components.
  • the processing portion 14 includes a layout with electrical components that may include processors, memories, and others that may perform processing to perform control tasks. Such components can be provided, for example, using SMD technology (“surface mounted device”) with a large number of contacts on a small area, especially in a BGA housing.
  • the circuit board 11 is designed as a multilayer circuit board 11, as can be seen from the cross section in Figure 1 below. The cross section is only shown schematically, since conductor layers typically have a smaller layer thickness than substrate layers, and serves only to illustrate the present embodiment.
  • the circuit board 11 comprises a central, internal base substrate 19, which in turn has several layers 20, 22, 24 in this exemplary embodiment. These are a central base substrate layer 20, two base conductor layers 22 applied on both sides and two outer base substrate layers 24 applied on both sides.
  • the central base substrate layer 20, the base conductor layers 22 and the outer base substrate layers 24 can in principle have any specification with any materials and layer thicknesses.
  • a first conductor layer 26 with a first conductor layer thickness is applied on both sides of the base substrate 19, i.e. on the outer base substrate layers 24.
  • An intermediate substrate layer 28 is applied to both sides of the first conductor layer 26, to which a second conductor layer 30 is in turn applied.
  • the various conductor layers 22, 26, 30 consist of copper or a suitable copper alloy.
  • the substrate layers 20, 24, 28 are made from a substrate material known per se, such as FR4, which is known as a standard substrate material in various variants.
  • the first conductor layer thickness d is smaller than the second conductor layer thickness.
  • the first conductor layer thickness d is approximately 20 pm.
  • the second conductor layer thickness is 80 pm.
  • the intermediate substrate layer 28 and the second conductor layer 30 applied thereon are removed on one side, exposing the first conductor layer 26.
  • the second conductor layer 30 forms a second surface area that is accessible from the outside.
  • the first conductor layer 26 forms a first surface area of the circuit board 11, which is also accessible from the outside.
  • contacts 38 and conductor tracks 40 of the first conductor layer 26 are shown in FIG.
  • a maximum conductor width is di.
  • conductor spacing AL of around 100pm is common. This can be achieved with a maximum first conductor layer thickness d of 50pm for a copper layer, as well as for smaller conductor layer thicknesses.
  • a method for producing the circuit board 11 with a plurality of conductor layers 22, 26, 30 and at least one substrate layer 20, 24, 28 in between is described below.
  • the circuit board 11 is manufactured with a symmetrical structure relative to a central plane, i.e. the circuit board 11 has the same layer structure on both sides.
  • the center plane is defined along the thickness direction of the circuit board 11, and the individual layers are applied parallel to it.
  • the method begins in step S100 with the provision of the base substrate 19.
  • the base substrate 19 comprises the structure described above with the central base substrate layer 20, the base conductor layers 22 and the outer base substrate layers 24.
  • Step S110 concerns the application of the first conductor layer 26 with the first conductor layer thickness d on the base substrate 19.
  • the first conductor layer 26 is applied as a copper layer with the first conductor layer thickness d of 20pm.
  • a first conductor layer 26 is applied to both outer base substrate layers 24 of the base substrate 19.
  • the first conductor layer 26 is applied over the entire surface of the base substrate 19.
  • Step S120 involves covering the first conductor layer 26 in a region 32 of the circuit board 11 with a connection prevention layer 34. Covering the first In this exemplary embodiment, conductor layer 26 is made on one side, that is, only on one of the first two conductor layers 26.
  • connection prevention layer 34 is applied there as a connection prevention coating.
  • the connection prevention coating 34 is applied to the first conductor layer 26 in a liquid or pasty state, for example by rolling, spraying, dabbing or brushing with a brush.
  • the connection prevention coating 34 forms a solid layer after application by the connection prevention coating 34 drying, curing, or the like on the first conductor layer 26.
  • connection prevention coating 34 causes the subsequently applied intermediate substrate layer 28 not to connect to the first conductor layer 26.
  • the connection prevention coating 34 defines on the first conductor layer 26 the first surface area in which the first conductor layer 26 with the first conductor layer thickness d is accessible from the outside in order to realize the processing part 14.
  • Step S130 involves applying the intermediate substrate layer 28 with the intermediate substrate layer thickness on the first conductor layer 26.
  • an intermediate substrate layer 28 is applied to the outside of both first conductor layers 26.
  • the intermediate substrate layer 28 is applied over the entire surface.
  • the intermediate substrate layer 28 consists of a known substrate material such as FR4 and has a suitable intermediate substrate layer thickness for electrically separating the first and second conductor layers 26, 30.
  • connection prevention coating 34 is made of a material whereby the intermediate substrate layer 28 does not connect to the first conductor layer 26.
  • the intermediate substrate layer 28 does not bond to the bonding prevention coating 34, the intermediate substrate layer 28 is only in the non-differential manner Connection prevention coating 34 covered area connected to the first conductor layer 26. In the area covered by the connection prevention coating 34, the intermediate substrate layer 28 is only held laterally on the intermediate substrate layer 28 in the area not covered by the connection prevention coating 34.
  • Step S140 relates to applying the second conductor layer 30 with a second conductor layer thickness on the intermediate substrate layer 28.
  • the second conductor layer 30 is made of copper and has a second conductor layer thickness of, for example, approximately 80 pm. The second conductor layer thickness is therefore greater than the first conductor layer thickness d.
  • a second conductor layer 30 is applied to both intermediate substrate layers 28.
  • the second conductor layer 30 is applied over the entire surface of the corresponding intermediate substrate layer 28.
  • Step S150 involves removing the intermediate substrate layer 28 and the second conductor layer 30 applied thereon to expose the first conductor layer 26 in the region 32 of the circuit board 11.
  • the intermediate substrate layer 28 and the second conductor layer 30 applied thereon are first separated along a boundary of the region 32 of the circuit board 11 by milling, sawing and/or cutting with a separating tool 36 shown schematically in FIG. 4.
  • the separating tool 36 is here, for example, a milling cutter or a saw.
  • the lateral connection of the intermediate substrate layer 28 is separated in the area 32 of the first conductor layer 26 covered by the connection prevention coating 34.
  • the intermediate substrate layer 28 with the second conductor layer 30 applied thereon is then removed from the first conductor layer 26 in the area 32 of the circuit board 11.
  • the printed circuit board 11 is manufactured with the second conductor layer 30 disposed externally in the supply part 12 and in the processing part 14 by removing the intermediate substrate layer 28 with the one applied thereon second conductor layer 30, the first conductor layer 26 is arranged on the outside.
  • Components can thus be positioned both directly on the first conductor layer 26, namely components of the processing part 14, and directly on the second conductor layer 30, namely components of the supply part 12, and contact the respective conductor layer 26, 30.
  • the circuit board 11 is manufactured in such a way that on only one side of the circuit board 11 in the area 32, the intermediate substrate layer 28 and the second conductor layer 30 applied thereon were removed to expose the first conductor layer 26.
  • the circuit board 11 can be used with the one described above Method can be produced in the same way in such a way that the intermediate substrate layer 28 and the second conductor layer 30 applied thereon are removed on both sides to expose the first conductor layer 26.
  • the areas 32 on both sides of the circuit board 11 can be designed to be congruent or different.
  • connection prevention layer connection prevention coating

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer Leiterplatte (11) mit einer Mehrzahl Leiterschichten (22, 26, 30) und wenigstens einer dazwischenliegenden Substratschicht (20, 24, 28), umfassend die Schritte Bereitstellen eines Basissubstrats (19), Aufbringen einer ersten Leiterschicht (26) mit einer ersten Leiterschichtdicke (d) auf dem Basissubstrat (19), Aufbringen einer Zwischensubstratschicht (28) mit einer Zwischensubstratschichtdicke auf der ersten Leiterschicht (26), Aufbringen einer zweiten Leiterschicht (30) mit einer zweiten Leiterschichtdicke auf der Zwischensubstratschicht (28), wobei die erste Leiterschichtdicke (d) und die zweite Leiterschichtdicke unterschiedlich gewählt sind, und Entfernen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) zum Freilegen der ersten Leiterschicht (26) in wenigstens einem Bereich (32) der Leiterplatte (11). Die Erfindung betrifft außerdem eine entsprechend hergestellte mehrschichtige Leiterplatte (11). Die Erfindung betrifft weiterhin eine Schaltungsanordnung (10) mit einer obigen Leiterplatte (11), auf der ein Versorgungsteil (12) und ein Verarbeitungsteil (14) angeordnet sind, wobei die erste Leiterschichtdicke (d) kleiner ist als die zweite Leiterschichtdicke, elektrische Bauteile des Versorgungsteils (12) der Schaltungsanordnung (10) auf der zweiten Leiterschicht (30) angeordnet sind, und elektrische Bauteile des Verarbeitungsteils (14) der Schaltungsanordnung (10) auf der ersten Leiterschicht (26) angeordnet sind.

Description

Herstellung einer Leiterplatte mit einer Mehrzahl Leiterschichten für unterschiedliche Anwendungen
Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Leiterplatte mit einer Mehrzahl Leiterschichten und wenigstens einer dazwischenliegenden Substratschicht, umfassend die Schritte Bereitstellen eines Basissubstrats, Aufbringen einer ersten Leiterschicht mit einer ersten Leiterschichtdicke auf dem Basissubstrat, Aufbringen einer Zwischensubstratschicht mit einer Zwischensubstratschichtdicke auf der ersten Leiterschicht, Aufbringen einer zweiten Leiterschicht mit einer zweiten Leiterschichtdicke auf der Zwischensubstratschicht.
Die vorliegende Erfindung betrifft zudem ein Verfahren um Herstellen einer Schaltungsanordnung mit einer obigen Leiterplatte, auf der ein Versorgungsteil und ein Verarbeitungsteil angeordnet sind.
Auch betrifft die vorliegende Erfindung eine mehrschichtige Leiterplatte mit einem Basissubstrat, einer ersten Leiterschicht mit einer ersten Leiterschichtdicke, die auf dem Basissubstrat aufgebracht ist, einer Zwischensubstratschicht mit einer Zwischensubstratschichtdicke, die auf der ersten Leiterschicht aufgebracht ist, einer zweiten Leiterschicht mit einer zweiten Leiterschichtdicke, die auf der Zwischensubstratschicht aufgebracht ist.
Des Weiteren betrifft die vorliegende Erfindung eine Schaltungsanordnung mit einer obigen Leiterplatte angegeben, auf der ein Versorgungsteil und ein Verarbeitungsteil angeordnet sind.
Es gibt in der Elektronik verschiedenartige Anwendungen, die einerseits beispielsweise eine Datenverarbeitung durchführen und einen Prozessor und andere Schaltelemente aufweisen, sowie andererseits beispielsweis zur Energieversorgung von verschiedenen Komponenten oder auch anderen Anwendungen dienen, bei denen große Ströme getragen werden müssen. Dies ist beispielsweise bei verschiedenartigen Steuergeräten der Fall, die einerseits eine Steuerungsaufgabe durchführen und andererseits eine Energieversorgung für diese Steuerungsaufgaben bereitstellen. Im Automobilbereich sind Steuergeräte allgemein als ECU (electronic control unit) bekannt. Insbesondere finden aktuell sogenannte Zonensteuerungen zunehmende Verbreitung, in denen verschiedene Steuerungsaufgaben zusammengefasst sind.
Solche Anwendungen stellen besondere Herausforderungen für die Bereitstellung von kompakten Geräten dar. Solche Geräte umfassen typischerweise eine oder mehrere Leiterplatten, mit denen verschiedene Anwendungen kompakt realisiert werden. Dabei ist es für Hochstrombauteile erforderlich, dass diese auf einer äußeren Leiterschicht mit einer relativ großen Schichtdicke montiert werden. Solche Schichten haben eine Schichtdicke von typischerweise wenigstens 50pm Kupfer. Mit solchen Schichtdicken können Hochstromfunktionalitäten wie beispielsweise High Side Switches oder H- Brückenschaltungen realisiert werden.
Im Gegensatz dazu sind Schichtdicken von mehr als 50pm Kupfer typischerweise nicht geeignet für die Verwendung von Bauteilen wie Prozessoren und anderen Schaltelementen, die entsprechend dünne Strukturen aufweisen. Solche Bauteile können beispielsweise in einem BGA-Gehäuse bereitgestellt werden.
Im Ergebnis ist es aktuell nicht möglich, beide Anwendungen gemeinsam mit nur einer Leiterplatte zu realisieren.
Dazu kommen weitere Anforderungen für derartige Leiterplatten. So ist es in der Praxis mit Problemen verbunden, Leiterplatten auf beiden Seiten mit unterschiedlich dicken Leiterschichten auszuführen. Dies kann beispielsweise zu mechanischen Spannungen und geringerer Zuverlässigkeit führen. Dies ist insbesondere im Automobilbereich oder auch in anderen Bereichen, in denen die Leiterplatten hohen mechanischen und thermischen Belastungen unterliegen, nachteilig.
Dabei ist es typischerweise erforderlich, Bauteile wie Prozessoren und andere Schaltelemente mit dünnen Strukturen unmittelbar auf der Leiterschicht aufzubringen. Solche Bauteile werden typischerweise in SMD-Technik („surface mounted device“) mit einer großen Anzahl von Kontakten auf einer kleinen Fläche hergestellt, so dass eine Kontaktierung einer innenliegenden Leiterschicht ausscheidet. Andererseits ist es nachteilig, innenliegende Leiterschichten für große Ströme zu verwenden, da dort entstehende Wärme nur schlecht abgeführt werden kann. Für innenliegende Leiterschichten mit einer großen Dicke ergeben sich daher Nachteile in Bezug auf das thermische Design von Anwendungen mit großen Strömen. Auch dies ist somit insbesondere im Automobilbereich oder auch in anderen Bereichen, in denen die Leiterplatten hohen Temperaturen und/oder thermischen Schwankungen unterliegen, nachteilig. Darüber hinaus ist bei innenliegenden Leiterschichten schwierig, große Ströme durch andere Schichten hindurch zu diesen zu leiten. Dies bedeutet Zusatzaufwand z.B. durch viele Durchkontaktierungen („Verbindungsbohrungen“), die zusätzliche Fläche verbrauchen. Das wirkt sich auf die Baugröße und Kosten der Leiterplatte negativ aus.
Daher ist es heutzutage Standard, die verschiedenen Anwendungen mit separaten Leiterplatten zu realisieren, die für die jeweilige Anwendung optimiert sind, d.h. die Leiterplatten weisen jeweils die für eine der Anwendungen optimale Schichtdicke der jeweils äußeren Leiterschicht auf. Diese Leiterplatten sind dann nebeneinander oder übereinander angeordnet und elektrisch miteinander verbunden. Dies ist jedoch sehr aufwendig, erfordert einen großen Bauraum und ist mit hohen Kosten verbunden. Auch ist die Herstellung von elektrischen Verbindungen zwischen den Leiterplatten potentiell fehleranfällig.
Ausgehend von dem oben genannten Stand der Technik liegt der Erfindung somit die Aufgabe zugrunde, ein Verfahren zum Herstellen einer Leiterplatte mit einer Mehrzahl Leiterschichten und wenigstens einer dazwischenliegenden Substratschicht, ein Verfahren zum Herstellen einer Schaltungsanordnung mit einer solchen Leiterplatte, eine entsprechende mehrschichtige Leiterplatte sowie eine Schaltungsanordnung mit einer solchen Leiterplatte anzugeben, die eine einfache Realisierung von unterschiedlichen Anwendungen in einer einfachen, kompakten, zuverlässigen und kostengünstigen Weise ermöglichen.
Die Lösung der Aufgabe erfolgt erfindungsgemäß durch die Merkmale der unabhängigen Ansprüche. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Erfindungsgemäß ist somit ein Verfahren zum Herstellen einer Leiterplatte mit einer Mehrzahl Leiterschichten und wenigstens einer dazwischenliegenden Substratschicht angegeben, umfassend die Schritte Bereitstellen eines Basissubstrats, Aufbringen einer ersten Leiterschicht mit einer ersten Leiterschichtdicke auf dem Basissubstrat, Aufbringen einer Zwischensubstratschicht mit einer Zwischensubstratschichtdicke auf der ersten Leiterschicht, Aufbringen einer zweiten Leiterschicht mit einer zweiten Leiterschichtdicke auf der Zwischensubstratschicht, wobei die erste Leiterschichtdicke und die zweite Leiterschichtdicke unterschiedlich gewählt sind, und das Verfahren einen Schritt zum Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht zum Freilegen der ersten Leiterschicht in wenigstens einem Bereich der Leiterplatte umfasst.
Erfindungsgemäß ist außerdem eine mehrschichtige Leiterplatte angegeben mit einem Basissubstrat, einer ersten Leiterschicht mit einer ersten Leiterschichtdicke, die auf dem Basissubstrat aufgebracht ist, einer Zwischensubstratschicht mit einer Zwischensubstratschichtdicke, die auf der ersten Leiterschicht aufgebracht ist, einer zweiten Leiterschicht mit einer zweiten Leiterschichtdicke, die auf der Zwischensubstratschicht aufgebracht ist, wobei die erste Leiterschichtdicke und die zweite Leiterschichtdicke unterschiedlich gewählt sind, und in wenigstens einem Bereich der Leiterplatte die Zwischensubstratschicht und die darauf aufgebrachte zweite Leiterschicht unter Freilegen der ersten Leiterschicht entfernt sind.
Erfindungsgemäß ist zusätzlich eine Schaltungsanordnung mit einer obigen Leiterplatte angegeben, auf der ein Versorgungsteil und ein Verarbeitungsteil angeordnet sind, wobei die erste Leiterschichtdicke kleiner ist als die zweite Leiterschichtdicke, elektrische Bauteile des Versorgungsteils der Schaltungsanordnung auf der zweiten Leiterschicht angeordnet sind, und elektrische Bauteile des Verarbeitungsteils der Schaltungsanordnung auf der ersten Leiterschicht angeordnet sind.
Grundidee der vorliegenden Erfindung ist es also, die Herstellung von Leiterplatten dahingehend zu optimieren, dass diese verschiedene Oberflächenbereiche aufweisen, mit denen verschiedenartige Anwendungen gemeinsam auf einer einzigen Leiterplatte realisiert werden können. In anderen Worten wird die Leiterplatte so hergestellt, dass sie einen von außen zugänglichen ersten Oberflächenbereich aufweist, der durch die erste Leiterschicht mit der ersten Leiterschichtdicke gebildet ist, und auf derselben Seite der Leiterplatte einen ebenfalls von außen zugänglichen zweiten Oberflächenbereich aufweist, der durch die zweite Leiterschicht mit der zweiten Leiterschichtdicke gebildet ist. Auf beiden Oberflächenbereichen können somit Bauteile unmittelbar positioniert werden und die jeweilige Leiterschicht kontaktieren.
Dadurch können Leiterplatten für die Bereitstellung von Schaltungsanordnungen und damit hergestellte Schaltungsanordnungen bereitgestellt werden, die eine einfache Realisierung von unterschiedlichen Anwendungen in einer einfachen, kompakten und kostengünstigen Weise ermöglichen. Dies ist insbesondere in Einsatzgebieten mit begrenzter Verfügbarkeit von Bauraum wie beispielsweise im Automobilbereich oder allgemein im Bereich von Verkehrsmitteln wichtig. Entsprechendes gilt für Gewichtsanforderungen, um Automobile und andere Verkehrsmitten mit möglichst geringem Gewicht bereitzustellen und somit deren Energieverbrauch möglichst gering zu halten. Darüber hinaus ergeben sich auch für die mit den Leiterplatten hergestellten Schaltungsanordnungen Vorteile, da die gemeinsame Bereitstellung verschiedener Anwendungen auf einer Leiterplatte weitere Optimierungen ermöglicht und elektrische Leitungslängen insgesamt reduziert werden können. Ein weiterer Vorteil liegt darin, dass im Stand der Technik übliche Verbindungen zwischen Leiterplatten für die unterschiedlichen Anwendungen entfallen können. Damit können mögliche Probleme bei der Verbindung dieser Leiterplatten entfallen. Die Verbindung von Leiterplatten ist auch ein Kostenfaktor, da beispielweise Verbindungsstecker und/oder Verbindungskabel erforderlich sind, die ebenfalls erfindungsgemäß entfallen können.
Es gibt in der Elektronik verschiedenartige Anwendungen für solche Leiterplatten und damit hergestellte Schaltungsanordnungen, um beispielsweise eine Datenverarbeitung durchzuführen, wofür ein Prozessor und andere, oftmals hoch integrierte Bauteile verwendet werden, und gleichzeitig eine Energieversorgung durchzuführen, um beispielsweise den Prozessor aber auch andere Komponenten, beispielsweise von externen Anwendungen, mit Energie zu versorgen. Bei der Datenverarbeitung ist eine hohe Integration von Prozessoren und anderen Schaltelementen mit typischerweise vielen Leiterbahnen wichtig, während bei der Versorgung mit Energie typischerweise weniger Leiterbahnen erforderlich sind, die aber große Ströme tragen müssen. Dies kann durch die Bereitstellung der mehrschichtigen Leiterplatte mit den unterschiedlichen Leiterschichtdicken der ersten und zweiten Leiterschicht und das Freilegen der ersten Leiterschicht in dem wenigstens einen Bereich der Leiterplatte berücksichtigt werden, da beide Anforderungen mit einer Leiterplatte erfüllt werden können. Ausgehend von den unterschiedlichen Leiterschichtdicken weisen die Leiterbahnen bei gleicher Breite der Leiterbahnen entsprechend unterschiedliche Leiterquerschnitte auf, so dass sie unterschiedlich große Ströme tragen können. Bei großer Leiterschichtdicke können die Leiterbahnen also eine geringe Breite aufweisen, so dass feine Strukturen realisiert werden können. Ausgehend von den Leiterbahnen mit geringer Breite ergeben sich minimale Bauteilgrößen wie auch Abstände für Pins und Pads, so dass auch Anwendungen zur Datenverarbeitung mit Prozessoren und anderen hoch integrierten Bauteilen realisiert werden können.
Eine konkrete Anwendung für Schaltungsanordnungen betrifft die Bereitstellung von verschiedenartigen Steuergeräten, die einerseits eine Steuerungsaufgabe durchführen und andererseits eine Energieversorgung für diese Steuerungsaufgaben umfassen. Im Automobilbereich sind Steuergeräte allgemein als ECU (electronic control unit) bekannt. Eine noch konkretere Anwendung für solche Schaltungsanordnungen im Automobilbereich betrifft die Bereitstellung von sogenannten Zonensteuerungen. In diesen Zonensteuerungen sind verschiedene Steuerungsaufgaben zusammengefasst und gemeinsam bereitgestellt, so dass eine Zonensteuerung mehrere einzelne Steuergeräte ersetzen kann. Darüber hinaus können durch die Zonensteuerungen auf einfache Weise Redundanzen bereitgestellt werden, wenn die Zonensteuerungen gleichartig aufgebaut sind und beliebige Steuerungsaufgaben durchführen können. Im Fehlerfall kann somit eine redundante Zonensteuerung als Ersatz für eine beliebige andere Zonensteuerung verwendet werden. Ein Bereitstellen von redundanten, individuellen Steuergeräten kann somit entfallen. Eine gemeinsame Versorgung über die Zonensteuerung trägt darüber hinaus zur Bereitstellung von kompakten Einheiten bei.
Das Aufbringen der ersten und zweiten Leiterschichte und der Zwischensubstratschicht erfolgt - wie im Stand der Technik prinzipiell bekannt - jeweils vollflächig, wobei in an sich bekannter Weise Leiterbahnen ausgebildet werden. Dadurch ist die Herstellung der Leiterplatte kostengünstig, da auf an sich bekannte Verfahren zurückgegriffen werden kann. Dabei können die Schichten miteinander verpresst werden für eine gute Verbindung. Durch das teilweise Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht wird die erste Leiterschicht teilweise, nämlich in dem wenigstens einen Bereich der Leiterplatte, freigelegt. Details zum Freilegen der ersten Leiterschicht sind nachstehend angegeben. Um das Freilegen zu vereinfachen und möglichst wenig Material der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht zu verbrauchen, ist der Bereich typischerweise so dimensioniert, dass die verbleibende Zwischensubstratschicht und die darauf aufgebrachte zweite Leiterschicht einen größeren Bereich der Leiterplatte abdecken als der freigelegte Bereich. Der freigelegte Bereich, der dem von außen zugänglichen ersten Oberflächenbereich mit der ersten Leiterschicht entspricht, ist also kleiner als der ebenfalls von außen zugängliche zweite Oberflächenbereich, der durch die freiliegende zweite Leiterschicht gebildet ist.
Die Leiterplatte kann eine im Wesentlichen übliche Leiterplatte mit einer Mehrzahl Leiterschichten und wenigstens einer dazwischenliegenden Substratschicht sein. Leiterschichten sind üblicherweise aus Kupfer, einer Kupferlegierung oder ggf. einem anderen Metall oder einer anderen Legierung hergestellt, wobei jede Leiterschicht in Bezug auf Material und Dicke eine eigene Konfiguration aufweisen kann unabhängig von anderen Leiterschichten. Die Substratschicht(en) ist/sind typischerweise aus einem an sich bekannten Substratmaterial wie beispielsweise dem als Standardsubstratmaterial in verschiedenen Varianten bekannten FR4 hergestellt. Auch jede Substratschicht kann in Bezug auf Material und Dicke eine eigene Konfiguration aufweisen.
Das Basissubstrat stellt eine Basis für das Aufbringen der weiteren Schichten dar. Das Basissubstrat umfasst daher wenigstens eine Substratschicht oder ist insgesamt aus Substratmaterial hergestellt. Prinzipiell kann das Basissubstrat bereits eine oder mehrere Leiterschicht(en) aufweisen, soweit dies dem Aufbringen der ersten Leiterschicht nicht entgegensteht.
Die erste und die zweite Leiterschicht werden mit der entsprechenden ersten und zweiten Leiterschichtdicke aufgebracht. Wie oben ausgeführt können die Materialien und die Dicke für die erste und zweite Leiterschicht prinzipiell frei gewählt werden. Die erste Leiterschicht wird unmittelbar auf dem Basissubstrat aufgebracht. Auf die erste Leiterschicht wird dann die Zwischensubstratschicht mit der Zwischensubstratschichtdicke aufgebracht. Auch hier gelten die obigen Ausführungen in Bezug auf das Substratmaterial entsprechend. Die Zwischensubstratschicht weist eine geeignete Zwischensubstratschichtdicke auf, um beispielsweise die ersten und zweite Leiterschichte zu isolieren. Die zweite Leiterschicht wird dann mit der zweiten Leiterschichtdicke auf der Zwischensubstratschicht aufgebracht. Entsprechend sind die Leiterschichtdicken der ersten und zweiten Leiterschicht in Übereinstimmung mit gewünschten Anwendungen für die Leiterplatte gewählt, um beispielsweise bei einer großen Leiterschichtdicke elektrische Komponenten für eine Energieversorgung und bei einer kleineren Leiterschichtdicke elektrische Komponenten für eine Steuerungsfunktion aufbringen und anschließend verwenden zu können. Abhängig von einer gewünschten Verwendung kann die erste Leiterschichtdicke größer oder kleiner als die zweite Leiterschichtdicke sein.
Die Schaltungsanordnung mit der Leiterplatte umfasst entsprechend ein Versorgungsteil und ein Verarbeitungsteil, wobei der Versorgungsteil der Schaltungsanordnung auf der zweiten Leiterschicht angeordnet ist, und elektrische Bauteile des Verarbeitungsteils auf einem freigelegten Bereich der ersten Leiterschicht angeordnet sind. Die erste Leiterschichtdicke ist somit kleiner als die zweite Leiterschichtdicke. Mit dem Versorgungsteil können Hochstromfunktionalitäten wie beispielsweise High Side Switches oder H-Brückenschaltungen realisiert werden. Der Verarbeitungsteil ist für die Verwendung von Bauteilen wie Prozessoren und anderen Schaltelementen, die dünne Strukturen aufweisen, ausgeführt. Solche Bauteile sind beispielsweise in SMD-Technik (surface mounted device) mit einer großen Anzahl von Kontakten auf einer kleinen Fläche, insbesondere in einem BGA-Gehäuse, ausgeführt. Bei dieser Ausgestaltung der Schaltungsanordnung ist der Verarbeitungsteil in dem ersten Oberflächenbereich ausgebildet, und der Versorgungsteil ist in dem zweiten Oberflächenbereich ausgebildet.
Vorzugsweise ist die zweite Leiterschichtdicke größer als die erste Leiterschichtdicke. Damit dient die zweite Leiterschicht zur Realisierung von Anwendungen mit Hochstrombauteilen. Die zweite Leiterschichtdicke ist bei der Verwendung von Kupfer insbesondere größer als 50pm, vorzugsweise größer als 60pm, weiter vorzugsweise größer als 75pm, ganz besonders bevorzugt größer als 100pm, um Hochstromfunktionalitäten wie beispielsweise High Side Switches oder H- Brückenschaltungen zu realisieren. Die erste Leiterschichtdicke ist bei der Verwendung von Kupfer insbesondere kleiner als 50pm Kupfer, vorzugsweise kleiner als 40pm, weiter vorzugsweise kleiner als 30pm, ganz besonders bevorzugt kleiner als 20pm. Damit könne auf der ersten Leiterschicht Bauteile wie Prozessoren und andere Schaltelemente, die entsprechend dünne Strukturen aufweisen, verwendet werden. Solche Bauteile können beispielsweise in SMD-Technik („surface mounted device“) mit einer großen Anzahl von Kontakten auf einer kleinen Fläche, insbesondere in einem BGA-Gehäuse, bereitgestellt werden. Wärme, die in dem Versorgungsteil mit den Hochstrombauteilen entsteht, kann somit einfach abgeführt werden.
In vorteilhafter Ausgestaltung der Erfindung umfasst das Verfahren ein Bedecken der ersten Leiterschicht in dem wenigstens einen Bereich der Leiterplatte mit einer Verbindungsverhinderungsschicht vor dem Aufbringen der Zwischensubstratschicht, und der Schritt zum Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht zum Freilegen der ersten Leiterschicht in wenigstens einem Bereich der Leiterplatte umfasst ein Trennen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht entlang einer Grenze des wenigstens einen Bereichs der Leiterplatte und ein Entnehmen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht von der ersten Leiterschicht in dem wenigstens einen Bereich der Leiterplatte. Durch das Bedecken der ersten Leiterschicht mit der Verbindungsverhinderungsschicht vor dem Aufbringen der Zwischensubstratschicht kann sichergestellt werden, dass sich die Zwischensubstratschicht im mit der Verbindungsverhinderungsschicht bedeckten Bereich nicht mit darunterliegenden Materialien wie mit der ersten Leiterschicht verbindet. Die Zwischensubstratschicht wird zusammen mit der darauf aufgebrachten zweiten Leiterschicht und ggf. weiteren Schichten nur seitlich innerhalb der jeweiligen Schichten der Schichtstruktur gehalten. Wenn diese Verbindung innerhalb der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht sowie ggf. weiterer Schichten getrennt wird, ist die Zwischensubstratschicht nicht mit dem darunterliegenden Bereich, der mit der Verbindungsverhinderungsschicht bedeckt ist, verbunden. Somit kann die Zwischensubstratschicht mit der darauf aufgebrachten zweiten Leiterschicht und ggf. vorhandenen weiteren Schichten entnommen werden, ohne dass eine flächige Bearbeitung der Leiterplatte über der ersten Leiterschicht erforderlich ist, um den Bereich freizulegen. Eventuelle Beschädigungen der ersten Leiterschicht können durch einen Entfall einer solchen Bearbeitung vermieden werden. Die Verbindungsverhinderungsschicht bildet eine flächige Bedeckung in dem Bereich, so dass vorzugsweise in dem gesamten Bereich eine Verbindung der Zwischensubstratschicht mit der ersten Leiterschicht verhindert wird. Die Verbindungsverhinderungsschicht definiert mit ihrer Form den ersten Oberflächenbereich, der durch die von außen zugängliche erste Leiterschicht mit der ersten Leiterschichtdicke nach dem Freilegen der ersten Leiterschicht gebildet ist.
In vorteilhafter Ausgestaltung der Erfindung umfasst das Bedecken des wenigstens einen Bereichs der Leiterplatte auf der ersten Leiterschicht mit einer Verbindungsverhinderungsschicht ein Aufbringen einer Verbindungsverhinderungs- Beschichtung auf der ersten Leiterschicht in dem wenigstens einen Bereich der Leiterplatte. Die Verbindungsverhinderungs-Beschichtung kann beispielsweise in einem flüssigen oder pastösen Zustand auf die erste Leiterschicht aufgebracht werden, beispielsweise durch Rollen, Sprühen, Tupfen oder Streichen mit einem Pinsel. Vorzugsweise bildet die Verbindungsverhinderungs-Beschichtung nach dem Aufbringen eine feste Schicht, indem die Verbindungsverhinderungs-Beschichtung beispielsweise auf der ersten Leiterschicht antrocknet, aushärtet, oder ähnliches. Die Verbindungsverhinderungs-Beschichtung kann flexibel aufgebracht und somit genau an Erfordernisse der Leiterplatte für das Freilegen der ersten Leiterschicht angepasst werden. Auch ist prinzipiell die Verwendung von Schablonen möglich, und die Verbindungsverhinderungs-Beschichtung exakt aufzubringen.
In vorteilhafter Ausgestaltung der Erfindung umfasst das Verfahren ein unterschiedliches Bearbeiten der ersten Leiterschicht und/oder der Zwischensubstratschicht in dem wenigstens einen Bereich der Leiterplatte verglichen mit einem Restbereich der Leiterplatte, so dass sich die erste Leiterschicht und die Zwischensubstratschicht in dem wenigstens einen Bereich der Leiterplatte nicht miteinander verbinden und in dem Restbereich der Leiterplatte miteinander verbinden, und der Schritt zum Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht zum Freilegen der ersten Leiterschicht in wenigstens einem Bereich der Leiterplatte umfasst ein Trennen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht entlang einer Grenze des wenigstens einen Bereichs der Leiterplatte und ein Entnehmen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht von der ersten Leiterschicht in dem wenigstens einen Bereich der Leiterplatte. Durch die unterschiedliche Bearbeitung kann sichergestellt werden, dass sich die Zwischensubstratschicht in dem wenigstens einen Bereich nicht mit der darunterliegenden ersten Leiterschicht verbindet. Die Zwischensubstratschicht wird zusammen mit der darauf aufgebrachten zweiten Leiterschicht und ggf. weiteren Schichten nur seitlich innerhalb der jeweiligen Schichten der Schichtstruktur gehalten. Wenn diese Verbindung innerhalb der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht sowie ggf. weiterer Schichten getrennt wird, ist die Zwischensubstratschicht nicht mit der darunterliegenden ersten Leiterschicht verbunden. Somit kann die Zwischensubstratschicht mit der darauf aufgebrachten zweiten Leiterschicht und ggf. vorhandenen weiteren Schichten entnommen werden, ohne dass eine flächige Bearbeitung der Leiterplatte über der ersten Leiterschicht erforderlich ist, um den Bereich freizulegen. Konkret kann beispielsweise die erste Leiterschicht vor dem Aufbringen der Zwischensubstratschicht in dem Restbereich durch Aufrauen bearbeitet werden, um sich in dem Restbereich der Leiterplatte beim Aufbringen der Zwischensubstratschicht und ggf. einem Verpressen der Schichten mit dieser zu verbinden. In dem wenigstens einen ersten Bereich wird das Aufrauen nicht durchgeführt, so dass sich die erste Leiterschicht dort nicht mit der Zwischensubstratschicht verbindet. Alternativ oder zusätzlich kann auf die erste Leiterschicht oder die Zwischensubstratschicht ein Klebstoff aufgebracht werden zum Verbinden der beiden Schichten, wobei der Klebstoff in dem wenigstens einen Bereich ausgespart wird.
In vorteilhafter Ausgestaltung der Erfindung umfasst das Trennen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht entlang einer Grenze des wenigstens einen Bereichs der Leiterplatte ein Fräsen, Sägen und/oder Schneiden der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht entlang der Grenze des wenigstens einen Bereichs der Leiterplatte. Entsprechende mechanische Verfahren sind als solche bekannt und müssen nicht weiter erläutert werden.
In vorteilhafter Ausgestaltung der Erfindung umfasst das Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht zum Freilegen der ersten Leiterschicht in wenigstens einem Bereich der Leiterplatte ein Abtragen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht in dem wenigstens einen Bereich der Leiterplatte, insbesondere mit einem spanenden Verfahren. Es erfolgt also eine flächige Bearbeitung der Leiterplatte zum Abtragen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht in dem Bereich. Aufgrund typischer Schichtdicken von Leiterschichten auf Leiterplatten von weniger als einem Millimeter ist dabei eine Bearbeitung mit einem entsprechenden Werkzeug mit geringen Toleranzen erforderlich, um eine Beschädigung der ersten Leiterschicht zu vermeiden. Das Abtragen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht erfolgt vorzugsweise durch Fräsen.
In vorteilhafter Ausgestaltung der Erfindung umfasst das Verfahren einen Schritt zum Herstellen von wenigstens einer elektrischen Kontaktierung zwischen der ersten Leiterschicht in dem wenigstens einem Bereich der Leiterplatte und der ersten und/oder zweiten Leiterschicht außerhalb des wenigstens einen Bereichs der Leiterplatte. Aufgrund typischer Schichtdicken von Leiterschichten auf Leiterplatten von weniger als einem Millimeter kann nicht immer sichergestellt werden, dass beispielsweise beim Trennen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht entlang des Bereichs oder auch beim Abtragen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht in dem Bereich die darunterliegende erste Leiterschicht nicht beschädigt wird. Durch das Herstellen von wenigstens einer elektrischen Kontaktierung kann die Leiterplatte unabhängig von einer Unterbrechung der ersten Leiterschicht verwendet werden. Dies erleichtert insbesondere die Bearbeitung der Leiterplatte zum Trennen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht entlang der Grenze des wenigstens einen Bereichs der Leiterplatte, so dass das Trennen ggf. mit einer geringeren Genauigkeit durchgeführt werden kann. Die Kontaktierung kann Kontaktelemente, beispielsweise Kontaktbrücken, umfassen, die auf der Leiterplatte entsprechende elektrische Kontaktierungen herstellen. Die Kontaktierung kann somit über die elektrische Kontaktelemente freiliegend zwischen der ersten Leiterschicht in dem wenigstens einen Bereich der Leiterplatte und der ersten und/oder zweiten Leiterschicht außerhalb des wenigstens einen Bereichs der Leiterplatte hergestellt werden. Alternativ oder zusätzlich kann die Kontaktierung umfassen, dass eine Kontaktierung innerhalb der Leiterplatte erfolgt, also über unterhalb der ersten Leiterschicht liegende weitere Leiterschichten in dem Basissubstrat. Eine solche Kontaktierung kann beispielsweise bereits beim Herstellen des Basissubstrats hergestellt werden.
In vorteilhafter Ausgestaltung der Erfindung umfasst das Bereitstellen eines Basissubstrats ein Bereitstellen des Basissubstrats mit wenigstens einer äußeren Basissubstratschicht und wenigstens einer darunterliegenden Basisleiterschicht. Das Basissubstrat und damit auch die Leiterplatte können also einen an sich beliebigen Aufbau mit weiteren Substrat- und/oder Leiterschichten innenliegend von der ersten Leiterschicht aufweisen. Diese Ausgestaltung kann abhängig von Anforderungen an verwendete Komponenten oder Bauteile, die auf der Leiterplatte positioniert sind oder werden, und Leiterplattenpfaden zum elektrischen Verbinden der verwendeten Komponenten oder Bauteile, durchgeführt werden. Die Basissubstratschicht und die Basisleiterschicht können eine entsprechende Basissubstratschichtdicke und Basisleiterschichtdicke aufweisen, die prinzipiell unabhängig von der ersten und zweiten Leiterschichtdicke sowie der Zwischensubstratschichtdicke sein können. Vorzugsweise umfasst die Leiterplatte eine Mehrzahl Basissubstratschichten und Basisleiterschichten, wobei benachbarte Basisleiterschichten durch jeweils eine dazwischen angeordnete Basissubstratschicht getrennt sind. Insbesondere weist das Basissubstrat einen symmetrischen Aufbau bezogen auf seine Mittelebene auf, d.h. Basissubstratschicht(en) und Basisleiterschicht(en) erstrecken sich in gleicher oder ähnlicher Ausführung von der Mittelebene nach außen.
In vorteilhafter Ausgestaltung der Erfindung umfasst das Verfahren wenigstens einen zusätzlichen Schritt zum Aufbringen einer Innenleiterschicht mit einer Innenleiterschichtdicke und einer Innensubstratschicht mit einer Innensubstratschichtdicke zwischen der ersten und der zweiten Leiterschicht, und/oder ein Aufbringen einer Außensubstratschicht mit einer Außensubstratschichtdicke auf der zweiten Leiterschicht und Aufbringen einer Außenleiterschicht mit einer Außenleiterschichtdicke auf der Außensubstratschicht. Die Leiterplatte kann also einen an sich beliebigen Aufbau mit weiteren Schichten außenliegend von der ersten Leiterschicht aufweisen abhängig von Anforderungen an verwendete Komponenten oder Bauteile, die auf der Leiterplatte positioniert sind oder werden, und an Leiterplattenpfade zum elektrischen Verbinden der verwendeten Komponenten oder Bauteile. Die Innenleiterschichtdicke und die Innensubstratschichtdicke und/oder die Außensubstratschichtdicke und die Außenleiterschichtdicke können prinzipiell unabhängig von der ersten und zweiten Leiterschichtdicke sowie der Zwischensubstratschichtdicke gewählt sein. Beim Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht zum Freilegen der ersten Leiterschicht in dem wenigstens einen Bereich der Leiterplatte werden entsprechende zusätzliche Schichten, die sich außenliegend von der ersten Leiterschicht befinden, zusammen mit der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht entfernt. Prinzipiell ist es möglich, dass die Außensubstratschicht und die Außenleiterschicht zusätzlich separat in einem weiteren Bereich entfernt werden, so dass die darunterliegende zweite Leiterschicht teilweise freigelegt wird. Entsprechend kann es möglich sein, dass die Innenleiterschicht teilweise freigelegt wird, indem die darauf aufgebrachte Zwischensubstratschicht und die darauf aufgebrachte zweite Leiterschicht in einem weiteren Bereich davon entfernt werden. Es kann also neben dem ersten und zweiten Oberflächenbereich beispielsweise ein dritter und/oder vierter Oberflächenbereich gebildet werden, in dem die Innenleiterschicht und/oder die zweite Leiterschicht entsprechend teilweise von außen zugänglich ist.
In vorteilhafter Ausgestaltung der Erfindung umfasst das Verfahren ein Herstellen der Leiterplatte mit einem symmetrischen Aufbau bezogen auf eine Mittelebene. Die Mittelebene ist entlang der Dickenrichtung der Leiterplatte definiert. Die Mittelebene ist typischerweise parallel zu den einzelnen Schichten der Leiterplatte. Ausgehend von dem Basissubstrat weist die Leiterplatte somit beiderseitig den gleichen Schichtaufbau mit Leiterschichten und Substratschicht(en) mit den gleichen Schichtdicken auf. Dabei sind die Schichtdicken auf beiden Seiten zumindest annähernd identisch gewählt, beispielsweise mit einer Abweichung von maximal 25 Prozent, vorzugsweise mit einer Abweichung von maximal 15 Prozent, besonders bevorzugt mit einer Abweichung von maximal 10 Prozent voneinander. Dadurch können mechanische Spannungen in der jeweiligen Leiterplatte vermieden oder zumindest verringert werden. Dies ist insbesondere im Automobilbereich oder auch in anderen Bereichen, in denen die Leiterplatten hohen mechanischen und thermischen Belastungen unterliegen, besonders vorteilhaft und erhöht die Zuverlässigkeit der Leiterplatten und der damit bereitgestellten Schaltungsanordnungen, da durch den symmetrischen Aufbau der Leiterplatte insbesondere mechanische Spannungen in der Leiterplatte reduziert werden. Der symmetrische Aufbau betrifft den prinzipiellen Schichtaufbau der Leiterplatte, dem das Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht in dem wenigstens einen Bereich nur auf einer Seite der Leiterplatte nicht entgegensteht.
In vorteilhafter Ausgestaltung der Erfindung umfasst das Verfahren ein Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht zum Freilegen der ersten Leiterschicht in wenigstens einem Bereich der Leiterplatte an beiden gegenüberliegenden Seitenflächen der Leiterplatte, wobei insbesondere der wenigstens eine Bereich der Leiterplatte für beide Seitenflächen der Leiterplatte deckungsgleich ausgeführt ist. Durch das Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht an beiden gegenüberliegenden Seitenflächen der Leiterplatte kann die Leiterplatte besonders effizient verwendet werden. Dabei können die Bereiche mit der freigelegten ersten Leiterschicht auf beiden Seitenflächen der Leiterplatte unterschiedlich ausgeführt sein, um die Verwendung weiter zu verbessern. Wenn die Bereiche mit der freigelegten ersten Leiterschicht auf beiden gegenüberliegenden Seitenflächen der Leiterplatte gleich ausgeführt sind, können beispielsweise Spannungen innerhalb der Leiterplatte reduziert und die Zuverlässigkeit auch bei hohen mechanischen und thermischen Belastungen verbessert werden.
In vorteilhafter Ausgestaltung der Erfindung ist der wenigstens eine Bereich ein Randbereich der Leiterplatte, und/oder der wenigstens eine Bereich ist ein innenliegender Bereich der Leiterplatte, wobei der innenliegende Bereich der Leiterplatte vorzugsweise in einem Mittelbereich der Leiterplatte angeordnet ist. Wenn der wenigstens eine Bereich ein Randbereich der Leiterplatte ist, kann dort die Verbindungsverhinderungsschicht einfach aufgebracht werden. Wenn der wenigstens eine Bereich ein innenliegender Bereich der Leiterplatte ist, kann dies beispielsweise thermische Vorteile haben, insbesondere wenn die zweite Leiterschicht dicker als die erste Leiterschicht ist und entsprechend der Versorgungsteil an Rändern der Leiterplatte angeordnet ist. Es ergibt sich, dass Bauteile, die stärker zur Wärmeerzeugung beitragen, größere Abstände zueinander aufweisen können, so dass die Wärme gut abgeleitet werden kann.
Das Verfahren zum Herstellen einer Schaltungsanordnung mit einer Leiterplatte, auf der ein Versorgungsteil und ein Verarbeitungsteil angeordnet sind, umfasst insbesondere ein oben beschriebenes Verfahren zum Herstellen der Leiterplatte. Das Verfahren zum Herstellen der Schaltungsanordnung umfasst insbesondere zuerst ein Herstellen der Leiterplatte (wie oben beschrieben), und dann ein Anordnen des Versorgungsteils und ein Anordnen des Verarbeitungsteils auf der Leiterplatte. Insbesondere kann die erste Leiterschichtdicke kleiner sein als die zweite Leiterschichtdicke. Das Verfahren kann insbesondere ein Anordnen elektrischer Bauteile des Versorgungsteils der Schaltungsanordnung auf der zweiten (dickeren) Leiterschicht, und ein Anordnen elektrischer Bauteile des Verarbeitungsteils der Schaltungsanordnung auf der ersten (dünneren) Leiterschicht umfassen. Die Schaltungsanordnung kann insbesondere als Steuergerät ausgeführt sein, das einerseits eine Steuerungsaufgabe durchführt und andererseits eine Energieversorgung für diese Steuerungsaufgaben umfasst, insbesondere eine Zonensteuerung (im Automobilbereich bzw. in einem Fahrzeug).
Die Schaltungsanordnung kann als sogenannte Zonensteuerung ausgeführt sein, insbesondere in einem Fahrzeug, insbesondere in der verschiedene Steuerungsaufgaben zusammengefasst und gemeinsam bereitgestellt sind.
Der Versorgungsteil kann Leiterbahnen und elektrische Bauteile zur elektrischen Versorgung von Komponenten umfassen, und/oder der Verarbeitungsteil kann ein Layout mit elektrischen Bauteilen (bzw. die elektrischen Bauteile) umfassen, die eine Verarbeitung zur Durchführung von Steuerungsaufgaben durchführen können, insbesondere in einem Fahrzeug.
Merkmale wie auch Vorteile lassen sich ohne Weiteres zwischen dem beschriebenen Verfahren, der beschriebenen Leiterplatte und der beschriebenen Schaltungsanordnung austauschen bzw. dazwischen übertragen. Auch können einzelne Schritte des Verfahrens zumindest teilweise in einer an sich beliebigen Reihenfolge durchgeführt werden. Das Verfahren ist nicht auf die beispielhaft beschriebene Abfolge der Verfahrensschritte beschränkt, wie sich für den Fachmann offensichtlich aus der Beschreibung ergibt.
Nachfolgend wird die Erfindung unter Bezugnahme auf die anliegende Zeichnung anhand bevorzugter Ausführungsformen näher erläutert. Die dargestellten Merkmale können sowohl jeweils einzeln als auch in Kombination einen Aspekt der Erfindung darstellen. Merkmale verschiedener Ausführungsbeispiele sind übertragbar von einem Ausführungsbeispiel auf ein anderes.
Es zeigt
Fig. 1 eine schematische Draufsicht einer Schaltungsanordnung mit einer Leiterplatte, auf der ein Versorgungsteil und ein Verarbeitungsteil angeordnet sind, sowie einen Querschnitt der Leiterplatte gemäß einer ersten, bevorzugten Ausführungsform, Fig. 2 eine schematische Ansicht von Kontaktierungen und Leiterbahnen in dem Verarbeitungsteil aus Fig. 1 ,
Fig. 3 eine detaillierte schematische Schnittdarstellung der Leiterplatte aus Fig. 1 während der Herstellung vor dem Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht in dem Verarbeitungsteil,
Fig. 4 eine detaillierte schematische Schnittdarstellung der Leiterplatte aus Fig. 3 nach dem Entfernen der Zwischensubstratschicht und der darauf aufgebrachten zweiten Leiterschicht in dem Verarbeitungsteil, und
Fig. 5 ein Ablaufdiagramm eines Verfahrens zum Herstellen der Leiterpatte aus Fig. 1 mit einer Mehrzahl Leiterschichten und wenigstens einer dazwischenliegenden Substratschicht.
Die Figur 1 zeigt eine Schaltungsanordnung 10 mit einer Leiterplatte 11 gemäß einer ersten, bevorzugten Ausführungsform.
Die Schaltungsanordnung 10, die im oberen Teil von Figur 1 in Draufsicht dargestellt ist, ist als sogenannte Zonensteuerung ausgeführt, in der verschiedene Steuerungsaufgaben (von Steuergeräten) in Fahrzeugen (bzw. in einem Fahrzeug) zusammengefasst und gemeinsam bereitgestellt sind.
Die Schaltungsanordnung 10 umfasst ein Versorgungsteil 12 und ein Verarbeitungsteil 14, die auf der Leiterplatte 11 gemeinsam angeordnet bzw. realisiert sind. Der Versorgungsteil 12 umfasst Leiterbahnen 16 und elektrische Bauteile 18 zur elektrischen Versorgung von Komponenten. Der Verarbeitungsteil 14 umfasst ein Layout mit elektrischen Bauteilen, die Prozessoren, Speicher und andere umfassen können, die eine Verarbeitung zur Durchführung von Steuerungsaufgaben durchführen können. Solche Bauteile können beispielsweise in SMD-Technik („surface mounted device“) mit einer großen Anzahl von Kontakten auf einer kleinen Fläche, insbesondere in einem BGA-Gehäuse, bereitgestellt werden. Die Leiterplatte 11 ist als mehrschichtige Leiterplatte 11 ausgeführt, wie sich aus dem Querschnitt in Figur 1 unten ergibt. Der Querschnitt ist lediglich schematisch dargestellt, da Leiterschichten typischerweise eine geringere Schichtdicke aufweisen als Substratschichten, und dient lediglich der Veranschaulichung der vorliegenden Ausführungsform.
Die Leiterplatte 11 umfasst ein mittiges, innenliegendes Basissubstrat 19, das in diesem Ausführungsbeispiel seinerseits mehrere Schichten 20, 22, 24 aufweist. Dabei handelt es sich um eine zentrale Basissubstratschicht 20, zwei beiderseitig darauf aufgebrachte Basisleiterschichten 22 sowie zwei beiderseitig darauf aufgebrachte äußere Basissubstratschichten 24. Die zentrale Basissubstratschicht 20, die Basisleiterschichten 22 sowie die äußeren Basissubstratschichten 24 können eine prinzipiell beliebige Spezifikation aufweisen mit beliebigen Materialien und Schichtdicken.
Auf das Basissubstrat 19, d.h. auf die äußeren Basissubstratschichten 24, ist beiderseitig jeweils eine erste Leiterschicht 26 mit einer ersten Leiterschichtdicke aufgebracht. Auf die ersten Leiterschicht 26 ist beiderseitig jeweils eine Zwischensubstratschicht 28 aufgebracht, auf die wiederum eine zweite Leiterschicht 30 aufgebracht ist.
Die verschiedenen Leiterschichten 22, 26, 30 bestehen in diesem Ausführungsbeispiel aus Kupfer oder einer geeigneten Kupferlegierung. Die Substratschichten 20, 24, 28 sind aus einem an sich bekannten Substratmaterial wie beispielsweise dem als Standardsubstratmaterial in verschiedenen Varianten bekannten FR4 hergestellt. Wie in Figur 1 ersichtlich, ist die erste Leiterschichtdicke d kleiner ist als die zweite Leiterschichtdicke. Beispielshaft beträgt die erste Leiterschichtdicke d etwa 20 pm. Ebenfalls beispielshaft beträgt die zweite Leiterschichtdicke 80 pm.
Wie weiter in Figur 1 ersichtlich ist, sind in einem Bereich 32 der Leiterplatte 11 auf einer Seite die Zwischensubstratschicht 28 und die darauf aufgebrachte zweite Leiterschicht 30 unter Freilegen der ersten Leiterschicht 26 entfernt. In dem Versorgungsteil 12 bildet die zweite Leiterschicht 30 einen von außen zugänglichen zweiten Oberflächenbereich. In dem Verarbeitungsteil 14 bildet die erste Leiterschicht 26 einen ebenfalls von außen zugänglichen ersten Oberflächenbereich der Leiterplatte 11 . In Bezug auf den Verarbeitungsteil 14 sind in Figur 2 beispielhaft Kontaktierungen 38 und Leiterbahnen 40 der ersten Leiterschicht 26 dargestellt. Bei einem Bauteil als BGA mit 0,8mm Pitch sind eine max. Leiterbreite di. und Leiterabstand AL von etwa 100pm üblich. Dies kann mit einer maximalen ersten Leiterschichtdicke d von 50pm bei einer Kupferschicht erreicht werden, ebenso wie für geringere Leiterschichtdicken.
Nachfolgend wird ein in Figur 5 dargestelltes Verfahren zum Herstellen der Leiterplatte 11 mit einer Mehrzahl Leiterschichten 22, 26, 30 und wenigstens einer dazwischenliegenden Substratschicht 20, 24, 28 beschrieben. Wie sich aus der nachfolgenden Beschreibung ergibt, wird die Leiterplatte 11 mit einem symmetrischen Aufbau bezogen auf eine Mittelebene hergestellt, d.h. die Leiterplatte 11 hat beiderseitig den gleichen Schichtaufbau. Die Mittelebene ist entlang der Dickenrichtung der Leiterplatte 11 definiert, und die einzelnen Schichten werden parallel dazu aufgebracht.
Das Verfahren beginnt in Schritt S100 mit dem Bereitstellen des Basissubstrats 19. Das Basissubstrat 19 umfasst den oben beschriebenen Aufbau mit der zentralen Basissubstratschicht 20, den Basisleiterschichten 22 sowie den äußeren Basissubstratschichten 24.
Schritt S110 betrifft das Aufbringen der ersten Leiterschicht 26 mit der ersten Leiterschichtdicke d auf dem Basissubstrat 19. Wie oben beschrieben wird die erste Leiterschicht 26 als Kupferschicht mit der ersten Leiterschichtdicke d von 20pm aufgebracht.
Dabei wird auf beide äußeren Basissubstratschichten 24 des Basissubstrats 19 jeweils eine erste Leiterschicht 26 aufgebracht. Die erste Leiterschicht 26 wird jeweils vollflächig auf dem Basissubstrat 19 aufgebracht.
Schritt S120 betrifft ein Bedecken der ersten Leiterschicht 26 in einen Bereich 32 der Leiterplatte 11 mit einer Verbindungsverhinderungsschicht 34. Das Bedecken der ersten Leiterschicht 26 erfolgt in diesem Ausführungsbeispiel einseitig, d.h. nur auf einer der beiden ersten Leiterschichten 26.
Wie in Figur 3 dargestellt ist, ist der Bereich 32 ein Randbereich der Leiterplatte 11. Die Verbindungsverhinderungsschicht 34 wird dort als Verbindungsverhinderungs- Beschichtung aufgebracht. Die Verbindungsverhinderungs-Beschichtung 34 wird in einem flüssigen oder pastösen Zustand auf die erste Leiterschicht 26 aufgebracht, beispielsweise durch Rollen, Sprühen, Tupfen oder Streichen mit einem Pinsel. In diesem Ausführungsbeispiel bildet die Verbindungsverhinderungs-Beschichtung 34 nach dem Aufbringen eine feste Schicht, indem die Verbindungsverhinderungs- Beschichtung 34 auf der ersten Leiterschicht 26 antrocknet, aushärtet, oder ähnliches.
Die Verbindungsverhinderungs-Beschichtung 34 bewirkt, dass sich die nachfolgend aufgebrachte Zwischensubstratschicht 28 nicht mit der ersten Leiterschicht 26 verbindet. Die Verbindungsverhinderungs-Beschichtung 34 definiert auf der ersten Leiterschicht 26 den ersten Oberflächenbereich, in dem die erste Leiterschicht 26 mit der ersten Leiterschichtdicke d von außen zugänglich ist zur Realisierung des Verarbeitungsteils 14.
Schritt S130 betrifft ein Aufbringen der Zwischensubstratschicht 28 mit der Zwischensubstratschichtdicke auf der ersten Leiterschicht 26. Dabei wird auf beide ersten Leiterschichten 26 außenseitig jeweils eine Zwischensubstratschicht 28 aufgebracht. Die Zwischensubstratschicht 28 wird jeweils vollflächig aufgebracht.
Die Zwischensubstratschicht 28 besteht aus einem an sich bekannten Substratmaterial wie FR4 und weist eine geeignete Zwischensubstratschichtdicke zur elektrischen Trennung der ersten und zweiten Leiterschicht 26, 30 auf.
Im Bereich 32 der Verbindungsverhinderungs-Beschichtung 34 ist die Zwischensubstratschicht 28 auf dieser aufgebracht. Die Verbindungsverhinderungs- Beschichtung 34 ist aus einem Material, wodurch sich die Zwischensubstratschicht 28 nicht mit der ersten Leiterschicht 26 verbindet.
Da sich die Zwischensubstratschicht 28 nicht mit der Verbindungsverhinderungs- Beschichtung 34 verbindet, ist die Zwischensubstratschicht 28 nur in dem nicht von der Verbindungsverhinderungs-Beschichtung 34 abgedeckten Bereich mit der ersten Leiterschicht 26 verbunden. In dem von der Verbindungsverhinderungs-Beschichtung 34 abgedeckten Bereich ist die Zwischensubstratschicht 28 nur seitlich an der Zwischensubstratschicht 28 in dem nicht von der Verbindungsverhinderungs- Beschichtung 34 abgedeckten Bereich gehalten.
Schritt S140 betrifft ein Aufbringen der zweiten Leiterschicht 30 mit einer zweiten Leiterschichtdicke auf der Zwischensubstratschicht 28. Die zweite Leiterschicht 30 ist aus Kupfer hergestellt und weist eine zweite Leiterschichtdicke von hier beispielhaft etwa 80pm auf. Damit ist die zweite Leiterschichtdicke größer als die erste Leiterschichtdicke d.
Dabei wird auf beide Zwischensubstratschichten 28 jeweils eine zweite Leiterschicht 30 aufgebracht. Die zweite Leiterschicht 30 wird jeweils vollflächig auf der entsprechenden Zwischensubstratschicht 28 aufgebracht.
Schritt S150 betrifft das Entfernen der Zwischensubstratschicht 28 und der darauf aufgebrachten zweiten Leiterschicht 30 zum Freilegen der ersten Leiterschicht 26 in dem Bereich 32 der Leiterplatte 11 .
Es erfolgt zunächst ein Trennen der Zwischensubstratschicht 28 und der darauf aufgebrachten zweiten Leiterschicht 30 entlang einer Grenze des Bereichs 32 der Leiterplatte 11 durch Fräsen, Sägen und/oder Schneiden mit einem in Figur 4 schematisch dargestellten Trennwerkzeug 36. Das Trennwerkzeug 36 ist hier beispielhaft ein Fräser oder eine Säge. Dadurch wird die seitliche Verbindung der Zwischensubstratschicht 28 im von der Verbindungsverhinderungs-Beschichtung 34 abgedeckten Bereich 32 der ersten Leiterschicht 26 getrennt.
Im Anschluss wird die Zwischensubstratschicht 28 mit der darauf aufgebrachten zweiten Leiterschicht 30 in dem Bereich 32 der Leiterplatte 11 von der ersten Leiterschicht 26 entnommen.
Im Ergebnis wird die Leiterplatte 11 so hergestellt, das in dem Versorgungsteil 12 die zweite Leiterschicht 30 außenliegend angeordnet ist, und in dem Verarbeitungssteil 14 durch das Entfernen der Zwischensubstratschicht 28 mit der darauf aufgebrachten zweiten Leiterschicht 30 die erste Leiterschicht 26 außenliegend angeordnet ist. Somit können Bauteile sowohl unmittelbar auf der ersten Leiterschicht 26, nämlich Bauteile des Verarbeitungsteils 14, wie auch unmittelbar auf der zweiten Leiterschicht 30, nämlich Bauteile des Versorgungsteils 12, positioniert werden und die jeweilige Leiterschicht 26, 30 kontaktieren.
Die Leiterplatte 11 ist in dem ersten Ausführungsbeispiel derart hergestellt, dass auf nur einer Seite der Leiterplatte 11 in dem Bereich 32 die Zwischensubstratschicht 28 und die darauf aufgebrachte zweite Leiterschicht 30 entfernt wurden zum Freilegen der ersten Leiterschicht 26. Die Leiterplatte 11 kann mit dem oben beschriebenen Verfahren in der gleichen Weise derart hergestellt werden, dass die Zwischensubstratschicht 28 und die darauf aufgebrachte zweite Leiterschicht 30 zum Freilegen der ersten Leiterschicht 26 beidseitig entfernt werden. Dabei können die Bereiche 32 auf beiden Seiten der Leiterplatte 11 deckungsgleich oder auch unterschiedlich ausgeführt sein.
Bezugszeichenliste
10 Schaltungsanordnung
11 Leiterplatte
12 Versorgungsteil
14 Verarbeitungsteil
16 Leiterbahn
18 elektrisches Bauteil
19 Basissubstrat
20 zentrale Basissubstratschicht, Substratschicht
22 Basisleiterschicht, Leiterschicht
24 äußere Basissubstratschicht, Substratschicht
26 erste Leiterschicht, Leiterschicht
28 Zwischensubstratschicht, Substratschicht
30 zweite Leiterschicht, Leiterschicht
32 Bereich
34 Verbindungsverhinderungsschicht, Verbindungsverhinderungs-Beschichtung
36 Trennwerkzeug
38 Kontaktierung
40 Leiterbahn di. Leiterbreite
A Leiterabstand d erste Leiterschichtdicke

Claims

Patentansprüche Verfahren zum Herstellen einer Leiterplatte (11) mit einer Mehrzahl Leiterschichten (22, 26, 30) und wenigstens einer dazwischenliegenden Substratschicht (20, 24, 28), umfassend die Schritte
Bereitstellen eines Basissubstrats (19),
Aufbringen einer ersten Leiterschicht (26) mit einer ersten Leiterschichtdicke (d) auf dem Basissubstrat (19),
Aufbringen einer Zwischensubstratschicht (28) mit einer Zwischensubstratschichtdicke auf der ersten Leiterschicht (26), Aufbringen einer zweiten Leiterschicht (30) mit einer zweiten Leiterschichtdicke auf der Zwischensubstratschicht (28), wobei die erste Leiterschichtdicke (d) und die zweite Leiterschichtdicke unterschiedlich gewählt sind, dadurch gekennzeichnet, dass das Verfahren einen Schritt zum Entfernen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) zum Freilegen der ersten Leiterschicht (26) in wenigstens einem Bereich (32) der Leiterplatte (11) umfasst. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass das Verfahren ein Bedecken der ersten Leiterschicht (26) in dem wenigstens einen Bereich (32) der Leiterplatte (11) mit einer Verbindungsverhinderungsschicht (34) vor dem Aufbringen der Zwischensubstratschicht (28) umfasst, und der Schritt zum Entfernen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) zum Freilegen der ersten Leiterschicht (26) in wenigstens einem Bereich (32) der Leiterplatte (11 ) ein Trennen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) entlang einer Grenze des wenigstens einen Bereichs (32) der Leiterplatte (11 ) und ein Entnehmen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) von der ersten Leiterschicht (26) in dem wenigstens einen Bereich (32) der Leiterplatte (11) umfasst. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Bedecken des wenigstens einen Bereichs (32) der Leiterplatte (11) auf der ersten Leiterschicht (26) mit einer Verbindungsverhinderungsschicht (34) ein Aufbringen einer Verbindungsverhinderungs-Beschichtung (34) auf der ersten Leiterschicht (26) in dem wenigstens einen Bereich (32) der Leiterplatte (11 ) umfasst. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, dass das Trennen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) entlang einer Grenze des wenigstens einen Bereichs der Leiterplatte (11) ein Fräsen, Sägen und/oder Schneiden der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) entlang der Grenze des wenigstens einen Bereichs (32) der Leiterplatte (11) umfasst. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren ein unterschiedliches Bearbeiten der ersten Leiterschicht (26) und/oder der Zwischensubstratschicht (28) in dem wenigstens einen Bereich (32) der Leiterplatte (11) verglichen mit einem Restbereich der Leiterplatte (11 ), so dass sich die erste Leiterschicht (26) und die Zwischensubstratschicht (28) in dem wenigstens einen Bereich (32) der Leiterplatte (11) nicht miteinander verbinden und in dem Restbereich der Leiterplatte (11) miteinander verbinden, und der Schritt zum Entfernen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) zum Freilegen der ersten Leiterschicht (26) in wenigstens einem Bereich (32) der Leiterplatte (11 ) ein Trennen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) entlang einer Grenze des wenigstens einen Bereichs (32) der Leiterplatte (11 ) und ein Entnehmen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) von der ersten Leiterschicht (26) in dem wenigstens einen Bereich (32) der Leiterplatte (11) umfasst. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass das Entfernen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) zum Freilegen der ersten Leiterschicht (26) in wenigstens einem Bereich (32) der Leiterplatte (11) ein Abtragen der Zwischensubstratschicht (28 ) und der darauf aufgebrachten zweiten Leiterschicht (30) in dem wenigstens einen Bereich (32) der Leiterplatte (11) umfasst, insbesondere mit einem spanenden Verfahren. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren einen Schritt zum Herstellen von wenigstens einer elektrischen Kontaktierung zwischen der ersten Leiterschicht (26) in dem wenigstens einem Bereich (32) der Leiterplatte (11 ) und der ersten und/oder zweiten Leiterschicht (26,30) außerhalb des wenigstens einen Bereichs (32) der Leiterplatte (11 ) umfasst. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bereitstellen eines Basissubstrats (19) ein Bereitstellen des Basissubstrats (19) mit wenigstens einer äußeren Basissubstratschicht (24) und wenigstens einer darunterliegenden Basisleiterschicht (22) umfasst. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren wenigstens einen zusätzlichen Schritt umfasst zum
Aufbringen einer Innenleiterschicht mit einer Innenleiterschichtdicke und einer Innensubstratschicht mit einer Innensubstratschichtdicke zwischen der ersten und der zweiten Leiterschicht (26, 30), und/oder
Aufbringen einer Außensubstratschicht mit einer Außensubstratschichtdicke auf der zweiten Leiterschicht (30) und Aufbringen einer Außenleiterschicht mit einer Außenleiterschichtdicke auf der Außensubstratschicht. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren ein Herstellen der Leiterplatte (11) mit einem symmetrischen Aufbau bezogen auf eine Mittelebene entlang der Dickenrichtung der Leiterplatte (11 ) umfasst. Verfahren nach dem vorhergehenden Anspruch 10, dadurch gekennzeichnet, dass das Verfahren ein Entfernen der Zwischensubstratschicht (28) und der darauf aufgebrachten zweiten Leiterschicht (30) zum Freilegen der ersten Leiterschicht (26) in wenigstens einem Bereich (32) der Leiterplatte (11) an beiden gegenüberliegenden Seitenflächen der Leiterplatte (11) umfasst, wobei insbesondere der wenigstens eine Bereich (32) der Leiterplatte (11) für beide Seitenflächen der Leiterplatte (11 ) deckungsgleich ausgeführt ist. Verfahren zum Herstellen einer Schaltungsanordnung (10) mit einer Leiterplatte (11 ), auf der ein Versorgungsteil (12) und ein Verarbeitungsteil (14) angeordnet sind, umfassend ein Verfahren zum Herstellen der Leiterplatte (10) nach einem der vorhergehenden Ansprüche. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die erste Leiterschichtdicke (d) kleiner ist als die zweite Leiterschichtdicke, und das Verfahren ein Anordnen elektrischer Bauteile des Versorgungsteils (12) der Schaltungsanordnung (10) auf der zweiten Leiterschicht (30), und ein Anordnen elektrischer Bauteile des Verarbeitungsteils (14) der Schaltungsanordnung (10) auf der ersten Leiterschicht (26) umfasst. Mehrschichtige Leiterplatte (11) mit einem Basissubstrat (19), einer ersten Leiterschicht (26) mit einer ersten Leiterschichtdicke, die auf dem Basissubstrat (19) aufgebracht ist, einer Zwischensubstratschicht (28) mit einer Zwischensubstratschichtdicke, die auf der ersten Leiterschicht (26) aufgebracht ist, einer zweiten Leiterschicht (30) mit einer zweiten Leiterschichtdicke, die auf der Zwischensubstratschicht (28) aufgebracht ist, wobei die erste Leiterschichtdicke (d) und die zweite Leiterschichtdicke unterschiedlich gewählt sind, dadurch gekennzeichnet, dass in wenigstens einem Bereich (32) der Leiterplatte (11 ) die Zwischensubstratschicht (28) und die darauf aufgebrachte zweite Leiterschicht (30) unter Freilegen der ersten Leiterschicht (26) entfernt sind. Leiterplatte (11) nach Anspruch 14, dadurch gekennzeichnet, dass der wenigstens eine Bereich (32) ein Randbereich der Leiterplatte (11) ist, und/oder der wenigstens eine Bereich (32) ein innenliegender Bereich der Leiterplatte (11) ist, wobei der innenliegende Bereich der Leiterplatte (11) vorzugsweise in einem Mittelbereich der Leiterplatte (11) angeordnet ist. Schaltungsanordnung (10) mit einer Leiterplatte (11 ) nach einem der Ansprüche Moder 15, auf der ein Versorgungsteil (12) und ein Verarbeitungsteil (14) angeordnet sind, dadurch gekennzeichnet, dass die erste Leiterschichtdicke (d) kleiner ist als die zweite Leiterschichtdicke, elektrische Bauteile des Versorgungsteils (12) der Schaltungsanordnung (10) auf der zweiten Leiterschicht (30) angeordnet sind, und elektrische Bauteile des Verarbeitungsteils (14) der Schaltungsanordnung (10) auf der ersten Leiterschicht (26) angeordnet sind. Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, dass die Schaltungsanordnung (10) als Steuergerät ausgeführt ist, das einerseits eine Steuerungsaufgabe durchführt und andererseits eine Energieversorgung für diese Steuerungsaufgaben umfasst, insbesondere eine Zonensteuerung. Schaltungsanordnung (10) nach Anspruch 16 oder 17, dadurch gekennzeichnet, dass die Schaltungsanordnung (10) als sogenannte Zonensteuerung ausgeführt ist, insbesondere in einem Fahrzeug, insbesondere in der verschiedene Steuerungsaufgaben zusammengefasst und gemeinsam bereitgestellt sind. Schaltungsanordnung (10) nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, dass der Versorgungsteil (12) Leiterbahnen (16) und elektrische Bauteile (18) zur elektrischen Versorgung von Komponenten umfasst, und/oder der Verarbeitungsteil (14) ein Layout mit elektrischen Bauteilen umfasst, die eine Verarbeitung zur Durchführung von Steuerungsaufgaben durchführen können.
PCT/EP2023/075250 2022-09-21 2023-09-14 Herstellung einer leiterplatte mit einer mehrzahl leiterschichten für unterschiedliche anwendungen WO2024061724A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022124238.2A DE102022124238A1 (de) 2022-09-21 2022-09-21 Herstellung einer Leiterplatte mit einer Mehrzahl Leiterschichten für unterschiedliche Anwendungen
DE102022124238.2 2022-09-21

Publications (1)

Publication Number Publication Date
WO2024061724A1 true WO2024061724A1 (de) 2024-03-28

Family

ID=88093166

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2023/075250 WO2024061724A1 (de) 2022-09-21 2023-09-14 Herstellung einer leiterplatte mit einer mehrzahl leiterschichten für unterschiedliche anwendungen

Country Status (2)

Country Link
DE (1) DE102022124238A1 (de)
WO (1) WO2024061724A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170273195A1 (en) * 2016-03-21 2017-09-21 Multek Technologies Limited Recessed cavity in printed circuit board protected by lpi
US20170372980A1 (en) * 2016-06-27 2017-12-28 Ibiden Co., Ltd. Method for manufacturing wiring board
EP4037443A1 (de) * 2019-09-25 2022-08-03 Kyocera Corporation Leiterplatte und verfahren zur herstellung einer leiterplatte

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022645A (ja) 1996-07-08 1998-01-23 Nippon Avionics Co Ltd キャビティ付きプリント配線板の製造方法
JP5254274B2 (ja) 2010-05-18 2013-08-07 欣興電子股▲ふん▼有限公司 回路基板
WO2012053728A1 (en) 2010-10-20 2012-04-26 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
JP6208449B2 (ja) 2013-03-29 2017-10-04 京セラ株式会社 多層配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170273195A1 (en) * 2016-03-21 2017-09-21 Multek Technologies Limited Recessed cavity in printed circuit board protected by lpi
US20170372980A1 (en) * 2016-06-27 2017-12-28 Ibiden Co., Ltd. Method for manufacturing wiring board
EP4037443A1 (de) * 2019-09-25 2022-08-03 Kyocera Corporation Leiterplatte und verfahren zur herstellung einer leiterplatte

Also Published As

Publication number Publication date
DE102022124238A1 (de) 2024-03-21

Similar Documents

Publication Publication Date Title
DE2355471A1 (de) Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen
DE102006004322A1 (de) Leiterplatte mit zusätzlichen funktionalen Elementen sowie Herstellverfahren und Anwendung
EP2724597A2 (de) Elektronische baugruppe und verfahren zu deren herstellung
EP0620702B1 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
EP3095307B1 (de) Leiterplatte, schaltung und verfahren zur herstellung einer schaltung
DE102014010373A1 (de) Elektronisches Modul für ein Kraftfahrzeug
EP3599636B1 (de) Keramischer schaltungsträger und elektronikeinheit
EP3233345A1 (de) Verfahren zur voidreduktion in lötstellen
DE102004058806A1 (de) Schaltungsstruktur auf einem Kühlkörper und Verfahren zur Herstellung derartiger Schaltungsstrukturen
DE3931551C2 (de) Verfahren zum Herstellen eines Substrates
DE3445690A1 (de) Verfahren zur herstellung eines substrates mit einem oder mehreren durchgehenden loechern
WO2024061724A1 (de) Herstellung einer leiterplatte mit einer mehrzahl leiterschichten für unterschiedliche anwendungen
DE10333840B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE102009016842A1 (de) Leitungsgitter für Elektronikgehäuse und Herstellungsverfahren
DE112017002029T5 (de) Leiterplatte, Schaltungsanordnung und Herstellungsverfahren für eine Leiterplatte
EP4047648A1 (de) Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren
DE102014217186A1 (de) Verfahren zum Herstellen eines Schaltungsträgers und Schaltungsträger für elektronische Bauelemente
WO2005091365A2 (de) Kopplungssubstrat für halbleiterbauteile und verfahren zur herstellung desselben
DE102016211995A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
EP4064804A1 (de) Elektronisches bauelement und verfahren zur herstellung eines elektronischen bauelements
DE102016101726A1 (de) Leistungshalbleitereinrichtung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE102022120293A1 (de) Verfahren zur Herstellung einer Leiterplattenanordnung
DE102023203232A1 (de) Flexible gedruckte verdrahtungsplatine und elektrische verdrahtung
DE212021000110U1 (de) Halbleiterbauteil
WO2024052301A1 (de) Verfahren zum erzeugen von leiterbahnen und transparente verbundscheibe