WO2005091365A2 - Kopplungssubstrat für halbleiterbauteile und verfahren zur herstellung desselben - Google Patents

Kopplungssubstrat für halbleiterbauteile und verfahren zur herstellung desselben Download PDF

Info

Publication number
WO2005091365A2
WO2005091365A2 PCT/DE2005/000468 DE2005000468W WO2005091365A2 WO 2005091365 A2 WO2005091365 A2 WO 2005091365A2 DE 2005000468 W DE2005000468 W DE 2005000468W WO 2005091365 A2 WO2005091365 A2 WO 2005091365A2
Authority
WO
WIPO (PCT)
Prior art keywords
coupling substrate
semiconductor
metal
coupling
strip
Prior art date
Application number
PCT/DE2005/000468
Other languages
English (en)
French (fr)
Other versions
WO2005091365A3 (de
Inventor
Jens Pohl
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2005091365A2 publication Critical patent/WO2005091365A2/de
Publication of WO2005091365A3 publication Critical patent/WO2005091365A3/de
Priority to US11/522,518 priority Critical patent/US7663223B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Definitions

  • the invention relates to a coupling substrate with an insulating carrier and a structured metal layer for semiconductor components and methods for producing the same.
  • Coupling substrates of this type or intermediate substrates are also called “interposers” and can connect semiconductor components or semiconductor chips stacked one above the other.
  • These "interposers” are based in part on a flat lead frame which, arranged in strips, accommodates a number of coupling substrates and provides a metal cross section which gives the flat lead frame sufficient stability for a self-supporting structure.
  • the semiconductor chips are fastened to the flat conductor frame by means of bond wires or flip chip contacts, which leads to failure, in particular when semiconductor devices of this type are packaged to form semiconductor stacks or semiconductor modules.
  • the semiconductor components to be stacked are based on such a flat conductor construction, or on a construction with a rewiring substrate, then the central regions are occupied by semiconductor chips and the stacked components can only be connected to one another via the edge regions of the components to be stacked. Consequently, the arrangement pattern for external contacts, at least of the upper semiconductor component, is structurally restricted to the edge regions.
  • Other solutions as are known, for example, from publication DE 101 38 278, suggest using flexible foils as "interposers". These have the disadvantage that they have to be fixed flat with a film surface on the semiconductor component or the semiconductor chip and are bent semicircularly towards the nearest neighbor in a stack, which increases the risk of an interruption in the connection due to micro-cracking. At least this does not result in a stable stack structure, which impairs the reliability of the semiconductor module.
  • the object of the invention is to provide a coupling substrate and a method for producing the same, which overcomes the disadvantages in the prior art and enables stacking of semiconductor components with different arrangement patterns of the external contacts of the semiconductor components to be stacked. It is also an object of the invention to minimize the space requirement and the area requirement of a semiconductor module.
  • a coupling substrate for semiconductor components which has a structured metal layer on an upper side of an insulating carrier.
  • the structured metal layer has metal tracks that protrude beyond the side edges of the carrier and are angled at right angles to the top in the direction of the bottom of the carrier.
  • the metal tracks can protrude beyond the bottom.
  • These metal webs protruding beyond the side edges of the carrier have a metal coating with which such a thickness of the cross section is achieved that the metal tracks form dimensionally stable flat conductor outer contacts of the coupling substrate. Via these dimensionally stable flat conductor outer contacts, the coupling substrate is connected to a semiconductor component which is arranged under the coupling substrate and within the flat conductor outer contacts.
  • Such a coupling substrate has the advantage that the semiconductor component beneath the coupling substrate can have any arrangement pattern of its external contacts and can be applied to a circuit substrate that is independent of the coupling substrate.
  • This circuit substrate can belong to a higher-level printed circuit board or can represent a U-wiring board of the semiconductor component to be connected to the coupling substrate.
  • the coupling substrate has the advantage that the structured metal layer on the top of the insulating carrier can be designed in any way and thus can have an arrangement pattern for external contact areas which are matched to an arrangement pattern of external contacts of a semiconductor component to be stacked.
  • the flat outer conductor contacts of the coupling substrate and the semiconductor component are arranged on an upper side of the wiring substrate.
  • the flat outer conductor contacts of the coupling substrate and the semiconductor component, which is arranged below the coupling substrate, are electrically connected to one another via this wiring substrate.
  • the semiconductor component is not arranged below the coupling substrate, but rather a wiring structure is attached to the underside of the insulating carrier, which in turn connects a semiconductor chip to the coupling substrate.
  • the coupling substrate now represents a semiconductor base component that can be used independently of an additional wiring substrate for a stack of semiconductor components.
  • the semiconductor component is a semiconductor chip which is electrically connected to the wiring structure on the underside of the insulating carrier by means of flip-chip contacts. In this case, a very compact semiconductor base component with its space requirement is created with the coupling substrate according to the invention.
  • the semiconductor component arranged under the coupling substrate can have a semiconductor component with surface-mountable external contacts.
  • Such surface-mountable external contacts can consist of a solder layer with which the semiconductor component is arranged either on a wiring structure on the underside of the insulating carrier or on a wiring structure of a higher-level circuit carrier.
  • the coupling substrate has external contact surfaces on its upper side, which are surrounded by a solder-stop layer and an arrangement pattern for external contacts of a semi-conductor to be stacked. have component.
  • the solder stop layer advantageously ensures that during a soldering process, for example when attaching a semiconductor component to be stacked to the top of the coupling substrate, the structured metal layer is wetted with soldering material only in the area of the external contact surfaces and no solder comes onto the rest of the metal structure.
  • the flat outer conductor contacts of the coupling substrate made of reinforced metal tracks are electrically connected to the outer contact surfaces on the top of the coupling substrate via conductor tracks of the structured metal layer.
  • This coupling substrate strip has a structured metal layer on an upper side of an insulating carrier strip. From the structured metal layer, metal tracks extend partially through through openings in side areas of the coupling substrate positions and are angled at right angles to the top of the carrier strip in the direction of the bottom of the carrier strip. These metal tracks have a metal coating and, together with the metal coating, form a thickness of their cross section such that they are dimensionally stable flat conductor outer contacts of the coupling substrate strip on the side edges of the coupling substrate positions.
  • the coupling substrate strip On its upper side, the coupling substrate strip has external contact areas which are surrounded by a solder stop layer and which form an arrangement pattern for external contacts of semiconductor components to be stacked.
  • the flat conductor outer contacts of the coupling substrate strip are connected via conductor tracks of the structured metal layer to the outer contact surfaces on the top of the coupling substrate strip.
  • Such a coupling substrate strip can be separated into coupling substrates by separating individual coupling substrates along the rows and / or along the columns of the coupling substrate strips.
  • the coupling substrate strip can also be provided with a rewiring structure on its underside, so that semiconductor chips with flipchip contacts or other surface-mountable semiconductor components can be connected directly to a wiring structure on the underside of the coupling substrate strip.
  • the coupling substrate strip is separated, complete semiconductor components or semiconductor base components are then already obtained, which can be used for a semiconductor component stack.
  • Another aspect of the invention provides a semiconductor module with a semiconductor base component, which has a wiring substrate with external contacts of the semiconductor module on its underside and with a wiring structure with a semiconductor chip on its top side and with contact connection areas on edge areas of the top side of the wiring substrate.
  • a semiconductor module has the advantage that any number of semiconductor components can be stacked on top of one another with the aid of the coupling substrate, a further coupling substrate having to be arranged above each semiconductor component if further semiconductor components are to be added to the stack.
  • the basis of such a semiconductor module is a semiconductor base component with a coupling substrate, the coupling substrate having external contact areas for a semiconductor component to be stacked on its upper side.
  • the coupling substrate can also carry a wiring structure, which in turn is electrically connected to a semiconductor chip and is electrically connected to the external contact areas on the top of the coupling substrate via vias and wiring lines.
  • the semiconductor base component provides the flat conductor outer contacts already mentioned, which, by thickening metal tracks that protrude beyond the edge of the coupling substrate, form a cross section that reinforces the flat conductor outer contacts in a dimensionally stable manner.
  • a method for producing a coupling substrate strip with a plurality of coupling substrate positions has the following method steps. First, an insulating carrier strip with multiple coupling substrate positions is produced. Subsequently, through openings are made in edge areas of the coupling substrate positions in this carrier strip. The width of the through openings corresponds to at least twice the length of the flat conductor outer contacts to be formed. Then a closed metal layer is applied to the carrier strip, which covers the width of the through openings at an early stage. This metal layer is then structured and in the process external contact areas are formed on the top of the insulating carrier strip and metal tracks which span the width of the through openings.
  • these metal tracks are either separated or have a predetermined breaking point.
  • the metal layer is structured in such a way that conductor tracks on the top of the insulating carrier strip electrically connect the metal tracks to the external contact areas.
  • the metal tracks are Kurz Stammbahn- Stüc 'ke merged into a bus line of the carrier strip.
  • the metal tracks are then angled in the through openings in the direction of the underside of the carrier strip.
  • the metal structure of the 0 top of the carrier strip is then covered with a protective layer, leaving the metal tracks free.
  • this protective layer is intended to protect the metal structure on the upper side of the carrier strip against deposition of metal and a thickening of the structure, while since metal tracks are provided with a metal coating to form dimensionally stable flat conductor outer contacts.
  • the protective layer is first removed only to expose the short-circuit conductor pieces and the short-circuit conductor pieces are interrupted by etching or with a laser technique. The outer contact areas can then be exposed under the protective layer, so that the protective layer can serve as a solder stop layer, while free access to the outer contact areas is possible.
  • This method has the advantage that a large number of coupling sub- strate arise on an insulating carrier strip, which can then be separated into individual coupling substrates.
  • a punching technique or an etching technique is provided for introducing the through opening into the carrier strip.
  • a metal layer can be applied to the carrier strip by gluing on a metal foil. The structuring of this metal layer is then carried out using a
  • Photoresist technique in connection with etching techniques or a removal technique using a laser beam.
  • the structured photoresist of the structuring step can simultaneously be used as a solder resist.
  • the metal tracks can be bent before or after thickening to form flat conductor external contacts by means of folding tools.
  • the carrier strip is immersed in an electroplating bath and the metal tracks are connected to a direct current electrode of the electroplating bath via the short-circuit conductor track pieces.
  • the metal tracks are connected as a cathode, so that the material of the metallic anode of the electroplating bath is deposited on the metal tracks as a coating, while the remaining metal structure is protected from such a coating by the protective layer.
  • the protective layer Before the protective layer is removed, only the short-circuit conductor track pieces are first exposed and removed by etching, while the remaining structure on the upper side of the carrier strip remains covered by the protective layer. Only after the short-circuit conductor track pieces have been removed are the external contact surfaces on the top of the carrier strip also exposed. laid so that the finished coupling substrate strip is now available for the production of coupling substrates.
  • this coupling substrate strip is separated into individual coupling substrates along the rows and / or the columns.
  • semiconductor base components for a stack of semiconductor components can be produced.
  • the following method steps are carried out for the production of a semiconductor base component.
  • a wiring substrate with a semiconductor chip on its upper side and contact connection areas on edge areas on its upper side, as well as external contact areas with external contacts on its underside are also produced.
  • the coupling substrate is then applied to the wiring substrate by soldering the flat conductor outer contacts of the coupling substrate onto corresponding contact pads in the edge regions of the wiring substrate. Since the coupling substrate has external contact surfaces on its upper side which enable further semiconductor components to be stacked, a semiconductor base component is thus created on which semiconductor components can be stacked with correspondingly adapted arrangement patterns of the external contacts.
  • corresponding further semiconductor components with their external contacts then only have to be applied to such a semiconductor base component.
  • the coupling substrate according to the invention enables a further semiconductor component with any standardized arrangement of its surface-mountable components to be placed over a semiconductor component of any type To arrange external contacts, such as a DRAM component.
  • the invention provides an "interposer” that is comparatively inexpensive to manufacture, especially since its basic version does not require any plated-through holes.
  • the manufacture of dimensionally stable flat conductor outer contacts is achieved for the "interposer” or the coupling substrate using relatively inexpensive deposition processes.
  • Figure 1 shows a schematic cross section through a coupling substrate of an embodiment of the invention
  • Figure 2 shows a schematic plan view of a carrier strip
  • Figure 3 shows a schematic cross-sectional view of the carrier strip of Figure 2;
  • FIG. 4 shows a schematic top view of the carrier strip of FIG. 1 with the metal foil applied;
  • Figure 5 shows a schematic cross section of the carrier strip of Figure 4;
  • FIG. 6 shows a schematic top view of the carrier strip of FIG. 4 with structured metal foil
  • Figure 7 shows a schematic cross section of the carrier strip of Figure 6
  • FIG. 8 shows a schematic top view of the carrier strip of FIG. 6 with a covered metal structure
  • FIG . 9 shows a schematic cross section through the carrier strip according to FIG. 8.
  • FIG. 10 shows a schematic top view of the carrier strip of FIG. 8 with reinforced, dimensionally stable flat conductor outer contacts and protected rewiring structure
  • FIG. 11 shows a schematic cross section through the carrier strip according to FIG. 10;
  • FIG. 12 shows a schematic cross section on the carrier strip after it has been separated into individual coupling substrates
  • FIG. 13 shows a schematic cross section through three individual coupling substrates according to FIG. 12;
  • FIG. 14 shows a schematic cross section through a semiconductor base component for a semiconductor stack with a coupling substrate
  • FIG. 15 shows a cross section through a semiconductor stack with a coupling substrate.
  • FIG. 1 shows a schematic cross section through a coupling substrate 3 of an embodiment of the invention.
  • This coupling substrate 3 has a carrier 6 with an underside 10 and an upper side 5.
  • a structured metal layer 4, which has an arrangement pattern 19 of external contact surfaces 17, is arranged on the upper side 5 of the carrier 6.
  • the outer contact surfaces 17 are connected to strip-shaped metal tracks 7 angled in the direction of the underside 10 via conductor tracks on the top 5 of the carrier 6.
  • between metal tracks 7 which protrude beyond side edges 8 and 9 of the carrier ⁇ and are angled in the direction of the underside 10 and the conductor tracks which are on the top 5 for connecting the metal tracks 7 to the external contact surfaces 17 are differentiated.
  • the thickness of the metal tracks and the thickness of the conductor tracks correspond to the thickness of the metal layer 4 for the external contact areas 17, especially since they are structured together from the metal layer 4.
  • the thickness of the metal layer 4 would be too small to form dimensionally stable flat conductor external contacts 12 from the metal tracks 7. Therefore, the angled metal tracks 7 are provided with a metal coating 11, so that they have a thickness D between 100 and 1000 ⁇ .
  • the carrier 6 itself is made of an insulating plastic and forms a dimensionally stable self-supporting plate.
  • a solder stop layer 18 is arranged on the top 5 of the carrier 6 between the outer contact surfaces 17 and covers the entire surface 5 and only the outer contact surfaces 17 releases, so that, for example, a semiconductor component to be stacked can be applied with its surface-mountable external contacts.
  • FIGS. 2 to 13 show basic sketches of intermediate products in the production of a coupling substrate 3. Components with the same functions as in FIG. 1 are identified in FIGS. 2 to 13 with the same reference symbols and are not discussed separately.
  • FIG. 2 shows a schematic top view of a carrier strip 22.
  • the carrier strip 22 has a plurality of coupling substrate positions 21, in which coupling substrates are formed on the carrier strip 22 with the aid of the following method steps. Between the coupling substrate positions 21, the carrier strip 22 has elongated through openings 23 with side edges 8 and 9. Between the side edges 8 and 9 there is a width b of the through openings 23 which has at least twice the length 1 of a flat conductor external contact 12 to be formed, as shown in FIG. 1.
  • FIG. 3 shows a schematic cross section of the carrier strip 22 according to FIG. 2.
  • the thickness w of this carrier strip 22 is between 80 and 200 ⁇ m and is made of a plastic material with embedded glass fibers, which give the carrier strip 22 a dimensional stability.
  • the through openings 23 are made in this carrier strip 22 with a punching tool or with a laser or water jet cutting method.
  • FIG. 4 shows a schematic plan view of the carrier strip 22 from FIG. 2 with the metal foil 33 applied, preferably made of copper or a copper alloy. This metal foil 33 is glued to the carrier strip 22 and extends over the through openings 23 of the carrier 6.
  • FIG. 5 shows a schematic cross section of the carrier strip 22 of FIG. 4.
  • This structure with a carrier strip 22 which has through openings 23 which is covered by a metal foil 33 can also be achieved by providing a metal-clad carrier strip 22 which already has a metal layer, the through openings 23 in the carrier strip
  • the metal cover 33 which is the through openings
  • FIG. 6 shows a schematic top view of the carrier strip 22 of FIG. 4 with structured metal foil 33.
  • this copper lamination can also be structured as a metal layer 4 in the same way as the metal foil 33 used here. It is characteristic of the structuring that the metal structure, for example made of a copper layer, has external contact surfaces 17 that can accommodate a solder ball, for example, and has conductor tracks 20 that are arranged on the top side 5 of the carrier strip 22.
  • metal webs 7, which are initially just as thin as the metal foil 33 or the metal layer 4, extend over the through openings 23. cut of these metal tracks 7, which extend through the passage opening 23, but can be reduced in the middle by notches, so that there is a predetermined breaking point.
  • the metal webs 7 are bent over the through openings 23 in the direction of the underside 10 of the carrier strip 22, the metal webs are separated into angled metal webs 7 at the predetermined breaking point.
  • FIG. 7 shows a schematic cross section of the carrier strip 22 of FIG. 6. Since the metal layer 4 has been structured in the meantime, it is no longer continuously placed over the entire surface 5 of the carrier strip 22 as in FIG. 5 " , but only on the Locations where conductor tracks 20 or external contact surfaces 17 are provided.
  • FIG. 8 shows a schematic plan view of the carrier strip 22 from FIG. 6 with covered metal structure 4 and angled metal tracks 7.
  • the width of the metal tracks 7 can be chosen to be small, so that a smaller step size for the metal tracks 7 is possible than the step size of the external contact areas provided for external contacts 17.
  • the coupling substrate positions 21 are covered with a structured solder stop layer 18, which leaves access to the outer contact areas 17 free. This solder stop layer 18 protects the conductor tracks 20 shown in FIG. 7 against wetting by solder material.
  • FIG. 9 shows a schematic cross section through the carrier strip 22 according to FIG. 8.
  • the cross section through the carrier strip 22 shows that the angled metal tracks 7 lie closely against the side edges 8 and 9 of the through openings 23 of the carrier strip 22. Since the structured metal Layer 4 with a thickness of 2 to 15 ⁇ m is relatively unstable, the angled metal tracks 7 are supported by the side edges 8 and 9 of the carrier strip 22. However, they do not yet form a self-supporting and dimensionally stable flat conductor external contact.
  • FIG. 10 shows a schematic plan view of the carrier strip 22 from FIG. 8 with reinforced, dimensionally stable flat conductor outer contacts 12.
  • the structured metal layer 4 is protected by a protective layer 32 shown in FIG. 11 on the structured metal layer 4.
  • 22 short-circuit conductor track pieces are provided on the upper side 5 of the carrier strip and are etched off again at a later point in time. These short-circuit conductor track pieces electrically connect all metal tracks 7 of a carrier strip 22 and can be connected together to a cathode of an electroplating bath, so that the anode material is deposited on the metal tracks 7. After the deposition process, these short-circuit conductor pieces have to be removed, which requires an additional photolithographic or an additional removal step by means of a laser.
  • this can be avoided by bending and separating the metal tracks 7, which extend over the through openings 23 of the carrier strip 22, only when the regions of the metal tracks 7 have already been reinforced by galvanic deposition with respect to the normal conductor tracks of the metal structure have been.
  • the provision of short-circuit conductor tracks on the upper side 5 of the carrier strip 22 between the metal tracks is omitted, since they are still connected. However are then short-circuit tracks are required between the external contact surfaces 17, which are to be removed later.
  • FIG. 11 shows a schematic cross section through the carrier strip 22 according to FIG. 10.
  • FIG. 12 shows a schematic top view of the carrier strip 22 of FIG. 10 after it has been separated into individual coupling substrates 3.
  • FIG. 13 shows a schematic cross section through three individual coupling substrates 3 according to FIG. 12. With this coupling substrate 3, any stacks of different semiconductor components can now be assembled, such a coupling substrate 3 being provided between the semiconductor components.
  • FIG. 14 shows a schematic cross section through a semiconductor base component 26 for a semiconductor stack with a coupling substrate 3.
  • the coupling substrate 3 here forms the upper side of the semiconductor base component 26 and has the same structure that was already shown in FIG.
  • the semiconductor base component 26 also has a wiring substrate 14 with an upper side 13, which has contact connection areas 29 in edge regions 30 and 31.
  • the coupling substrate 3 with its flat conductor outer contacts 12 is soldered onto these contact connection surfaces 29.
  • Under this coupling substrate 3 there is 26 in this semiconductor base component a semiconductor chip 28 embedded in a plastic mass 35 is arranged.
  • This semiconductor chip can also be a semiconductor chip using flip-chip technology with and without a surrounding plastic mass.
  • the semiconductor chip 28 is electrically connected to the wiring substrate 14 via bond connections 36.
  • external contacts 15 are arranged on external contact surfaces 34 in the form of solder balls. These external contacts 15 are electrically connected via contacts 37 both to the contact surfaces 38 of the semiconductor chip 28 and also to the flat conductor external contacts 12 of the coupling substrate 3. Surface-mountable semiconductor components with different arrangement patterns of their external contacts can be arranged on this semiconductor base component 26 due to the coupling substrate 3 according to the invention.
  • FIG. 15 shows a schematic cross section through a semiconductor stack 25 with a coupling substrate 3.
  • the semiconductor stack 25 has a semiconductor base component 26, as is already shown in FIG. 14, and on the external contact surfaces 17 of the coupling substrate 3 is a stacked semiconductor component 39, which is an internal one Has semiconductor chip stack 40, arranged.
  • This internal semiconductor chip stack 40 is connected to the external contacts 16 of the stacked semiconductor component 39 via bond connections 41 and 42.
  • the internal semiconductor chip stack 40 with the bond connections 41 and 42 is embedded in a plastic compound 43 of a plastic housing 44.
  • the coupling substrate 3 thus connects the contact areas 38, 44, and 47 of three semiconductor chips 28, 48, and 49, and enables the external contacts 16 of the stacked semiconductor component 39 as the upper semiconductor component 2 of the semiconductor component stack 39 communicate with one another via external contact surfaces 17 of the coupling substrate 3 with external contacts 15 of the lower semiconductor component 1 via the flat conductor external contacts 12 of the coupling substrate 3.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

Die Erfindung betrifft ein Kopplungssubstrat (3) für Halbleiterbauteile mit einer strukturierten Metallschicht (4) auf einer Oberseite (5) eines isolierenden Trägers (6). Über den isolierenden Träger (6) ragen Metallbahnen (7) hinaus, die an den Seitenkanten (8, 9) des Trägers (6) in Richtung auf die Unterseite (10) des Trägers (6) abgewinkelt sind und über die Unterseite (10) des Trägers (6) hinausragen. Die Metallbahnen (7) weisen eine Metallbeschichtung (11) auf, sodass ihr Querschnitt derart vergrößert wird, dass die Metallbahnen (7) formstabile Flachleiteraußenkontakte (12) des Kopplungssubstrats (3) bilden.

Description

Beschreibung
Kopplungssubstrat für Halbleiterbauteile und Verfahren zur Herstellung desselben
Die Erfindung betrifft ein Kopplungssubstrat mit einem isolierenden Träger und einer strukturierten Metallschicht für Halbleiterbauteile und Verfahren zur Herstellung desselben.
Derartige Kopplungssubstrate oder Zwischensubstrate werden auch "Interposer" genannt und können übereinander gestapelte Halbleiterbauteile oder Halbleiterchips verbinden. Diese "Interposer" basieren teilweise auf einem Flachleiterrahmen, der in Streifen angeordnet mehrere Kopplungssubstrate aufnimmt und einen Metallquerschnitt bereitstellt, der dem Flachleiterrahmen eine ausreichende Stabilität für eine selbsttragende Struktur verleiht. Die Halbleiterchips sind an dem Flachleiterrahmen über Bonddrähte oder Flipchip-Kontakte befestigt, was zum Ausfällen, insbesondere beim Verpacken derarti- ger Halbleiterbauteile zu Halbleiterstapeln oder Halbleitermodulen, führt.
Wenn die zu stapelnden Halbleiterbauteile auf einer derartigen Flachleiterkonstruktion basieren, oder auf einer Kon- struktion mit einem Ümverdrahtungssubstrat, so sind die zentralen Bereiche durch Halbleiterchips belegt und ein Verbinden der gestapelten Bauteile untereinander ist nur über die Randbereiche der zu stapelnden Bauteile möglich. Folglich ist das Anordnungsmuster für Außenkontakte, zumindest des oberen Halbleiterbauteils, konstruktiv auf die Randbereiche eingeschränkt. Andere Lösungen, wie sie beispielsweise aus der Druckschrift DE 101 38 278 bekannt sind, schlagen vor, flexible Folien als "Interposer" einzusetzen. Diese haben den Nachteil, dass sie mit einer Folienfläche auf dem Halbleiterbauteil oder dem Halbleiterchip flächig fixiert werden müssen und zum nächsten Nachbarn in einem Stapel hin halbkreisförmig gebogen sind, was das Risiko einer Verbindungsunterbrechung durch Mikroris- se erhöht. Zumindest ergibt sich daraus kein stabiler Stapelaufbau, was die Zuverlässigkeit des Halbleitermoduls beein- trächtigt.
Aufgabe der Erfindung ist es, ein Kopplungssubstrat und ein Verfahren zur Herstellung desselben anzugeben, das die Nachteile im Stand der Technik überwindet und ein Stapeln von Halbleiterbauteilen mit unterschiedlichen Anordnungsmustern der Außenkontakte der zu stapelnden Halbleiterbauteile ermöglicht. Ferner ist es Aufgabe der Erfindung, den Raumbedarf und den Flächenbedarf eines Halbleitermoduls zu minimieren.
Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß wird ein Kopplungssubstrat für Halbleiterbau- teile geschaffen, das eine strukturierte Metallschicht auf einer Oberseite eines isolierenden Trägers aufweist. Die strukturierte Metallschicht weist Metallbahnen auf, die über die Seitenkanten des Trägers hinausragen und rechtwinklig zur Oberseite in Richtung auf die Unterseite des Trägers abgewin- kelt sind. Dabei können die Metallbahnen über die Unterseite hinausragen. Diese über die Seitenkanten des Trägers hinausragenden Metallbahnen weisen eine Metallbeschichtung auf, mit der eine derartige Dicke des Querschnitts erreicht wird, dass die Metallbahnen formstabile Flachleiteraußenkontakte des Kopplungssubstrats bilden. Über diese formstabilen Flachleiteraußenkontakte steht das Kopplungssubstrat mit einem Halbleiterbauteil in Verbindung, das unter dem Kopplungssubstrat und innerhalb der Flachleiteraußenkontakte angeordnet ist.
Ein derartiges Kopplungssubstrat hat den Vorteil, dass das Halbleiterbauteil unterhalb des Kopplungssubstrats ein beliebiges Anordnungsmuster seiner Außenkontakte aufweisen kann und auf ein vom Kopplungssubstrat unabhängiges Schaltungssubstrat aufgebracht sein kann. Dieses Schaltungssubstrat kann zu einer übergeordneten Leiterplatte gehören oder kann eine U verdrahtungsplatte des mit dem Kopplungssubstrat zu verbindenden Halbleiterbauteils darstellen. Darüber hinaus hat das Kopplungssubstrat den Vorteil, dass die strukturierte Metallschicht auf der Oberseite des isolierenden Trägers beliebig gestaltet werden kann und somit ein Anordnungs uster für Au- ßenkontaktflachen aufweisen kann, die einem Anordnungsmuster von Außenkontakten eines zu stapelnden Halbleiterbauteils an- gepasst sind.
In einer bevorzugten Ausführungsform der Erfindung sind die Flachleiteraußenkontakte des Kopplungssubstrats und das Halbleiterbauteil auf einer Oberseite des Verdrahtungssubstrats angeordnet. Über dieses Verdrahtungssubstrat sind die Flachleiteraußenkontakte des Kopplungssubstrats und des Halbleiterbauteils, das unterhalb des Kopplungssubstrats angeordnet ist, elektrisch miteinander verbunden. Das hat den Vorteil, dass das Kopplungssubstrat in Verbindung mit dem Halbleiter- bauteil und dem Verdrahtungssubstrat ein Halbleiterbasisbauteil für einen Halbleiterstapel bilden kann. Dieses Halbleiterbasisbauteil ist universell einsetzbar, zumal das von der strukturierten Metallschicht des Kopplungssubstrats angebote- ne Anordnungsmuster, unterschiedlichen zu stapelnden Halbleiterbauteilen angepasst werden kann.
In einer weiteren Ausführungsform der Erfindung ist nicht das Halbleiterbauteil unterhalb des Kopplungssubstrats angeordnet, sondern es ist vielmehr auf der Unterseite des isolierenden Trägers eine Verdrahtungsstruktur angebracht, die ihrerseits einen Halbleiterchip mit dem Kopplungssubstrat verbindet. In Verbindung mit diesem Halbleiterchip stellt nun das Kopplungssubstrat ein Halbleiterbasisbauteil dar, das unabhängig von einem zusätzlichen Verdrahtungssubstrat für einen Stapel aus Halbleiterbauteilen eingesetzt werden kann. In diesem Fall ist es von Vorteil, wenn das Halbleiterbauteil ein Halbleiterchip ist, der mit Flipchip-Kontakten mit der Verdrahtungsstruktur auf der Unterseite des isolierenden Trägers elektrisch in Verbindung steht. In diesem Fall wird ein sehr kompaktes und in seinem Raumbedarf minimiertes Halbleiterbasisbauteil mit dem erfindungsgemäßen Kopplungssubstrat geschaffen.
Weiterhin kann das unter dem Kopplungssubstrat angeordnete Halbleiterbauteil ein Halbleiterbauteil mit oberflächenmon- tierbaren Außenkontakten aufweisen. Derartige oberflächenmon- tierbare Außenkontakte können aus einer Lotschicht bestehen, mit der das Halbleiterbauteil entweder auf eine Verdrahtungsstruktur auf der Unterseite des isolierenden Trägers oder auf einer Verdrahtungsstruktur eines übergeordneten Schaltungsträgers angeordnet ist.
In einer weiteren Ausführungsform der Erfindung weist das Kopplungssubstrat auf seiner Oberseite Außenkontaktflachen auf, die von einer Lötstoppschicht umgeben sind und ein Anordnungsmuster für Außenkontakte eines zu stapelnden Halblei- terbauteils aufweisen. Mit der Lötstoppschicht wird in vorteilhafter Weise gewährleistet, dass bei einem Lötvorgang beispielsweise beim Anbringen eines zu stapelnden Halbleiterbauteils auf der Oberseite des Kopplungssubstrats die struk- turierte Metallschicht nur im Bereich der Außenkontaktflachen mit Lötmaterial benetzt wird und kein Lot auf die übrige Metallstruktur kommt.
Weiterhin ist es vorgesehen, dass die Flachleiteraußenkontak- te des Kopplungssubstrats aus verstärkten Metallbahnen über Leiterbahnen der strukturierten Metallschicht mit den Außenkontaktflachen auf der Oberseite des Kopplungssubstrats e- lektrisch in Verbindung stehen. Diese Ausführungsform der Erfindung hat den Vorteil, dass lediglich die Metallbahnen, die über die Seitenkanten des Trägers hinausragen, mit einer Metallschicht verstärkt sind und auf der Oberseite des Kopplungssubstrats in Leiterbahnen übergehen, die in ihrer Dicke der strukturierten Metallschicht entsprechen.
Ein weiterer Aspekt der Erfindung betrifft einen Kopplungssubstratstreifen mit in Zeilen und/oder Spalten angeordneten Kopplungssubstratpositionen. Dieser Kopplungssubstratstreifen weist eine strukturierte Metallschicht auf einer Oberseite eines isolierenden Trägerstreifens auf. Von der strukturier- ten Metallschicht erstrecken sich Metallbahnen teilweise über Durchgangsöffnungen in Seitenbereichen der Kopplungssubstratpositionen und sind rechtwinklig zur Oberseite des Trägerstreifens in Richtung auf die Unterseite des Trägerstreifens abgewinkelt. Diese Metallbahnen weisen eine Metallbeschich- tung auf und bilden mit der Metallbeschichtung eine derartige Dicke ihres Querschnitts, dass sie formstabile Flachleiteraußenkontakte des Kopplungssubstratstreifens an den Seitenrändern der Kopplungssubstratpositionen sind. Der Kopplungssubstratstreifen weist auf seiner Oberseite Au- ßenkontaktflachen auf, die von einer Lötstoppschicht umgeben sind und ein Anordnungsmuster für Außenkontakte von zu sta- pelnden Halbleiterbauteilen bilden. Die Flachleiteraußenkontakte des Kopplungssubstratstreifens sind über Leiterbahnen der strukturierten Metallschicht mit den Außenkontaktflachen auf der Oberseite des Kopplungssubstratstreifens verbunden. Ein derartiger Kopplungssubstratstreifen kann zu Kopplungs- Substraten aufgetrennt werden, indem entlang der Zeilen und/oder entlang der Spalten der Kopplungssubstratstreifen in einzelne Kopplungssubstrate aufgetrennt wird.
Vor dem Auftrennen kann der Kopplungssubstratstreifen weiter- hin auch mit einer UmverdrahtungsStruktur auf seiner Unterseite versehen sein, sodass direkt Halbleiterchips mit Flipchip-Kontakten oder andere oberflächenmontierbare Halbleiterbauteile mit einer Verdrahtungsstruktur auf der Unterseite des Kopplungssubstratstreifens verbunden werden können. Beim Auftrennen des Kopplungssubstratstreifens ergeben sich dann bereits komplette Halbleiterbauteile, bzw. Halbleiterbasisbauteile, die für einen Halbleiterbauteilstapel einsetzbar sind.
Ein weiterer Aspekt der Erfindung sieht ein Halbleitermodul mit einem Halbleiterbasisbauteil vor, das ein Verdrahtungssubstrat mit Außenkontakten des Halbleitermoduls auf seiner Unterseite und mit einer Verdrahtungsstruktur mit einem Halbleiterchip auf seiner Oberseite und mit Kontaktanschlussflä- chen auf Randbereichen der Oberseite des VerdrahtungsSubstrats aufweist. Auf den Kontaktanschlussflächen in den Randbereichen ist ein Kopplungssubstrat mit seinen Flachleiterau- ßenkontakten angeschlossen, ' das auf seiner Oberseite Außen- kontaktflächen für ein gestapeltes Halbleiterbauteil aufweist. Ein derartiges Halbleitermodul hat den Vorteil, dass mithilfe des Kopplungssubstrats beliebig viele Halbleiterbauteile aufeinander gestapelt werden können, wobei über jedem Halbleiterbauteil ein weiteres Kopplungssubstrat anzuordnen ist, wenn dem Stapel weitere Halbleiterbauteile hinzugefügt werden sollen.
Grundlage eines derartigen Halbleitermoduls ist ein Halblei- terbasisbauteil mit einem Kopplungssubstrat, wobei das Kopplungssubstrat Außenkontaktflachen für ein zu stapelndes Halbleiterbauteil auf seiner Oberseite aufweist. Auf seiner Unterseite kann das Kopplungssubstrat auch eine Verdrahtungsstruktur tragen, die ihrerseits mit einem Halbleiterchip e- lektrisch verbunden ist und über Durchkontakte und Verdrahtungsleitungen mit den Außenkontaktflächen auf der Oberseite des Kopplungssubstrats elektrisch in Verbindung steht. Das Halbleiterbasisbauteil stellt in seinen Seitenkanten, die bereits oben erwähnten Flachleiteraußenkontakte zur Verfügung, die durch Verdicken von Metallbahnen, die über den Rand des Kopplungssubstrats hinausragen, einen Querschnitt ausbilden, der die Flachleiteraußenkontakte formstabil verstärkt.
Ein Verfahren zur Herstellung eines Kopplungssubstratstrei- fens mit mehreren Kopplungssubstratpositionen weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein isolierender Trägerstreifen mit mehreren Kopplungssubstratpositionen hergestellt. Anschließend werden in diesen Trägerstreifen Durchgangsöffnungen in Randbereichen der Kopplungssubstratpo- sitionen eingebracht. Die Breite der Durchgangsöffnungen entspricht dabei mindestens der doppelten Länge der zu bildenden Flachleiteraußenkontakte. Anschließend wird eine geschlossene Metallschicht auf den Trägerstreifen aufgebracht, die gleich- zeitig die Breite der Durchgangsöffnungen abdeckt. Diese Metallschicht wird anschließend strukturiert und dabei werden Außenkontaktflächen auf der Oberseite des isolierenden Trägerstreifens und Metallbahnen gebildet, welche die Breite der Durchgangsöffnungen überspannen.
In der Mitte der Durchgangsöffnungen sind diese Metallbahnen entweder getrennt oder weisen eine Sollbruchstelle auf. Außerdem wird die Metallschicht derart strukturiert, dass Lei- terbahnen auf der Oberseite des isolierenden Trägerstreifens die Metallbahnen mit den Außenkontaktflächen elektrisch verbinden. Die Metallbahnen werden über Kurzschlussleiterbahn- stüc'ke zu einer Busleitung des Trägerstreifens zusammengeführt. Anschließend werden die Metallbahnen in den Durch- gangsöffnungen in Richtung auf die Unterseite des Trägerstreifens abgewinkelt. Danach wird die Metallstruktur der 0- berseite des Trägerstreifens mit einer Schutzschicht unter Freilassen der Metallbahnen abgedeckt.
Diese Schutzschicht soll bei dem anschließenden galvanischen Schritt die Metallstruktur auf der Oberseite des Trägerstreifens vor einem Abscheiden von Metall und einem Verdicken der Struktur schützen, während da Metallbahnen unter Bilden von formstabilen Flachleiteraußenkontakten mit einer Metallbe- Schichtung versehen werden. In einem nachfolgenden Schritt wird die Schutzschicht zunächst nur zum Freilegen der Kurzschlussleiterbahnstücke entfernt und die Kurzschlussleiterbahnstücke werden ätztechnisch oder mit einer Lasertechnik unterbrochen. Anschließend können die Außenkontaktflächen un- ter der Schutzschicht freigelegt werden, sodass die Schutzschicht als Lötstoppschicht dienen kann, während ein freier Zugriff zu den Außenkontaktflächen möglich ist. Dieses Verfahren hat den Vorteil, dass eine Vielzahl von Kopplungssub- straten auf einem isolierenden Trägerstreifen entstehen, der anschließend in einzelne Kopplungssubstrate auftrennbar ist.
Im Einzelnen werden für die unterschiedlichen Verfahrens- schritte unterschiedliche Techniken eingesetzt. Für das Einbringen der Durchgangsöffnung in den Trägerstreifen wird eine Stanztechnik oder eine Ätztechnik bereitgestellt. Das Aufbringen einer Metallschicht auf den Trägerstreifen kann mittels Aufkleben einer Metallfolie durchgeführt werden. Das Strukturieren dieser Metallschicht wird dann mittels einer
Fotolacktechnik in Verbindung mit Ätztechniken oder einer Abtragstechnik mittels Laserstrahl durchgeführt. Beim Einsatz von Photolithographie kann der strukturierte Fotolack des Strukturierungsschrittes gleichzeitig als Lötstopplack einge- setzt werden. Das Abwinkein der Metallbahnen vor oder auch nach einem Verdicken zu Flachleiteraußenkontakten kann mittels Abkantwerkzeugen erfolgen.
Zum Aufbringen einer Metallbeschichtung auf die Metallbahnen wird der Trägerstreifen in ein Galvanikbad getaucht und die Metallbahnen werden über die Kurzschlussleiterbahnstücke mit einer Gleichstromelektrode des Galvanikbades verbunden. Dazu werden die Metallbahnen als Kathode geschaltet, sodass sich das Material der metallischen Anode des Galvanikbades auf den Metallbahnen als Beschichtung abscheidet, während die übrige Metallstruktur durch die Schutzschicht vor einer derartigen Beschichtung geschützt ist. Vor einem Entfernen der Schutzschicht werden zunächst nur die Kurzschlussleiterbahnstücke freigelegt und ätztechnisch entfernt, während die übrige Struktur auf der Oberseite des Trägerstreifens weiterhin durch die Schutzschicht bedeckt bleibt. Erst nach dem Entfernen der Kurzschlussleiterbahnstücke werden dann auch die Außenkontaktflächen auf der Oberseite des Trägerstreifens frei- gelegt, sodass nun der fertige Kopplungssubstratstreifen zur Herstellung von Kopplungssubstraten zur Verfügung steht.
Zur Herstellung eines Kopplungssubstrats wird dieser Kopp- lungssubstratstreifen entlang der Zeilen und/oder der Spalten zu einzelnen Kopplungssubstraten aufgetrennt.
Mit derartigen Kopplungssubstraten können Halbleiterbasisbauteil für einen Stapel aus Halbleiterbauteilen hergestellt werden. Zu der Herstellung eines Halbleiterbasisbauteils werden nachfolgende Verfahrensschritte durchgeführt. Zunächst wird parallel zur Herstellung eines Kopplungssubstrats auch ein Verdrahtungssubstrat mit einem Halbleiterchip auf seiner Oberseite und Kontaktanschlussflächen auf Randbereichen sei- ner Oberseite, sowie Außenkontaktflächen mit Außenkontakten auf seiner Unterseite gefertigt. Anschließend wird das Kopplungssubstrat auf das Verdrahtungssubstrat unter Auflöten der Flachleiteraußenkontakte des Kopplungssubstrats auf entsprechende Kontaktanschlussflächen in den Randbereichen des Ver- drahtungssubstrats aufgebracht. Da das Kopplungssubstrat auf seiner Oberseite Außenkontaktflächen aufweist, die ein Stapeln von weiteren Halbleiterbauteilen ermöglichen, ist somit ein Halbleiterbasisbauteil geschaffen, auf dem Halbleiterbauteile mit entsprechend angepassten Anordnungsmustern der Au- ßenkontakte gestapelt werden können. Zur Herstellung eines Halbleitermoduls müssen dann lediglich auf ein derartiges Halbleiterbasisbauteil entsprechende weitere Halbleiterbauteile mit ihren Außenkontakten aufgebracht werden.
Zusammenfassend ist festzustellen, dass das erfindungsgemäße Kopplungssubstrat ermöglicht, über einem Halbleiterbauteil beliebiger Bauart ein weiteres Halbleiterbauteil mit beliebiger standardisierter Anordnung seiner oberflächenmontierbaren Außenkontakte, wie beispielsweise ein DRAM-Bauteil, anzuordnen. Dazu stellt die Erfindung einen "Interposer" zur Verfügung, der vergleichsweise preiswert herstellbar ist, zumal er in seiner Grundversion keinerlei Durchkontaktierungen erfor- dert . Die Herstellung von formstabilen Flachleiteraußenkon- takten wird für den "Interposer", bzw. das Kopplungssubstrat, mit relativ preisgünstigen Abscheideverfahren erreicht.
Mit diesen Flachleiteraußenkontakten, die durch Metallbe- schichten von Metallbahnen einer Metallschicht erzeugt werden, können kleinere Schrittweiten oder auch "Pitch" genannt zwischen den Außenkontakten erreicht werden als es bei einer Stapelverbindung über Lotbälle möglich ist. Außerdem sind die Leitungslängen gegenüber der in der Einleitung erwähnten Lö- sung mit flexiblen Folien kürzer, was die elektrischen Parameter im Hinblick auf Hochfrequenzeigenschaften bzw. Hochge- schwindigkeitsschaltraten in Gigahertzbereich verbessert.
Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
Figur 1 zeigt einen schematischen Querschnitt durch ein Kopplungssubstrat einer Ausführungsform der Erfindung;
Figur 2 zeigt eine schematische Draufsicht auf einen Trägerstreifen;
Figur 3 zeigt eine schematische Querschnittsansicht des Trägerstreifens der Figur 2;
Figur 4 zeigt eine schematische Draufsicht auf den Trägerstreifen der Figur 1 mit aufgebrachter Metallfolie; Figur 5 zeigt einen schematischen Querschnitt des Trägerstreifens der Figur 4;
Figur 6 zeigt eine schematische Draufsicht auf den Träger- streifen der Figur 4 mit strukturierter Metallfolie;
Figur 7 zeigt einen schematischen Querschnitt des Trägerstreifens der Figur 6;
Figur 8 zeigt eine schematische Draufsicht auf den Trägerstreifen der Figur 6 mit abgedeckter Metallstruktur;
Figur' 9 zeigt einen schematischen Querschnitt durch den Trägerstreifen gemäß Figur 8;
Figur 10 zeigt eine schematische Draufsicht auf den Trägerstreifen der Figur 8 mit verstärkten formstabilen Flachleiteraußenkontakten und geschützter Um- verdrahtungsstruktur;
Figur 11 zeigt einen schematischen Querschnitt durch den Trägerstreifen gemäß Figur 10;
Figur 12 zeigt einen schematischen Querschnitt auf den Trä- gerstreifen nach einem Auftrennen desselben in einzelne Kopplungssubstrate;
Figur 13 zeigt einen schematischen Querschnitt durch drei einzelne Kopplungssubstrate gemäß Figur 12;
Figur 14 zeigt einen schematischen Querschnitt durch ein Halbleiterbasisbauteil für einen Halbleiterstapel mit einem Kopplungssubstrat; Figur 15 zeigt einen Querschnitt durch einen Halbleiterstapel mit einem Kopplungssubstrat.
Figur 1 zeigt einen schematischen Querschnitt durch ein Kopplungssubstrat 3 einer Ausführungsform der Erfindung. Dieses Kopplungssubstrat 3 weist einen Träger 6 mit einer Unterseite 10 und einer Oberseite 5 auf. Auf der Oberseite 5 des Trägers 6 ist eine strukturierte Metallschicht 4 angeordnet, die ein Anordnungsmuster 19 von Außenkontaktflächen 17 aufweist. Die Außenkontaktflächen 17 sind mit streifenförmigen in Richtung auf die Unterseite 10 abgewinkelten Metallbahnen 7 über Leiterbahnen auf der Oberseite 5 des Trägers 6 verbunden. Bei dieser und den nachfolgenden Figuren wird zwischen Metallbah- nen 7, die über Seitenkanten 8 und 9 des Trägers β herausragen und in Richtung auf die Unterseite 10 abgewinkelt sind und den Leiterbahnen, die auf der Oberseite 5 zum Verbinden der Metallbahnen 7 mit den Außenkontaktflächen 17 angeordnet sind, unterschieden. Die Dicke der Metallbahnen und die Dicke der Leiterbahnen, entsprechen der Dicke der Metallschicht 4 für die Außenkontaktflächen 17, zumal sie aus der Metallschicht 4 gemeinsam strukturiert werden. Die Dicke der Metallschicht 4 wäre jedoch zu gering, um formstabile Flachleiteraußenkontakte 12 aus den Metallbahnen 7 zu bilden. Deshalb sind die abgewinkelten Metallbahnen 7 mit einer Metallbeschichtung 11 versehen, sodass sie eine Dicke D zwischen 100 und 1000 μ aufweisen. Der Träger 6 selbst ist aus einem isolierenden Kunststoff und bildet eine formstabile selbsttragende Platte.
Zwischen den Außenkontaktflächen 17 ist auf der Oberseite 5 des Trägers 6 eine Lötstoppschicht 18 angeordnet, welche die gesamte Oberfläche 5 bedeckt und nur die Außenkontaktflächen 17 freigibt, sodass auf ihnen beispielsweise ein zu stapelndes Halbleiterbauteil mit seinen flächenmontierbaren Außenkontakten aufgebracht werden kann.
Die Figuren 2 bis 13 zeigen prinzipielle Skizzen von Zwischenprodukten bei der Herstellung eines Kopplungssubstrats 3. Komponenten mit gleichen Funktionen, wie in Figur 1, werden in den Figuren 2 bis 13 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
Figur 2 zeigt eine schematische Draufsicht auf einen Trägerstreifen 22. Der Trägerstreifen 22 weist mehrere Kopplungssubstratpositionen 21 auf, in denen Kopplungssubstrate auf dem Trägerstreifen 22 mit Hilfe der nachfolgenden Verfahrens- schritte gebildet werden. Zwischen den Kopplungssubstratpositionen 21 weist der Trägerstreifen 22 langgestreckte Durchgangsöffnungen 23 mit Seitenkanten 8 und 9 auf. Zwischen den Seitenkanten 8 und 9 ergibt sich eine Breite b der Durchgangsöffnungen 23, die mindestens einer doppelten Länge 1 ei- nes zu bildenden Flachleiteraußenkontaktes 12, wie er in Figur 1 gezeigt wird, aufweist.
Figur 3 zeigt einen schematischen Querschnitt des Trägerstreifens 22 gemäß Figur 2. Die Dicke w dieses Trägerstrei- fens 22 liegt zwischen 80 und 200 μm und ist aus einem Kunststoffmaterial mit eingebetteten Glasfasern, die dem Trägerstreifen 22 eine Formstabilität verleihen. Die Durchgangsöffnungen 23 werden in diesen Trägerstreifen 22 mit einem Stanzwerkzeug oder mit einem Laser- oder Wasserstrahlschneidver- fahren eingebracht.
Figur 4 zeigt eine schematische Draufsicht auf den Trägerstreifen 22 der Figur 2 mit aufgebrachter Metallfolie 33, vorzugsweise aus Kupfer oder einer Kupferlegierung. Diese Metallfolie 33 wird auf den Trägerstreifen 22 geklebt und erstreckt sich dabei über die Durchgangsöffnungen 23 des Trägers 6.
Figur 5 zeigt einen schematischen Querschnitt des Trägerstreifens 22 der Figur 4. Diese Struktur mit einem Trägerstreifen 22, der Durchgangsöffnungen 23 aufweist, die von einer Metallfolie 33 bedeckt wird, kann auch dadurch erreicht werden, dass ein metallkaschierter Trägerstreifen 22 zur Verfügung gestellt wird, der bereits eine Metallschicht aufweist, wobei die Durchgangsöffnungen 23 in dem Trägerstreifen
22 durch Abtragen des Trägermaterials in den Durchgangsöffnungen 23 erreicht wird. Dieser Abtrag kann durch Laserabtrag oder durch Trocken- oder Nassätzungen erreicht werden. Dabei wird die Metallabdeckung 33, welche die Durchgangsöffnungen
23 abdeckt nicht abgetragen oder beschädigt
Figur 6 zeigt eine schematische Draufsicht auf den Träger- streifen 22 der Figur 4 mit strukturierter Metallfolie 33.
Wird anstelle einer Metallfolie 33 ein kupferkaschierter Trägerstreifen 22 eingesetzt, so kann auch diese Kupferkaschie- rung als Metallschicht 4 in gleicher Weise wie die hier eingesetzte Metallfolie 33 strukturiert werden. Charakteristisch für die Strukturierung ist, dass die Metallstruktur beispielsweise aus einer Kupferschicht Außenkontaktflächen 17 aufweist, die beispielsweise einen Lotball aufnehmen können und Leiterbahnen 20 besitzt, die auf der Oberseite 5 des Trägerstreifens 22 angeordnet sind.
Über die Durchgangsöffnungen 23 erstrecken sich nach der Strukturierung Metallbahnen 7, die zunächst genauso dünn sind wie die Metallfolie 33, bzw. die Metallschicht 4. Der Quer- schnitt dieser Metallbahnen 7, die sich über die Durchgangsöffnung 23 erstrecken, kann jedoch in der Mitte durch Einkerben vermindert sein, sodass dort eine Sollbruchstelle entsteht. Beim Abwinkein der Metallbahnen 7 über den Durchgangs- Öffnungen 23 in Richtung auf die Unterseite 10 des Trägerstreifens 22 werden die Metallbahnen mittig an der Sollbruchstelle zu abgewinkelten Metallbahnen 7 getrennt.
Figur 7 zeigt einen schematischen Querschnitt des Träger- Streifens 22 der Figur 6. Da die Metallschicht 4 zwischenzeitlich strukturiert ist, ist sie nicht mehr durchgängig ü- ber die gesamte Oberfläche 5 des Trägerstreifens 22 wie in Figur 5" platziert, sondern nur noch an den Stellen vorhanden, an denen Leiterbahnen 20 oder Außenkontaktflächen 17 vorgese- hen sind.
Figur 8 zeigt eine schematische Draufsicht auf den Trägerstreifen 22 der Figur 6 mit abgedeckter Metallstruktur 4 und abgewinkelten Metallbahnen 7. Die Breite der Metallbahnen 7 kann klein gewählt werden, sodass eine geringere Schrittweite für die Metallbahnen 7 möglich ist als die für Außenkontakte vorgesehene Schrittweite der Außenkontaktflächen 17. Die Kopplungssubstratpositionen 21 sind mit einer strukturierten Lötstoppschicht 18 abgedeckt, die einen Zugriff auf die Au- ßenkontaktflachen 17 freilässt. Diese Lötstoppschicht 18 schützt die in Figur 7 gezeigten Leiterbahnen 20 vor einem Benetzen durch Lötmaterial.
Figur 9 zeigt einen schematischen Querschnitt durch den Trä- gerstreifen 22 gemäß Figur 8. Der Querschnitt durch den Trägerstreifen 22 zeigt, dass die abgewinkelten Metallbahnen 7 eng an den Seitenkanten 8 und 9 der Durchgangsöffnungen 23 des Trägerstreifens 22 anliegen. Da die strukturierte Metall- schicht 4 mit 2 bis 15 μm Dicke relativ instabil ist, werden die abgewinkelten Metallbahnen 7 von den Seitenkanten 8 und 9 des Trägerstreifens 22 gestützt. Sie bilden jedoch noch keinen selbsttragenden und formstabilen Flachleiteraußenkontakt .
Figur 10 zeigt eine schematische Draufsicht auf den Trägerstreifen 22 der Figur 8 mit verstärkten formstabilen Flach- leiteraußenkontakten 12. Während des Verdickens der Metallbahnen zu Flachleiteraußenkontakten 12 wird die strukturierte Metallschicht 4 von einer in Figur 11 gezeigten Schutzschicht 32 auf der strukturierten Metallschicht 4, geschützt. Da die zu verdickenden Metallbahnen 7 bereits vereinzelt sind, sind auf der Oberseite 5 des Trägerstreifens 22 Kurzschlussleiterbahnstücke vorgesehen, die zu einem späteren Zeitpunkt wieder abgeätzt werden. Diese Kurzschlussleiterbahnstücke verbinden elektrisch sämtliche Metallbahnen 7 eines Trägerstreifens 22 und können gemeinsam an eine Kathode eines Galvanikbades angeschlossen werden, sodass sich das Anodenmaterial auf den Metallbahnen 7 abscheidet. Nach dem Abscheideprozess müssen diese Kurzschlussleiterbahnstücke entfernt, was einen zusätzlichen photolithographischen oder auch einen zusätzlichen Abtragsschritt mittels eines Lasers erfordert.
Bei einem alternativen Verfahren kann das vermieden werden, indem das Abkanten und Trennen der Metallbahnen 7, die sich über die Durchgangsöffnungen 23 des Trägerstreifens 22 erstrecken, erst vorgenommen wird, wenn bereits die Bereiche der Metallbahnen 7 gegenüber den normalen Leiterbahnen der Metallstruktur durch galvanisches Abscheiden verstärkt wur- den. In diesem Fall entfällt das Vorsehen von Kurzschlussleiterbahnen auf der Oberseite 5 des Trägerstreifens 22 zwischen den Metallbahnen, da sie noch zusammenhängen. Jedoch sind dann Kurzschlussleiterbahnen zwischen den Außenkontaktflächen 17 erforderlich, die später zu entfernen sind.
Figur 11 zeigt einen schematischen Querschnitt durch den Trä- gerstreifen 22 gemäß Figur 10. Durch das Abscheiden der Metallbeschichtung 11 auf den abgewinkelten Metallbahnen 7 bei gleichzeitigem Schutz der Metallstruktur 4 durch die Schutzschicht 32 auf der Oberseite 5 des Trägerstreifens 22 werden die Metallbahnen 7 derart verstärkt, dass sie formstabile Flachleiteraußenkontakte 12 einer Länge 1 bilden.
Figur 12 zeigt eine schematische Draufsicht auf den Träger- streifeή 22 der Figur 10 nach einem Auftrennen desselben in einzelne Kopplungssubstrate 3.
Figur 13 zeigt einen schematischen Querschnitt durch drei einzelne Kopplungssubstrate 3 gemäß Figur 12. Mit diesem Kopplungssubstrat 3 können nun beliebige Stapel aus unterschiedlichen Halbleiterbauteilen zusammengebaut werden, wobei zwischen den Halbleiterbauteilen jeweils ein derartiges Kopplungssubstrat 3 vorzusehen ist.
Figur 14 zeigt einen schematischen Querschnitt durch ein Halbleiterbasisbauteil 26 für einen Halbleiterstapel mit Kopplungssubstrat 3. Das Kopplungssubstrat 3 bildet hier die Oberseite des Halbleiterbasisbauteils 26 und weist die gleiche Struktur auf, die schon in Figur 1 gezeigt wurde. Das Halbleiterbasisbauteil 26 weist darüber hinaus ein Verdrahtungssubstrat 14 mit einer Oberseite 13 auf, die Kontaktan- schlussflächen 29 in Randbereichen 30 und 31 aufweist. Auf diesen Kontaktanschlussflächen 29 ist das Kopplungssubstrat 3 mit seinen Flachleiteraußenkontakten 12 aufgelötet. Unter dem Kopplungssubstrat 3 ist bei diesem Halbleiterbasisbauteil 26 ein in eine Kunststoffmasse 35 eingebettetes Halbleiterchip 28 angeordnet. Dieser Halbleiterchip kann auch ein Halbleiterchip in Flip-Chip-Technik mit und ohne umgebende Kunst- stoffmasse sein. Der Halbleiterchip 28 ist mit dem Verdrah- tungssubstrat 14 über Bondverbindungen 36 elektrisch verbunden.
Auf der Unterseite 27 des Verdrahtungssubstrats 14 sind Außenkontakte 15 auf Außenkontaktflächen 34 in Form von Lotbäl- len angeordnet. Diese Außenkontakte 15 stehen über Durchkontakte 37 sowohl mit den Kontaktflächen 38 des Halbleiterchips 28, als auch mit den Flachleiteraußenkontakten 12 des Kopplungssubstrats 3 elektrisch in Verbindung. Auf dieses Halbleiterbasisbauteil 26 können aufgrund des erfindungsgemäßen Kopplungssubstrats 3 oberflächenmontierbare Halbleiterbauteile mit unterschiedlichen Anordnungsmustern ihrer Außenkontakte angeordnet werden.
Figur 15 zeigt einen schematischen Querschnitt durch einen Halbleiterstapel 25 mit einem Kopplungssubstrat 3. Der Halbleiterstapel 25 weist ein Halbleiterbasisbauteil 26 auf, wie es bereits in Figur 14 gezeigt wird, und auf den Außenkontaktflächen 17 des Kopplungssubstrates 3 ist ein gestapeltes Halbleiterbauteil 39, das einen internen Halbleiterchipstapel 40 aufweist, angeordnet. Dieser interne Halbleiterchipstapel 40 ist über Bondverbindungen 41 und 42 mit den Außenkontakten 16 des gestapelten Halbleiterbauteils 39 verbunden. Der interne Halbleiterchipstapel 40 mit den Bondverbindungen 41 und 42 ist in eine Kunststoffmasse 43 eines Kunststoffgehäuses 44 eingebettet. Das Kopplungssubstrat 3 verbindet somit die Kontaktflächen 38, 44, und 47 von drei Halbleiterchips 28, 48, und 49, und ermöglicht, dass die Außenkontakte 16 des gestapelten Halbleiterbauteil 39 als oberes Halbleiterbauteil 2 des Halbleiterbauteilstapels 39 über Außenkontaktflächen 17 des Kopplungssubstrats 3 mit Außenkontakten 15 des unteren Halbleiterbauteils 1 über die Flachleiteraußenkontakte 12 des Kopplungssubstrats 3 miteinander kommunizieren.

Claims

Patentansprüche
1. Kopplungssubstrat für Halbleiterbauteile (1, 2) mit einer strukturierten Metallschicht (4) auf einer Oberseite (5) eines isolierenden Trägers (6), wobei Metallbahnen (7) der strukturierten Metallschicht (4) über die Seitenkanten (8, 9) des Trägers (6) hinausragen und rechtwinklig zur Oberseite (5) in Richtung auf die Unterseite (10) des Trägers (6) abgewinkelt sind und über die Un- terseite (10) hinausragen, wobei die Metallbahnen (7) eine Metallbeschichtung (11) aufweisen und mit der Metallbeschichtung (11) eine derartige Dicke (D) des Querschnitts aufweisen, dass sie formstabile Flachleiteraußenkontakte (12) des Kopplungssubstrats (3) sind, über welche eine elektrische Kopplung des Kopplungssubstrats (3) mit einem Halbleiterbauteil (1), das unter dem Kopplungssubstrat (3) und innerhalb der Flachleiteraußenkontakte (12) angeordnet ist, besteht.
2. Kopplungssubstrat nach Anspruch 1, dadurch gekennzeichnet, dass die Flachleiteraußenkontakte (12) des Kopplungssubstrats (3) und das Halbleiterbauteil (1) auf einer Oberseite (13) eines Verdrahtungssubstrats (14) angeordnet sind.
3. Kopplungssubstrat nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass das Kopplungssubstrat (3) auf der Unterseite (10) des isolierenden Trägers (6) eine Verdrahtungsstruktur auf- weist, die ein Halbleiterchip trägt.
4. KopplungsSubstrat nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (1) ein Halbleiterchip mit Flipchip-Kontakten ist.
5. Kopplungssubstrat nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (1, 2) ein Halbleiterbauteil (1, 2) mit oberflächenmontierbaren Außenkontakten (15, 16) aufweist.
6. Kopplungssubstrat nach einem der vorhergehenden Ansprüche, ' dadurch gekennzeichnet, dass das Kopplungssubstrat (3) auf seiner Oberseite (5) Außenkontaktflächen (17) aufweist, die von einer Lötstoppschicht (18) umgeben sind, und ein Anordnungsmuster (19) für Außenkontakte (16) eines zu stapelnden Halbleiterbauteils (2) aufweisen.
7. Kopplungssubstrat nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Flachleiteraußenkontakte (12) des Kopplungssubstrats (3) über Leiterbahnen (20) der strukturierten Metallschicht (4) mit Außenkontaktflächen (17) auf der Oberseite (5) des Kopplungssubstrats (3) elektrisch in Verbindung stehen.
8. Kopplungssubstratstreifen mit in Zeilen und/oder Spalten angeordneten Kopplungssubstratpositionen (21) , mit einer strukturierten Metallschicht (4) auf einer Oberseite (5) eines isolierenden Trägerstreifens (22), wobei Metall- bahnen (7) der strukturierten Metallschicht (4) sich teilweise über Durchgangsöffnungen (23) in Seitenbereichen der Kopplungssubstratpositionen (21) erstrecken und rechtwinklig zur Oberseite (5) des Trägerstreifens (22) in Richtung auf die Unterseite (10) abgewinkelt sind und über die Unterseite (10) hinausragen, wobei die Metallbahnen (7) eine Metallbeschichtung (11) aufweisen und mit der Metallbeschichtung (11) eine derartige Dicke (D) des Querschnitts aufweisen, dass sie formstabile Flach- leiteraußenkontakte (12) des Kopplungssubstratstreifens (24) an den Seitenrändern der Kopplungssubstratpositionen (21) sind.
9. Kopplungssubstratstreifen nach Anspruch 8, dadurch gekennzeichnet, dass der Kopplungssubstratstreifen (24) in den Kopplungssubstratpositionen (21) auf seiner Oberseite (5) Außenkontaktflächen (17) aufweist, die von einer Lötstoppschicht (18) umgeben sind und ein Anordnungsmuster (19) für Au- ßenkontakte (16) eines zu stapelnden Halbleiterbauteils (2) aufweist.
10. Kopplungssubstratstreifen nach Anspruch 8 oder Anspruch 9 , dadurch gekennzeichnet, dass die Flachleiteraußenkontakte (12) des Kopplungssubstrats (3) über Leiterbahnen (20) der strukturierten Metallschicht (4) mit Außenkontaktflächen (17) auf der Oberseite (5) des Kopplungssubstrats (3) in Verbindung ste- hen.
11. Kopplungssubstratstreifen nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass der Kopplungssubstratstreifen (24) auf der Unterseite (10) des isolierenden Trägerstreifens (22) in den Kopplungssubstratpositionen (21) Verdrahtungsstrukturen auf- weist, die Halbleiterchips tragen.
12. Kopplungssubstratstreifen nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass der Kopplungssubstratstreifen (24) in den Kopplungssubstratpositionen (21) auf seiner Unterseite (10) Halbleiterbauteile mit oberflächenmontierbaren Außenkontakten aufweist.
13. Kopplungssubstratstreifen nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, dass der Kopplungssubstratstreifen (24) in den Kopplungssubstratpositionen (21) auf seiner Unterseite (10) Halblei- terchips mit Flipchip-Kontakten aufweist.
14. Halbleitermodul mit einem Halbleiterbasisbauteil (26), das ein Verdrahtungssubstrat (14) mit Außenkontakten (15) des Halbleiterstapels (25) auf seiner Unterseite (27) und mit einer Verdrahtungsstruktur mit einem Halbleiterchip (28) auf seiner Oberseite (13) und mit Kontaktanschlussflächen (29) auf Randbereichen (30, 31) der Oberseite (13) , wobei auf den Kontaktanschlussflächen (29) ein Kopplungssubstrat (3) mit seinen Flachleiterau- ßenkontakten (12) angeschlossen ist, dass auf seiner 0- berseite (5) Außenkontaktflächen (17) für ein gestapeltes Halbleiterbauteil (2) aufweist.
15. Halbleiterbasisbauteil mit einem Kopplungssubstrat (3), wobei das Kopplungssubstrat (3) Außenkontaktflächen (15) für ein zu stapelndes Halbleiterbauteil (2) auf seiner Oberseite (5) aufweist, und auf seiner Unterseite (10) eine Verdrahtungsstruktur trägt, die mit einem Halbleiterchip elektrisch verbunden ist, und über Durchkontakte und Verdrahtungsleitungen mit den Außenkontaktflächen (17) elektrisch in Verbindung steht, wobei Metallbahnen (7) von den Außenkontaktflächen (17) über die Seitenkan- ten (8, 9) des Kopplungssubstrats (3) hinausragen und rechtwinklig zur Oberseite (5) in Richtung auf die Unterseite (10) des Kopplungssubstrats (3) abgewinkelt sind und über die Unterseite (10) hinausragen, wobei die Metallbahnen (7) eine Metallbeschichtung (11) aufweisen und mit der Metallbeschichtung (11) eine derartige Dicke (D) des Querschnitts aufweisen, dass sie formstabile Flachleiteraußenkontakte (12) des Halbleitermoduls (25) sind.
16. Verfahren zur Herstellung eines Kopplungssubstratstreifens (24) mit mehreren Kopplungssubstratpositionen (21) für Halbleiterbauteile (1, 2) mit einer strukturierten Metallschicht (4) auf einer Oberseite (5) eines isolierenden Trägerstreifens (22) und Metallbahnen (7) der strukturierten Metallschicht (4), die abgewinkelt über Seitenbereiche der Kopplungssubstratpositionen (21) des Trägerstreifens (22) hinausragen und eine formstabile Dickenverstärkung zur Bildung von Flachleiteraußenkon- takten (12) der Kopplungssubstrate (3) des Kopplungssub- stratstreifens (24) aufweisen, wobei das Verfahren nachfolgende Verfahrensschritte aufweist: Herstellen eines isolierenden Trägerstreifens (22) mit mehreren Kopplungssubstratpositionen (21) ; Einbringen von Durchgangsöffnungen (23) in den Trägerstreifen (22) in Randbereichen der Kopplungssubstratpositionen, wobei die Breite (b) der Durchgangsöffnungen (23) mindestens der doppelten Länge (1) der zu bildenden Flachleiteraußenkontakte (12) aufweist; Aufbringen einer Metallschicht auf den Trägerstreifen (22) unter Abdecken der Breite (b) der Durchgangsöffnungen (23) ; - Strukturieren der Metallschicht (4) unter Bilden von Außenkontaktflächen (17) auf der Oberseite (5) des isolierenden Trägerstreifens (22) und Metallbahnen (7) , welche die Breite (b) der Durchgangsöffnungen (23) überspannen und in der Mitte der Durchgangsöffnungen (23) getrennt sind, sowie Leiterbahnen (20), welche die Metallbahnen (7) mit den Außenkontaktflächen (17) elektrisch verbinden, und Kurzschlussleiterbahnstücken, welche die Metallbahnen (7) des Trägerstreifens (22) kurzschließen; - Abwinkein der Metallbahnen (7) in den Durchgangsöffnungen (23) in Richtung auf die Unterseite (10) des Trägerstreifens (22) ; Abdecken der Metallstruktur mit einer Schutzschicht (32) auf der Oberseite (5) des Trägerstreifens (22) unter Freilassung der Metallbahnen (7); Aufbringen einer dicken verstärkenden Metallbeschichtung (11) auf die Metallbahnen (7) unter Bilden von formstabilen Flachleiteraußenkontakten (12); - Entfernen der Schutzschicht (32) unter Freilegen der Kurzschlussleiterbahnstücke und Entfernen der Kurzschlussleiterbahnenstücke; Entfernen der Schutzschicht (32) unter Freilegen der Außenkontaktflächen (17) .
17. Verfahren nach Anspruch 16, dadurch gekennzeich et, dass das Einbringen von Durchgangsöffnungen (23) in den Trägerstreifen (22) mittels Stanztechnik erfolgt.
18. Verfahren nach Anspruch 16 oder Anspruch 17, dadurch gekennzeichnet, dass das Aufbringen einer Metallschicht (4) auf den Trägerstreifen (22) mittels Aufkleben einer Metallfolie (33) erfolgt.
19. Verfahren nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, dass das Strukturieren der Metallschicht (4) mittels Fotolacktechnik erfolgt.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass der Fotolack für den Strukturierungsschritt auch als Lötstoppschicht (18) eingesetzt wird.
21. Verfahren nach einem der Ansprüche 16 bis 20, dadurch geken zeichnet, dass das Abwinkein der Metallbahnen (7) mittels Abkantwerkzeugen erfolgt.
22. Verfahren nach einem der Ansprüche 16 bis 21, dadurch gekennzeichnet, dass zum Aufbringen einer Metallbeschichtung (11) auf die Metallbahnen (7) des Trägerstreifens (22) in ein Galvanik- bad getaucht und die Metallbahnen (7) über die Kurzschlussleiterbahnstücke mit einer Gleichstromelektrode des Galvanikbads verbunden werden.
23. Verfahren nach einem der Ansprüche 16 bis 22, dadurch gekennzeichnet, dass das vor dem Entfernen der Schutzschicht (32) unter Freilegen der Kurzschlussleiterbahnstücke eine strukturierte Fotolackschicht unter Freilassen der Kurzschlussleiter- bahnenstücke aufgebracht wird, die dann ätztechnisch entfernt werden.
24. Verfahren nach einem der Ansprüche 16 bis 23, dadurch gekennzeichnet, dass mit einem weiteren Fotolackschritt unter Einsatz von Polyamid, die Außenkontaktflächen (17) freigelegt werden.
25. Verfahren zur Herstellung eines Kopplungssubstrats (3) das nachfolgende Verfahrensschritte aufweist: - Herstellen eines Kopplungssubstratstreifens (24) gemäß einem der Ansprüche 16 bis 23, und Auftrennen des Kopplungssubstratstreifens (24) entlang der Zeilen und/oder der Spalten des Kopplungssubstratstreifens (24) zu einzelnen Kopplungssub- strafen (3) .
26. Verfahren zur Herstellung eines Halbleiterbasisbauteils (26) für einen Stapel aus Halbleiterbauteilen (1, 2) , das nachfolgende Verfahrensschritte aufweist: - Herstellen eines Kopplungssubstrats (3) gemäß Anspruch 24; Herstellen eines Verdrahtungssubstrats (14) mit einem Halbleiterchip (28) auf seiner Oberseite (13) und Kontaktanschlussflächen (29) auf Randbereichen (30, 31) seiner Oberseite (13) sowie Außenkontaktflächen (34) mit Außenkontakten (15) auf seiner Unterseite (10) ; Aufbringen des Kopplungssubstrats (3) auf das Verdrahtungssubstrat (14) unter Auflöten der Flachleiteraußenkontakte (12) des Kopplungssubstrats (3) auf die Kontaktanschlussflächen (29) des Verdrahtungssubstrats (14) .
27. Verfahren zur Herstellung eines Halbleitermoduls (25) mit gestapelten Halbleiterbauteilen (2, 39) , das nachfolgende Verfahrensschritte aufweist: Herstellen eines Halbleiterbasisbauteils (26) gemäß Anspruch 25, und Auflöten eines Halbleiterbauteils (2) mit seinen Außenkontakten (16) auf die Außenkontaktflächen (17) des Kopplungssubstrats (3) des Halbleiterbasisbauteils (26) .
PCT/DE2005/000468 2004-03-16 2005-03-15 Kopplungssubstrat für halbleiterbauteile und verfahren zur herstellung desselben WO2005091365A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/522,518 US7663223B2 (en) 2004-03-16 2006-09-18 Coupling substrate for semiconductor components and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004012979.7 2004-03-16
DE102004012979A DE102004012979B4 (de) 2004-03-16 2004-03-16 Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/522,518 Continuation US7663223B2 (en) 2004-03-16 2006-09-18 Coupling substrate for semiconductor components and method for producing the same

Publications (2)

Publication Number Publication Date
WO2005091365A2 true WO2005091365A2 (de) 2005-09-29
WO2005091365A3 WO2005091365A3 (de) 2006-03-16

Family

ID=34965470

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/000468 WO2005091365A2 (de) 2004-03-16 2005-03-15 Kopplungssubstrat für halbleiterbauteile und verfahren zur herstellung desselben

Country Status (3)

Country Link
US (1) US7663223B2 (de)
DE (1) DE102004012979B4 (de)
WO (1) WO2005091365A2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5291864B2 (ja) * 2006-02-21 2013-09-18 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置の製造方法およびｄｃ／ｄｃコンバータ用半導体装置
JP5452273B2 (ja) * 2010-02-15 2014-03-26 オリンパス株式会社 半導体装置
US10796986B2 (en) * 2016-03-21 2020-10-06 Infineon Technologies Ag Leadframe leads having fully plated end faces

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4953005A (en) * 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US6084780A (en) * 1996-02-06 2000-07-04 Kabushiki Kaisha Toshiba Printed circuit board with high electronic component density
US6359236B1 (en) * 1992-07-24 2002-03-19 Tessera, Inc. Mounting component with leads having polymeric strips
US20030020154A1 (en) * 2000-09-05 2003-01-30 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
US20030111736A1 (en) * 2001-12-14 2003-06-19 Roeters Glen E. Csp chip stack with flex circuit
US20030221313A1 (en) * 2001-01-26 2003-12-04 Gann Keith D. Method for making stacked integrated circuits (ICs) using prepackaged parts

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870476A (en) * 1986-02-13 1989-09-26 Vtc Incorporated Integrated circuit packaging process and structure
TW212261B (en) * 1992-03-09 1993-09-01 Matsushita Electric Ind Co Ltd Electronic circuit device and manufacturing method
JPH06244231A (ja) * 1993-02-01 1994-09-02 Motorola Inc 気密半導体デバイスおよびその製造方法
JPH09260538A (ja) * 1996-03-27 1997-10-03 Miyazaki Oki Electric Co Ltd 樹脂封止型半導体装置及び製造方法とその実装構造
CN1124644C (zh) * 1996-10-17 2003-10-15 精工爱普生株式会社 半导体器件及其制造方法、电路基板和薄膜载带
KR100396925B1 (ko) * 1999-03-11 2003-09-03 세이코 엡슨 가부시키가이샤 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기
US6545868B1 (en) * 2000-03-13 2003-04-08 Legacy Electronics, Inc. Electronic module having canopy-type carriers
JP3377001B2 (ja) * 2000-08-31 2003-02-17 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002305284A (ja) * 2001-02-05 2002-10-18 Mitsubishi Electric Corp 半導体装置積層構造体
JP3678158B2 (ja) * 2001-03-14 2005-08-03 株式会社村田製作所 モジュール基板の実装構造
JP3537417B2 (ja) * 2001-12-25 2004-06-14 株式会社東芝 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4953005A (en) * 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US6359236B1 (en) * 1992-07-24 2002-03-19 Tessera, Inc. Mounting component with leads having polymeric strips
US6084780A (en) * 1996-02-06 2000-07-04 Kabushiki Kaisha Toshiba Printed circuit board with high electronic component density
US20030020154A1 (en) * 2000-09-05 2003-01-30 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
US20030221313A1 (en) * 2001-01-26 2003-12-04 Gann Keith D. Method for making stacked integrated circuits (ICs) using prepackaged parts
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
US20030111736A1 (en) * 2001-12-14 2003-06-19 Roeters Glen E. Csp chip stack with flex circuit

Also Published As

Publication number Publication date
DE102004012979B4 (de) 2009-05-20
US7663223B2 (en) 2010-02-16
US20070102807A1 (en) 2007-05-10
DE102004012979A1 (de) 2005-10-13
WO2005091365A3 (de) 2006-03-16

Similar Documents

Publication Publication Date Title
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE10352946B4 (de) Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
DE2554965C2 (de)
DE102014119230B4 (de) Gerät mit vorstehenden kontakthöckerpads für bond-auf-leitungs-prozessierung und verfahren
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE69508835T2 (de) Dreidimensionale Verbindung von Gehäusen elektronischer Bausteine wobei gedruckte Schaltungen angewendet werden
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE2911620C2 (de) Verfahren zum Herstellen von leitenden durchgehenden Bohrungen in Schaltungsplatten
WO2005109499A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
DE3812021A1 (de) Flexible schaltung mit anschlussorganen und verfahren zu ihrer herstellung
DE10148042A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
EP2452546A1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbreichen bestehenden leiterplatte sowie leiterplatte
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
EP2724597A2 (de) Elektronische baugruppe und verfahren zu deren herstellung
DE102019202715A1 (de) Folienbasiertes package mit distanzausgleich
DE4134172A1 (de) Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung
DE69318937T2 (de) Mehrschicht Leiterrahmen für eine Halbleiteranordnung
DE3343367A1 (de) Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
EP0710432B1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
WO2005091365A2 (de) Kopplungssubstrat für halbleiterbauteile und verfahren zur herstellung desselben
DE3931551C2 (de) Verfahren zum Herstellen eines Substrates
DE102013103578B4 (de) Gehäuseanordnung und Verfahren zum Herstellen derselben
DE10333840B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
WO2009019190A1 (de) Federkontaktierung von elektrischen kontaktflächen eines elektronischen bauteils

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11522518

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11522518

Country of ref document: US