CN101689482A - 使用介电积层的激光辅助蚀刻法提供经布图处理的内嵌导电层的方法 - Google Patents

使用介电积层的激光辅助蚀刻法提供经布图处理的内嵌导电层的方法 Download PDF

Info

Publication number
CN101689482A
CN101689482A CN200880022309A CN200880022309A CN101689482A CN 101689482 A CN101689482 A CN 101689482A CN 200880022309 A CN200880022309 A CN 200880022309A CN 200880022309 A CN200880022309 A CN 200880022309A CN 101689482 A CN101689482 A CN 101689482A
Authority
CN
China
Prior art keywords
laser
lamination
laser radiation
layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880022309A
Other languages
English (en)
Other versions
CN101689482B (zh
Inventor
李永刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101689482A publication Critical patent/CN101689482A/zh
Application granted granted Critical
Publication of CN101689482B publication Critical patent/CN101689482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2014—Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
    • G03F7/2016—Contact mask being integral part of the photosensitive element and subject to destructive removal during post-exposure processing
    • G03F7/202—Masking pattern being obtained by thermal means, e.g. laser ablation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laser Beam Processing (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一种提供经布图处理的导电层的方法。该方法包括：提供包含绝缘材料的积层；根据所要提供的经布图处理的导电层的预定图案对积层的选定部分进行激光照射，该激光照射包括使用具有比绝缘材料中至少一部分化学键的键能更高的光子能以形成与预定图案相对应的积层的预定激光削弱部分；去除积层的激光削弱部分以形成与预定图案对应的凹槽；并用导电材料填充这些凹槽以形成经布图处理的导电层。

Description

使用介电积层的激光辅助蚀刻法提供经布图处理的内嵌导电层的方法
领域
本发明的实施例总地涉及对诸如用于高I/O密度衬底等用于微电子器件的导电层进行布图处理的领域。
背景
对诸如高I/O密度衬底的导电层进行布图处理的传统工艺一般涉及例如通过层压提供初始介电层，随后进行基于平版印刷的半添加工艺。此类工艺一般涉及无电籽晶层镀膜、干膜抗蚀层压、曝光、显影、电解金属镀膜和干膜抗蚀剥离。所得到的经布图处理的导电金属层可位于积层的顶部。
不利的是，现有技术对导电层进行布图处理的方法不能很好地适用于为下一代器件考虑的日益缩小的特征尺寸和日益增长的I/O密度。具体地，对导电层进行布图处理的现有技术方法难以应用于大约10微米或更小的线路和空间特征。另外，此类方法一般需要大量的处理步骤，因此需要较长的生产时间。
现有技术无法以节约成本的、便利和可靠的方法提供内嵌在介电材料中的经布图处理的导电层。
附图简述
图1a-1c示出激光照射的三个实施例；
图2示出根据一个实施例的包含激光削弱部分的积层；
图3示出根据一个实施例的其上包含经布图处理的导电层的积层；
图4示出图3的积层和经布图处理的导电层的组合结构，该结构另外包括位于经布图处理的导电层的凹槽内的导电材料。
为了说明的简洁和清晰，附图中的部件不一定是按比例绘制的。例如，为了清楚，将一些部件的尺寸相对于其它部件放大。在认为合适时，各附图中的附图标记被重复以指示相应或类似的部件。
详细说明
在下面的详细说明中描述一种提供经布图处理的导电层的方法。参照附图，附图以示例方式示出本发明可应用于其中的一些具体实施例。要理解可存在其它实施例并可作出其它结构变化而不脱离本发明的范围和精神。
本文中使用的术语“在……上”、“在……之上”、“在……之下”和“毗邻”表示一个部件相对于另一部件的位置。如此，在第二部件上、在第二部件之上或在第二部件之下的第一部件可与第二部件直接接触或包括一个或多个居间部件。另外，设置在第二部件近旁或毗邻第二部件的第一部件可与第二部件直接接触或包含一个或多个居间部件。另外，在下面的说明中，图和/或部件可能以择一的方式表示。在这种情形下，例如当说明书提到图X/Y示出部件A/B时，意思就是图X示出部件A而图Y示出部件B。另外，本文中使用的“层”可指由一种材料制成的层、由多种成分的混合物制成的层、由各个子层构成的层，而每个子层也具有与前述的层相同的定义。
在本文中结合图1a-3描述本实施例和其它实施例的各个方面。然而，这些附图不应当认为构成限制，由于其旨在便于理解和说明。
首先参见图1a-1c，所示实施例包括根据预定图案激光照射选择的积层部分。积层可包括任何一种公知的介电材料，例如基于环氧树脂的介电材料(例如玻璃纤维补强的环氧树脂)、玻璃纤维补强聚酰亚胺或双马来酰亚胺-三嗪(BT)，仅列举一二。根据这些实施例的对积层激光照射的预定图案对应于拟在积层中设置的经布图处理的导电层的预定图案。在本说明书中，“经布图处理的导电层”意指在其横截面侧视图中确定包含一种或多种导电材料的多个层组件。因此，根据各个实施例，经布图处理的导电层可以例如一方面涵盖导电金属化层(包括迹线、焊点和基准但不包括通路)，另一方面涵盖内嵌在积层中的一层导电通路。根据这些实施例的经布图处理的导电层可根据场合需要而包括单种导电材料或多种导电材料。
仍旧参见图1a-1c，积层10可在其选定部分12接受激光照射(如图1a-1c中的虚线所示)，这些选定部分具有拟提供的经布图处理的导电层的图案。激光照射可使用如图所示发出激光束16的激光源或设备14实现。根据一些实施例可选择激光源以使其产生的激光束的光子能高于存在于积层10的绝缘材料中的至少一部分化学键的键能。如此，则激光束可以破坏这些化学键以形成进一步结合图2所描述的激光削弱区。选定部分的激光照射可以以任何一种公知方式实现。例如参见图1a，根据一个实施例，激光照射可包括在积层10上提供接触掩模8并使用激光束16透过接触掩模18对积层10进行激光照射。接下来参见图1b，激光照射可包括在在积层10之上一定距离的位置提供投影掩模20并透过投影掩模对积层10进行激光照射。激光照射可通过图1b所示的已知投影光学器件17加以辅助。接着参见图1c，激光照射可包括通过直接激光成像器22使用直接激光成像法，直接激光成像器22使用激光束16在选定部分12照射积层10。
根据一个实施例，激光源14发射的光子能能级在大约2.00eV和7.00eV之间，较佳地在大约2.25eV和大约3.65eV之间，以破坏在积层10的绝缘材料中存在的至少一部分化学键。为了使激光源14不是烧蚀而是仅仅削弱绝缘材料，激光源的平均激光流量可以在小于或等于大约0.5J/cm2。激光束16可具有从短可见区至深UV区的波长(大约550nm至大约150nm)。激光设备可包括波长大分别约为532nm和约355nm的二次和三次谐波Nd:YAG或钒酸盐激光器。或者，激光设备可包括波长分别约为527nm和约351nm二次和三次谐波Nd:YLF激光设备、或具有大约354nm波长的XeCl准分子激光设备或具有大约308nm波长的XeF准分子激光设备。根据各个实施例，前面提到的准分子激光设备因其高脉冲能量(大约100兆焦至大约2焦耳)是优选的。
上面列出的积层10绝缘材料中的化学键的大部分键能在大约1eV至大约10eV的范围内。在用例如光束16的激光束照射后，选定部分12中的键合原子会吸收光子，并受激至较高的能级。如果光子能高于键能，则吸收了光子能的原子会破坏键合原子的化学键。因激光照射引起的破裂键的分数取决于光子吸收横截面、局部光子强度和流量。包含光子能量选择在内的激光照射参数可以根据一个实施例加以选择以便获得积层10的绝缘材料吸收激光束16的预定深度。激光穿透的深度在包括图1a-1c在内的附图中以尺寸D表示。根据各个实施例，需要将激光光子吸收进积层以便将选定部分12削弱至深度D。根据一较佳实施例，深度D可大约为5-15微米。
接下去参见图2，对所选部分12的激光照射导致在积层10上产生预定的激光削弱部分24。如图2所示，根据各个实施例，对积层10的激光照射不是烧蚀选定部分12的所有材料(见图1a-1c)，而是破坏这些选定部分中的至少一部分化学键以形成激光削弱部分24。激光削弱部分的特征尤其包括：其侵蚀速度快于在相同侵蚀化学反应和侵蚀工艺参数的条件下积层原始材料的侵蚀速度。
接下来参见图3，所示实施例包括去除激光削弱部分24以形成多个凹槽26，这些凹槽展示出与所要提供的经布图处理的导电层的预定图案相对应的内嵌图案。根据一个实施例的去除可以包括蚀刻，例如使用通常用于在激光钻凿后对激光钻凿通路开孔进行表面去垢的公知表面去垢溶液和表面去垢工艺参数的其中一者进行蚀刻。这种表面去垢溶液的一个例子包括高锰酸盐试剂。可以对蚀刻溶液加以选择以便几乎不蚀去原始积层材料，但在激光削弱部分上蚀去的量多得多，由于在这些部分中的化学键被削弱了。
接着参见图4，所示实施例包括用导电材料27填充凹槽26以形成经布图处理的导电层28。根据一个实施例，填充在最初可以是用无电镀膜形成的铜籽晶层填充凹槽26的表面，并随后使用电解铜镀在无电镀铜籽晶层的顶上进行镀覆。此后，可使用诸如CMP等机械抛光法将铜限制在凹槽区域。对凹槽予以金属化的其它方法也属于本领域技术人员的常识。图4所示实施例中，经布图处理的导电层27包括导电金属化层(以横截面示出)。
尽管图4所示实施例的经布图处理的导电层仅示出如之前所定义的导电金属层，然而实施例不局限于此，其范围包括如上所述包含多个导电通路的经布图处理的导电层。通路根据场合需要可以是盲孔或通孔。因此，在这种情形下，可以选择激光照射以便将积层材料削弱至一个大于与导电金属化布图层相关联的深度的深度。
较佳地，各个实施例提供一种提供诸如导电金属化层或导电通路层等经布图处理的导电层的方法，这种方法不使用包括干膜抗蚀剂层压、曝光、显影和剥离在内的平版印刷术，而是用仅仅要求激光照射和化学蚀刻的工艺来代替平板印刷工艺流程。另外，所给出的实施例较佳地在积层中产生内嵌的金属特征(metal features)，这允许实现比现有技术工艺更细的线路和空间，例如低于大约10微米的细线路和空间特征。另外，各个实施例较为有利地提供要求比单纯激光烧蚀工艺低得多的激光强度和流量(根据积层材料要低上大约2-10倍)，这个优点就等同于在给定同样激光预算情况下能够覆盖大得多的面积。另外，根据一个实施例的对激光削弱部分进行的化学蚀刻也可较为有利地充当对积层表面的表面清扫和粗糙化过程，这是现有技术所需要的工艺。因此，各个实施例相比现有技术不增加处理步骤，而是减少了处理步骤。另外，各个实施例较为有利地可以用来对通路以及线路和空间特征进行布图处理，相比现有技术的激光通路和平版印刷布图处理工艺而言，对位精度得到改善。现有技术积层工艺的一个问题是激光钻凿的通路对位和平版印刷特征对位彼此影响，其中激光对位是积层对位的约束因素。这种约束可以通过对通路和导电布图两者使用统一的布图处理技术得到克服。
已通过示例而非限制地对上文描述的各实施例进行了说明。尽管已对本发明的详细实施例作了如此说明，然而要理解由所附权利要求书定义的本发明不受前面说明中所述具体细节的限制，由于可不脱离本发明的精神和范围地对其作出许多改变。

Claims (20)

1.一种提供经布图处理的导电层的方法，包括：
提供包含绝缘材料的积层；
根据拟设置的经布图处理的导电层的预定图案对所述积层的选定部分进行激光照射，所述激光照射包括使用光子能高于所述绝缘材料中至少一部分化学键的键能的激光束根据所述预定图案形成所述积层的预定激光削弱部分；
去除所述积层的所述激光削弱部分，形成根据所述预定图案的凹槽；
用导电材料填充所述凹槽，形成所述经布图处理的导电层。
2.如权利要求1所述的方法，其特征在于，所述激光照射包括使用光子能在大约2.00eV至大约7.00eV之间的激光源。
3.如权利要求1所述的方法，其特征在于，所述激光照射包括使用平均激光流量小于或等于约0.5J/cm2的激光源。
4.如权利要求1所述的方法，其特征在于，所述激光照射包括使用波长在大约150nm和大约550nm之间的激光源。
5.如权利要求1所述的方法，其特征在于，所述激光照射包括使用波长分别为约532nm和约355nm的二次和三次谐波Nd:YAG或钒酸盐激光设备。
6.如权利要求1所述的方法，其特征在于，所述激光照射包括使用波长分别为约527nm和约351nm的二次和三次谐波Nd:YLF激光设备。
7.如权利要求1所述的方法，其特征在于，所述激光照射包括使用具有约354nm波长的XeCl准分子激光设备或具有约308nm波长的XeF准分子激光设备。
8.如权利要求1所述的方法，其特征在于，选择所述绝缘材料和所述激光束以便获得所述激光束被所述绝缘材料吸收的预定深度。
9.如权利要求8所述的方法，其特征在于，所述经布图处理的导电层的深度大约为5-15微米。
10.如权利要求1所述的方法，其特征在于，所述激光照射包括：
在所述积层上提供接触掩模；以及
透过所述接触掩模对所述积层进行激光照射以对所述积层的选定部分进行激光照射。
11.如权利要求1所述的方法，其特征在于，所述激光照射包括：
在所述积层上提供投影掩模；以及
透过所述投影掩模对所述积层进行激光照射以对所述积层的选定部分进行激光照射。
12.如权利要求1所述的方法，其特征在于，所述激光照射包括：使用激光直接成像法对所述积层的选定部分进行激光照射。
13.如权利要求1所述的方法，其特征在于，所述去除包括蚀刻所述激光削弱部分。
14.如权利要求12所述的方法，其特征在于，所述蚀刻包括使用高锰酸盐试剂。
15.如权利要求1所述的方法，其特征在于，所述填充包括：在所述积层上和在所述凹槽中提供无电镀膜形成的导电籽晶层；在所述无电镀膜形成的籽晶层上提供电解电镀形成的导电层；并对所述电解电镀形成的导电层进行机械抛光。
16.如权利要求1所述的方法，其特征在于，所述积层包括基于环氧树脂的介电材料、玻璃纤维补强聚酰亚胺或双马来酰亚胺-三嗪(BT)之一。
17.如权利要求15所述的方法，其特征在于，所述积层包括玻璃纤维补强环氧树脂。
18.如权利要求1所述的方法，其特征在于，所述导电材料包括铜。
19.如权利要求1所述的方法，其特征在于，所述经布图处理的导电层包括导电金属化层。
20.如权利要求1所述的方法，其特征在于，所述经布图处理的导电层包括导电通路层。
CN2008800223093A 2007-06-29 2008-06-25 一种提供经布图处理的内嵌导电层的方法 Active CN101689482B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/771,428 US20090004403A1 (en) 2007-06-29 2007-06-29 Method of Providing Patterned Embedded Conducive Layer Using Laser Aided Etching of Dielectric Build-Up Layer
US11/771,428 2007-06-29
PCT/US2008/068149 WO2009032390A2 (en) 2007-06-29 2008-06-25 Method of providing patterned embedded conducive layer using laser aided etching of dielectric build-up layer

Publications (2)

Publication Number Publication Date
CN101689482A true CN101689482A (zh) 2010-03-31
CN101689482B CN101689482B (zh) 2012-08-22

Family

ID=40160898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800223093A Active CN101689482B (zh) 2007-06-29 2008-06-25 一种提供经布图处理的内嵌导电层的方法

Country Status (6)

Country Link
US (1) US20090004403A1 (zh)
JP (1) JP5261484B2 (zh)
KR (1) KR101481851B1 (zh)
CN (1) CN101689482B (zh)
TW (1) TWI363666B (zh)
WO (1) WO2009032390A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108430150A (zh) * 2017-02-13 2018-08-21 鹏鼎控股(深圳)股份有限公司 具有弹性线路的电路板及其制作方法
CN109618487A (zh) * 2019-01-22 2019-04-12 张雯蕾 带有内埋电路的立体基件及其制备方法
CN109659220A (zh) * 2017-10-11 2019-04-19 中国科学院半导体研究所 激光辅助无掩膜高深宽比碳化硅深槽孔结构制备方法
CN110225666A (zh) * 2018-03-02 2019-09-10 李俊豪 导电线路的制作方法
CN110544670A (zh) * 2018-05-28 2019-12-06 Asm知识产权私人控股有限公司 衬底处理方法及使用所述衬底处理方法制造的器件
CN110735186A (zh) * 2018-07-18 2020-01-31 李俊豪 生医芯片制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106795044A (zh) * 2014-10-03 2017-05-31 日本板硝子株式会社 带贯通电极玻璃基板的制造方法以及玻璃基板
US10361121B2 (en) 2016-05-13 2019-07-23 Intel Corporation Aluminum oxide for thermal management or adhesion
US20200078884A1 (en) * 2018-09-07 2020-03-12 Intel Corporation Laser planarization with in-situ surface topography control and method of planarization
CN113614642A (zh) * 2019-03-18 2021-11-05 Asml控股股份有限公司 显微操纵器装置和量测系统
CN113351999A (zh) * 2021-05-31 2021-09-07 昆山大洋电路板有限公司 一种基于激光镭雕的成品板铜面无损伤改版再加工工艺

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661201A (en) * 1985-09-09 1987-04-28 Cts Corporation Preferential etching of a piezoelectric material
US4882200A (en) * 1987-05-21 1989-11-21 General Electric Company Method for photopatterning metallization via UV-laser ablation of the activator
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5421958A (en) * 1993-06-07 1995-06-06 The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration Selective formation of porous silicon
JP3209641B2 (ja) * 1994-06-02 2001-09-17 三菱電機株式会社 光加工装置及び方法
JP2001144410A (ja) 1999-11-17 2001-05-25 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US6956182B2 (en) * 2000-05-26 2005-10-18 Sts Atl Corporation Method of forming an opening or cavity in a substrate for receiving an electronic component
US6448108B1 (en) * 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
WO2002090037A1 (en) * 2001-05-09 2002-11-14 Electro Scientific Industries, Inc. Micromachining with high-energy, intra-cavity q-switched co2 laser pulses
JP2003101188A (ja) * 2001-09-26 2003-04-04 Nitto Denko Corp ビアホールの形成方法及びそれを用いたフレキシブル配線板とその製造方法
CA2408483C (en) * 2002-10-17 2011-01-04 Yujie Han Laser chemical fabrication of nanostructures
WO2005034595A1 (ja) * 2003-10-06 2005-04-14 Shinko Electric Industries Co., Ltd. 樹脂層へのビアホールの形成方法
US7057135B2 (en) * 2004-03-04 2006-06-06 Matsushita Electric Industrial, Co. Ltd. Method of precise laser nanomachining with UV ultrafast laser pulses

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108430150A (zh) * 2017-02-13 2018-08-21 鹏鼎控股(深圳)股份有限公司 具有弹性线路的电路板及其制作方法
CN108430150B (zh) * 2017-02-13 2021-02-26 鹏鼎控股(深圳)股份有限公司 具有弹性线路的电路板及其制作方法
CN109659220A (zh) * 2017-10-11 2019-04-19 中国科学院半导体研究所 激光辅助无掩膜高深宽比碳化硅深槽孔结构制备方法
CN110225666A (zh) * 2018-03-02 2019-09-10 李俊豪 导电线路的制作方法
CN110544670A (zh) * 2018-05-28 2019-12-06 Asm知识产权私人控股有限公司 衬底处理方法及使用所述衬底处理方法制造的器件
CN110544670B (zh) * 2018-05-28 2023-06-20 Asm知识产权私人控股有限公司 衬底处理方法及使用所述衬底处理方法制造的器件
CN110735186A (zh) * 2018-07-18 2020-01-31 李俊豪 生医芯片制作方法
CN109618487A (zh) * 2019-01-22 2019-04-12 张雯蕾 带有内埋电路的立体基件及其制备方法
CN109618487B (zh) * 2019-01-22 2022-07-29 张雯蕾 带有内埋电路的立体基件及其制备方法

Also Published As

Publication number Publication date
WO2009032390A3 (en) 2009-09-24
JP2010532582A (ja) 2010-10-07
KR20100037051A (ko) 2010-04-08
WO2009032390A2 (en) 2009-03-12
US20090004403A1 (en) 2009-01-01
TWI363666B (en) 2012-05-11
KR101481851B1 (ko) 2015-01-12
TW200924896A (en) 2009-06-16
JP5261484B2 (ja) 2013-08-14
CN101689482B (zh) 2012-08-22

Similar Documents

Publication Publication Date Title
CN101689482B (zh) 一种提供经布图处理的内嵌导电层的方法
JP3771867B2 (ja) 同一平面回路フィーチャを有する構造およびその製法
US8710402B2 (en) Method of and apparatus for laser drilling holes with improved taper
JP2008166736A (ja) プリント基板の製造方法およびプリント基板加工機
US20090123661A1 (en) System and method for forming high resolution electronic circuits on a substrate
JP2009544145A (ja) 短パルスを使用する赤外線レーザによるウェハスクライビング
JP2007503718A (ja) 発光素子とその製造方法
JP4835067B2 (ja) 回路基板の製造方法、プリント回路板の製造方法およびプリント回路板
JP4899265B2 (ja) 多層配線基板及びその製造方法、並びにレーザードリル装置
Liu et al. Smaller microvias for packaging interconnects by picosecond UV laser with a nanometer metal barrier layer: A feasibility study
Sugioka et al. The state of the art and future prospects for laser direct-write for industrial and commercial applications
US8288682B2 (en) Forming micro-vias using a two stage laser drilling process
JP7089192B2 (ja) 基板の製造方法
Hichri et al. Excimer Laser Ablation for the Patterning of Ultra‐fine Routings
JP2010034260A (ja) 配線基板及びその製造方法、並びに実装構造体
JP3830830B2 (ja) レーザ加工方法
JP2011061161A (ja) プリント配線板の製造方法
CN107665877B (zh) 带有埋藏的导电带的元件载体
Illyefalvi-Vitéz et al. Recent advancements in MCM-L imaging and via generation by laser direct writing
JP3497789B2 (ja) セラミックグリーンシートのスルーホール加工方法
KR100349282B1 (ko) 레이저를 이용하여 성막을 반도체 기판 상에 형성하는타겟 및 이 타겟을 이용한 성막의 형성 방법
JP5109285B2 (ja) 多層配線基板の製造方法
Baron Via 2-Laser Embedded Conductor Technology 2008 The 3rd IMPACT and 10th EMAP Joint Conference
WO2023231234A1 (zh) Fcbga封装基板的制备方法
JP3869736B2 (ja) レーザ加工方法及び多層配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant