DE112011104211B4 - Bondhügellose Aufbauschicht- und Laminatkernhybridstrukturen und Verfahren für ihre Montage - Google Patents

Bondhügellose Aufbauschicht- und Laminatkernhybridstrukturen und Verfahren für ihre Montage Download PDF

Info

Publication number
DE112011104211B4
DE112011104211B4 DE112011104211.6T DE112011104211T DE112011104211B4 DE 112011104211 B4 DE112011104211 B4 DE 112011104211B4 DE 112011104211 T DE112011104211 T DE 112011104211T DE 112011104211 B4 DE112011104211 B4 DE 112011104211B4
Authority
DE
Germany
Prior art keywords
bbul
chip
laminate core
semiconductor component
subsequent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112011104211.6T
Other languages
English (en)
Other versions
DE112011104211T5 (de
Inventor
Mathew J. Manusharow
Mark S. Hlad
Ravi K. Nalla
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tahoe Research Ltd
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112011104211T5 publication Critical patent/DE112011104211T5/de
Application granted granted Critical
Publication of DE112011104211B4 publication Critical patent/DE112011104211B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleiterbauelement (109), das Folgendes aufweist:einen Halbleiter-Chip (118), der in eine bondhügellose Aufbauschicht-Struktur, BBUL-Struktur, (102) eingebettet ist; undeine Laminatkernstruktur (148), die an die BBUL-Struktur anstößt (144), wobei die Laminatkernstruktur (148) und die BBUL-Struktur durch einen elektrisch leitfähigen Körper (162) elektrisch gekoppelt sind, der in beide integriert ist,wobei der elektrisch leitfähige Körper (162) ein Hohlzylinder ist, der an seinem BBUL-strukturseitigen Ende (144) geschlossen ist.

Description

  • Offenbarte Ausführungsformen betreffen Halbleiterbauelementsubstrate und Prozesse, mit denen sie zu Halbleiterbauelement-Vorrichtungen montiert werden.
  • Die US 2007/0025092 A1 offenbart eine Vorrichtung mit einer Vielzahl von Aufbauschichten, welche Schaltungsverbindungen definieren und einen oder mehrere Dünnschichttypen von eingebetteten passiven Elementen aufweisen, einem in den Aufbauschichten gebildeten Hohlraum und wenigstens einem aktiven Element und/oder wenigstens einem diskreten passiven Element, welche in dem Hohlraum angeordnet und elektrisch mit den Schaltungsverbindungen der Aufbauschichten verbunden sind.
  • Die US 7 928 001 B2 offenbart eine elektronische Vorrichtung, welche eine erste Verbindungsschicht und eine zweite Verbindungsschicht aufweist. Die zweite Verbindungsschicht ist auf der unteren Oberfläche der ersten Verbindungsschicht vorgesehen. Die erste Verbindungsschicht enthält eine Durchkontaktierung. Eine Endfläche der Durchkontaktierung an der Seite der zweiten Verbindungsschicht ist flächenmäßig kleiner als die gegenüberliegende Endfläche. Die Durchkontaktierung liegt auf der Oberfläche der ersten Verbindungsschicht frei, die der zweiten Verbindungsschicht zugewandt ist.
  • Die US 2011/0156231 A1 offenbart ein Verfahren zur Bildung einer mikroelektronischen Verpackungsstruktur und damit verbundener Strukturen. Die Verfahrensschritte umfassen das Bilden eines Hohlraums in einem Beschichtungsmaterial zum Halten eines Chips, das Anbringen des Chips in dem Hohlraum, das Bilden eines dielektrischen Materials neben dem Chip, das Bilden von Durchkontaktierungen in dem dielektrischen Material neben dem Chip, das Bilden von PoP-Stegen in den Durchkontaktierungen und das Bilden von Verbindungen in den Durchkontaktierungen und danach das Entfernen des Beschichtungsmaterials.
  • Die US 7 019 404 B2 offenbart ein mehrschichtiges Schaltungssubstrat für eine Halbleitervorrichtung, welche einen mehrschichtigen Schaltungssubstratkörper mit einer ersten und einer zweiten Oberfläche und mehrere leitende Musterschichten, die von der ersten Oberfläche zur zweiten Oberfläche übereinander integriert sind, so dass mehrere Halbleiterbauelemente auf der ersten Oberfläche des Substratkörpers angeordnet sein können, und ein Plattenelement, dessen Steifheit höher ist als die des Substratkörpers und das an der zweiten Oberfläche des Substratkörpers angebracht ist, aufweist.
  • Die US 6 406 942 B2 offenbart eine mehrschichtige Verdrahtungsstruktur, welche auf einer flachen Metallplatte gebildet wird, wobei eine gesamte Oberfläche der Metallplatte weggeätzt wird, wodurch nur die mehrschichtige Verdrahtungsschicht zurückbleibt. Ein isolierendes Substrat mit Durchgangslochabschnitten ist mit der mehrschichtigen Verdrahtungsschicht verbunden, und ein leitfähiges Bindemittel ist in den Durchgangslochabschnitt eingebettet.
  • Die US 7 078 788 B2 offenbart ein mikroelektronisches Substrat mit mindestens einer mikroelektronischen Vorrichtung, die in einer Öffnung in einem mikroelektronischen Substratkern angeordnet ist, wobei ein Einkapselungsmaterial in Teilen der Öffnung angeordnet ist. Mindestens eine leitende Durchkontaktierung erstreckt sich durch das Substrat. Verbindungsschichten sind an der mikroelektronischen Vorrichtung, dem Einkapselungsmaterial und dem mikroelektronischen Substratkern vorgesehen.
  • Figurenliste
  • Um zu verstehen, auf welche Art und Weise Ausführungsformen hergestellt werden, folgt nun eine eingehendere Beschreibung verschiedener Ausführungsformen, die oben kurz beschrieben wurden, anhand der beiliegenden Zeichnungen. Diese Zeichnungen zeigen Ausführungsformen, die nicht unbedingt maßstabsgetreu gezeichnet sind. Einige Ausführungsformen werden mit besonderer Spezifik und Detailliertheit anhand der beiliegenden Zeichnungen beschrieben und erläutert, in denen Folgendes zu sehen ist:
    • 1a ist ein Querschnittsaufriss eines Halbleiterbauelementsubstrats während der Verarbeitung gemäß einer beispielhaften Ausführungsform;
    • 1b ist ein Querschnittsaufriss des in 1a gezeigten Halbleiterbauelementsubstrats nach der Weiterverarbeitung gemäß einer Ausführungsform;
    • 1c ist ein Querschnittsaufriss des in 1b gezeigten Halbleiterbauelementsubstrats nach der Weiterverarbeitung gemäß einer Ausführungsform;
    • 1d ist ein Querschnittsaufriss des in 1c gezeigten Halbleiterbauelementsubstrats nach der Weiterverarbeitung gemäß einer Ausführungsform;
    • 1e ist ein Querschnittsaufriss des in 1d gezeigten Halbleiterbauelementsubstrats nach der Weiterverarbeitung gemäß einer Ausführungsform;
    • 1f ist ein Querschnittsaufriss des in 1e gezeigten Halbleiterbauelementsubstrats nach der Weiterverarbeitung gemäß einer Ausführungsform;
    • 1g ist ein Querschnittsaufriss einer Halbleiterbauelementvorrichtung, die die BBUL-Struktur und eine Laminatkernstruktur enthält, während der Montage gemäß einer beispielhaften Ausführungsform;
    • 1h ist ein Querschnittsaufriss der in 1g gezeigten Halbleiterbauelementvorrichtung nach der Weiterverarbeitung gemäß einer Ausführungsform;
    • 1j ist ein Querschnittsaufriss der in 1h gezeigten Halbleiterbauelementvorrichtung nach der Weiterverarbeitung gemäß einer Ausführungsform;
    • 1k ist ein Querschnittsaufriss der in 1j gezeigten Halbleiterbauelementvorrichtung nach der Weiterverarbeitung gemäß einer Ausführungsform;
    • 2 ist ein Querschnittsaufriss einer Package-on-Package-Halbleiterbauelementvorrichtung gemäß einer beispielhaften Ausführungsform;
    • 3 ist ein Querschnittsaufriss einer Halbleiterbauelementvorrichtung gemäß einer beispielhaften Ausführungsform;
    • 4 ist ein Querschnittsaufriss einer Package-on-Package-Halbleiterbauelementvorrichtung gemäß einer beispielhaften Ausführungsform;
    • 5 ist ein Querschnittsaufriss von zwei Back-to-Back-Halbleiterbauelementvorrichtungen während der Verarbeitung gemäß einer beispielhaften Ausführungsform;
    • 6 ist ein Prozess- und Verfahrensflussdiagramm gemäß verschiedenen Ausführungsformen; und
    • 7 ist ein Schaubild eines Computersystems gemäß einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • Wenden wir uns nun den Zeichnungen zu, in denen gleiche Strukturen mit gleichen Suffix-Bezugsbezeichnungen versehen sein können. Um die Strukturen verschiedener Ausführungsformen deutlicher zu zeigen, sind die im vorliegenden Text enthaltenen Zeichnungen schaubildhafte Darstellungen integrierter Schaltkreisstrukturen. Somit kann das tatsächliche Aussehen der hergestellten integrierten Schaltkreisstrukturen, zum Beispiel in einem Fotomikrogramm, anders erscheinen, während sie immer noch die beanspruchten Strukturen der veranschaulichten Ausführungsformen enthalten. Des Weiteren ist es möglich, dass die Zeichnungen nur die Strukturen zeigen, die zum Verständnis der veranschaulichten Ausführungsformen von Belang sind. Auf die Darstellung zusätzlicher Strukturen, die dem Fachmann bekannt sind, wurde möglicherweise verzichtet, um die Übersichtlichkeit der Zeichnungen zu wahren.
  • 1a ist ein Querschnittsaufriss eines Halbleiterbauelementsubstrats 100 während der Verarbeitung gemäß einer beispielhaften Ausführungsform. Das Halbleiterbauelementsubstrat 100 enthält eine Doppelfolienstruktur aus einem zweiten Folienfilm 110, einem Ätzsperrfilm 112 und einem ersten Folienfilm 114. In einer Ausführungsform besteht die Folie aus zwei Schichten Kupfer, die durch eine Ätzsperre, wie zum Beispiel einen organischen Film, voneinander getrennt sind. In einer Ausführungsform ist der Ätzsperrfilm 112 ein Lötresistmaterial, das für Kupferätzchemikalien undurchdringlich ist.
  • Die Dicke des ersten Folienfilms 114 (entlang der Z-Richtung gemessen) kann durch eine bestimmte Chip-Dicke vorgegeben sein, die in den zweiten Folienfilm 114 eingebettet wird, nachdem ein Chip-Hohlraum geätzt wurde.
  • 1b ist ein Querschnittsaufriss des in 1a gezeigten Halbleiterbauelementsubstrats nach der Weiterverarbeitung gemäß einer Ausführungsform. Das Halbleiterbauelementsubstrat 101 wurde durch Strukturierung eines Trockenfilms und Ätzen eines Hohlraums 116 in den ersten Folienfilm 114 verarbeitet. Ein Halbleiterbauelement, wie zum Beispiel ein Chip 118, wurde auf den Ätzsperrfilm 112 gesetzt. In einer Ausführungsform wird der Chip 118 angebracht, indem ein Klebstoff 120 in den Hohlraum 116 gegeben wird oder indem der Klebstofffilm 120 auf der Rückseite des Chips angebracht wird, bevor der Chip 118 platziert wird. Der Klebstofffilm 120 ist in 1b gezeigt, und er kann in ausgewählten Ausführungsformen vorhanden sein, auch wenn er nicht veranschaulicht ist, sofern er nicht ausdrücklich nicht vorhanden sein soll.
  • 1c ist ein Querschnittsaufriss des in 1b gezeigten Halbleiterbauelementsubstrats nach der Weiterverarbeitung gemäß einer Ausführungsform. Das Halbleiterbauelementsubstrat 102 wurde verarbeitet, indem ein dielektrischer erster Film 122 von der negativen Z-Richtung her über das gesamte Paneel, das das Halbleiterbauelementsubstrat 102 bildet, laminiert wurde. Der Chip 118 wurde, wie veranschaulicht, durch den Laminierungsprozess verkapselt.
  • In einer Ausführungsform wird der dielektrische erste Film 122 nach einem Aufrauungsprozess auf dem ersten Folienfilm 114 angebracht, um die Adhäsion des dielektrischen ersten Films 122 daran zu erleichtern. In einer Ausführungsform wird ein chemisches Ätzen zum Ausbilden der Aussparung 116 in dem ersten Folienfilm 114 ausgeführt, bevor der Chip 118 platziert wird. Chemisches Ätzen erleichtert das Aufrauen des ersten Folienfilms 114. Im Weiteren kann der dielektrische erste Film 122 als erster Film 122 einer bondhügellosen Aufbauschicht (Bumpless Build-up Layer, BBUL) bezeichnet werden, sofern nicht ausdrücklich etwas anderes angegeben ist.
  • 1d ist ein Querschnittsaufriss des in 1c gezeigten Halbleiterbauelementsubstrats nach der Weiterverarbeitung gemäß einer Ausführungsform. Das Halbleiterbauelementsubstrat 103 wurde verarbeitet, um Chip-Durchkontakte 124 in dem ersten BBUL-Film 122 zu bilden, um Kontakte zu dem Chip 118 zu öffnen. Die Chip-Durchkontakte 124 wurden durch Laserbohren gebildet und anschließend einer Desmear-Reinigung unterzogen, um Harz-Smear vom Boden des Chip-Durchkontakts zu entfernen und die Oberfläche des dielektrischen ersten Films 122 für die weitere Aufbauverarbeitung aufzurauen.
  • 1e ist ein Querschnittsaufriss des in 1d gezeigten Halbleiterbauelementsubstrats nach der Weiterverarbeitung gemäß einer Ausführungsform. Das Halbleiterbauelementsubstrat 104 wurde durch einen semi-additiven Prozess (SAP) verarbeitet, um erste Kontakte 126 in die Chip-Durchkontakte 124 zu füllen (1d) und die ersten Kontaktinseln 128 zu bilden. Nach dem Ausbilden der Kontakte 126 und der ersten Kontaktinseln 128 wird der semi-additive Prozess (SAP) für eine weitere Aufbauschichtkopplung des Chips 118 zur Außenseite hin verwendet.
  • 1f ist ein Querschnittsaufriss des in 1e gezeigten Halbleiterbauelementsubstrats nach der Weiterverarbeitung gemäß einer Ausführungsform. Das Halbleiterbauelementsubstrat 105 wurde mit einem zweiten BBUL-Film 130 zusammen mit zweiten BBUL-Kontakten 132 (von denen einer aufgezählt ist) und zweiten BBUL-Kontaktinseln 134 verarbeitet. Es ist auch zu sehen, dass ein anschließender BBUL-Film 136 als die letzte BBUL-Schicht in der veranschaulichten Ausführungsform ausgebildet wurde. Des Weiteren wurden dem anschließenden BBUL-Film 136 anschließende BBUL-Kontakte 138 und anschließende BBUL-Kontaktinseln 140 zugeordnet. Die anschließenden BBUL-Kontaktinseln 140 werden durch eine Laminatkern-Grenzflächenmaske 142 freigelegt. Der anschließende BBUL-Film 136 sowie die anschließenden BBUL-Kontaktinseln 140 bilden eine Laminatkern-Grenzfläche 144, wie in dieser Offenbarung noch näher beschrieben wird.
  • Es ist zu sehen, dass der dritte BBUL-Film 130 an den anschließenden BBUL-Film 136 anstößt. Daraus erkennt man, dass mehr als die drei gezeigten BBUL-Filme vorhanden sein können, so dass an den anschließenden BBUL-Film 136 ein anderer als der zweite BBUL-Film 132 anstößt. Oder anders ausgedrückt: Ein dritter BBUL-Film kann sich zwischen dem zweiten BBUL-Film 132 und dem anschließenden BBUL-Film 136, zusammen mit zugehörigen dritten BBUL-Kontakten und dritten Kontaktinseln, befinden. Man erkennt nun außerdem, dass mehr als ein dritter BBUL-Film vorhanden sein kann, wenn eine bestimmte Anwendung es erfordert, gefolgt von dem anschließenden BBUL-Film 136 und den anschließenden BBUL-Kontaktinseln 140, die die Laminatkern-Grenzfläche 144 bilden. In einer Ausführungsform werden der erste BBUL-Film 122, der zweite BBUL-Film 130 und der anschließende BBUL-Film 136 um einen dritten BBUL-Film ergänzt, der an den zweiten BBUL-Film 130 und an den anschließenden BBUL-Film 136 anstößt. In einer Ausführungsform werden der erste BBUL-Film 122, der zweite BBUL-Film 130 und der anschließende BBUL-Film 136 um einen dritten und einen vierten BBUL-Film ergänzt, die zwischen dem zweiten BBUL-Film 130 und dem anschließenden BBUL-Film 136 angeordnet sind und an diese anstoßen. Es können noch mehr BBUL-Filme in die BBUL-Struktur eingearbeitet werden, wenn es für eine bestimmte Anwendung zweckmäßig ist.
  • Im Weiteren kann die BBUL-Struktur, die zu Beginn den ersten BBUL-Film 122 und zum Schluss (in der negativen Z-Richtung) die anschließenden BBUL-Kontaktinseln 140 und die Grenzflächenmaske 142 enthält, als die BBUL-Struktur 146 bezeichnet werden.
  • 1g ist ein Querschnittsaufriss einer Halbleiterbauelementvorrichtung 106, die die BBUL-Struktur 146, den darin eingebetteten Chip 118 und eine Laminatkernstruktur 148 enthält, während der Montage gemäß einer beispielhaften Ausführungsform.
  • Die Laminatkernstruktur 148 wurde verarbeitet, indem mechanisch Durchgangslöcher 150 in einen Laminatkern 152 gebohrt wurden. Der Laminatkern 152 kann als eine nichteinschränkende beispielhafte Ausführungsform ein organisches Volumenmaterial 152 sowie metallische Zwischenschichten 154, 156 und 158 enthalten. Es sind drei metallische Zwischenschichten gezeigt, aber es können auch mehr oder weniger vorhanden sein. In einer Ausführungsform ist nur eine einzige metallische Zwischenschicht vorhanden. In einer Ausführungsform sind zwischen vier und 10 metallische Zwischenschichten vorhanden. Man erkennt auch, dass die metallischen Zwischenschichten 154, 156 und 158 zwei PTHs miteinander kurzschließen (an zwei Stellen). In Abhängigkeit von einer bestimmten Leistungs- oder Signalzuleitungs-Anforderung eines bestimmten Chips 118 können auch mehr als zwei PTHs mit Hilfe mindestens einer metallischen Zwischenschicht miteinander kurzgeschlossen werden.
    In einer Ausführungsform ist der Laminatkern 148 ein Prepreg-Material, wie zum Beispiel ein Glasgewebe- und Epoxid (FR4)-Material. Gemäß einer bestimmten Anwendung können auch andere Strukturen für den Laminatkern 148 verwendet werden.
  • In einer Ausführungsform hat jedes Durchgangsloch 150 eine Breite (entlang der X-Richtung gemessen) in einem Bereich von 100 Mikrometern (µm) bis 350 µm. In einer Ausführungsform hat jedes Durchgangsloch 150 eine Breite in einem Bereich von 100 µm bis 350 µm. Gemäß einer Ausführungsform kann die Laminatkernstruktur 148 als Ganzes eine Dicke (in der Z-Richtung gemessen) in einem Bereich von 400 µm bis 1.400 µm haben. In einer Ausführungsform wurden die Durchgangslöcher 150 mit einem mechanischen Bohrer gebohrt, so dass die Durchgangslöcher 150 einen im Wesentlichen kreiszylindrischen Formfaktor haben, wobei die Breiten- und die Dicken-Ausführungsformen als Abmessungsbeschreibungen dienen. In einer Ausführungsform beträgt die Breite der Durchgangslöcher 150 100 µm, und die Dicke beträgt 400 µm. In einer Ausführungsform beträgt Breite der Durchgangslöcher 150 100 µm, und die Dicke beträgt 1.400 µm. In einer Ausführungsform beträgt die Breite der Durchgangslöcher 150 350 µm, und die Dicke beträgt 400 µm. In einer Ausführungsform beträgt die Breite der Durchgangslöcher 150 350 µm, und die Dicke beträgt 1.400 µm.
  • Nach dem Bohren der Durchgangslöcher 150 werden eine Desmear-Behandlung, eine chemische Verkupferung und eine elektrolytische Verkupferung ausgeführt, um plattierte Durchgangslöcher (Plated Through-Holes, PTHs) 160 zu bilden, die als ein erster Plattierungsfilm 160 an einer PTH-Wand bezeichnet werden können. Plattiertes Cu auf beiden Oberflächen der Laminatkernstruktur 148 wird durch mechanisches Schleifen entfernt.
  • Die Halbleiterbauelementvorrichtung 106 ist in der Z-Richtung durch die Richtungspfeile montiert gezeigt, so dass die Laminatkern-Grenzfläche 144 der BBUL-Struktur 146 mit dem Laminatkern 148 an den verschiedenen anschließenden BBUL-Bondinseln 140 zusammenpasst.
  • 1h ist ein Querschnittsaufriss der in 1g gezeigten Halbleiterbauelementvorrichtung nach der Weiterverarbeitung gemäß einer Ausführungsform. Die Halbleiterbauelementvorrichtung 107 wurde verarbeitet, indem die Folienstrukturen entfernt wurden, um den Chip 118 auf ihrer Rückseite 119 frei zu legen. Die Halbleiterbauelementvorrichtung 107 hat nun eine Chip-Seite 184, die frei liegt. Die aktive Seite 117 des Chips 118 wird auch als die aktive Fläche 117 bezeichnet. Die aktive Fläche 117 steht mit der ersten Kontakte 126 in Kontakt (siehe 1e). Es wird nun deutlich, dass Kühllösungen, wie zum Beispiel Wärmesenken, Wärmeverteiler, Wärmeableiter und dergleichen montiert werden können, die an die Rückseite 119 anstoßen.
  • Die Weiterverarbeitung enthält das Plattieren in die PTH 160 hinein durch eine schnelle chemische Plattiertechnik, um einen elektrisch leitfähigen Körper zu bilden, der gemäß einer Ausführungsform eine Verstärkungsplattierung 162 ist. Die Verstärkungsplattierung 162 wird auf den Seitenwänden, die die PTH 160 sind, sowie auf den anschließenden BBUL-Bondinseln 140 gebildet. Die Verstärkungsplattierung 162 kann auch als ein Hohlzylinder beschrieben werden, der an einem Ende geschlossen ist, um eine Napfform zu bilden. Sein geschlossenes Ende ist dort, wo die Verstärkungsplattierung 162 eine Verbindung mit den anschließenden Bondinseln 140 gebildet hat. Der Prozess des Ausbildens des elektrisch leitfähigen Körpers 162 führt zu einer Verbindung zu anschließenden Bondinseln 140, die den elektrisch leitfähigen Körper 162 sowohl mit der BBUL-Struktur 146 als auch mit der Laminatkernstruktur 148 integral macht. Folglich wurde eine integrale Struktur durch den Prozess des Ausbildens des elektrisch leitfähigen Körpers 162 erreicht.
  • In einer Ausführungsform wird eine chemische Verkupferungstechnik verwendet, um die Verstärkungsplattierung 162 zu bilden und eine nützliche elektrische Verbindung zwischen der Laminatkernstruktur 148 und der BBUL-Struktur 146 herzustellen. In einer beispielhaften Ausführungsform wird ein chemischer Verkupferungsprozess durch Verkupfern des PTH 160 und der anschließenden BBUL-Bondinseln 140 ausgeführt. Folglich können dank der autokatalytischen Eigenschaft der chemischen Verkupferung, die nicht den Einsatz eines Katalysators verlangt, Vorbehandlungsprozesse an diesen Flächen vermieden werden, wenn die zu plattierende vorhandene Oberfläche bereits verkupfert ist. In einer Ausführungsform wird die Verstärkungsplattierung 162 mit einer Dickenrate von 8 µm/h gebildet, wobei Raten in einem Bereich von 2-10 µm pro Stunde möglich sind. Zu den Modifizierungen der Verarbeitungsbedingungen zum Erreichen verschiedener Plattierungsraten können Temperatur, Lösungsagitation und eine Lösungschemie aus Kupfer, das in einem wässrigen, kaustischen (z. B. NaOH) Formaldehyd-Gemisch aufgelöst ist, gehören.
  • In einer beispielhaften Ausführungsform wird ein schnelles chemisches Plattieren durch eine Kupferlösung unter Verwendung einer Ethylendiamintetraessigsäure (EDTA) bei einem pH-Wert von 13 und einer Temperatur von 50°C unter Einsatz von Cytosin als Stabilisator ausgeführt. In einer beispielhaften Ausführungsform wird ein schnelles chemisches Plattieren durch eine Kupferlösung unter Verwendung von EDTA bei einem pH-Wert von 13 und einer Temperatur von 50°C unter Einsatz von Benzotriazol als Stabilisator ausgeführt. In einer beispielhaften Ausführungsform wird ein schnelles chemisches Plattieren durch eine Kupferlösung unter Verwendung von EDTA bei einem pH-Wert von 13 und einer Temperatur von 50°C unter Einsatz von 2-Mercaptobenzothiazol als Stabilisator ausgeführt. In einer Ausführungsform erfolgt das Ausbilden der Verstärkungsplattierung 162 durch chemische Verkupferung.
  • 1j ist ein Querschnittsaufriss des in 1h gezeigten Halbleiterbauelements nach der Weiterverarbeitung gemäß einer Ausführungsform. Die Halbleiterbauelementvorrichtung 108 wurde durch Ausfüllen des PTH 160 und eine Verstärkungsplattierung 162 mit einem PTH-Verschluss 164 verarbeitet. Zum Beispiel enthält ein Luftkern-Laminatkern 148 ein organisches Material mit einem anorganischen teilchenartigen Füllmaterial. In einer Ausführungsform ist der PTH-Verschluss 164 ein Epoxidmaterial mit einem teilchenartigen Siliziumdioxid-Füllmaterial. Insofern kann der PTH-Verschluss 164, wenn er nichtmagnetisch ist, als ein „Luftkern“-PTH-Verschluss 164 bezeichnet werden.
  • Das Ausbilden des PTH-Verschlusses 164 kann erfolgen, indem man fließfähiges Füllmaterial 164 in die PTH 160 und 162 presst, aushärtet und den Boden 166 planarisiert, um außen liegendes Verschlussmaterial zu entfernen, das nicht innerhalb des Formfaktors des PTH 160 und 162 liegt.
  • Es kann eine Weiterverarbeitung ausgeführt werden, um eine Kontaktfleckgrenzfläche oder eine kontaktfleckseitige Struktur zu bilden, die am Boden 166 ausgeführt werden kann.
  • 1k ist ein Querschnittsaufriss der in 1j gezeigten Halbleiterbauelementvorrichtung nach der Weiterverarbeitung gemäß einer Ausführungsform. Die Halbleiterbauelementvorrichtung 109 wurde mit einem kontaktfleckseitigen Film 168 verarbeitet, der über Laminatkern-Kontaktfleckgrenzflächen-Bondinseln 170 ausgebildet wurde, zusammen mit Laminatkerngrenzflächenkontakten 172, die in dem kontaktfleckseitigen Film 168 ausgebildet wurden. Es ist auch zu erkennen, dass kontaktfleckseitige Kontaktinseln 174 auf den Laminatkerngrenzflächenkontakten 172, die durch eine kontaktfleckseitige Maske 176 weiter frei gelegt werden, ausgebildet wurden. Laminatkern-Kontaktfleckgrenzflächen-Bondinseln 170 werden durch einen Deckelverkupferungsprozess und einen subtraktiven Ätzprozess gebildet. Im Anschluss an das Aufrauen der Laminatkern-Kontaktfleckgrenzflächen-Bondinseln 170 mit einer Cu-Ätzlösung wird der kontaktfleckseitige Film 168 laminiert. Laminatkerngrenzflächenkontakte 172 werden durch Laserbohren, Desmear-Reinigung des Durchkontaktbodens und Oberflächenaufrauen sowie durch semi-additive Verarbeitung (SAP) für eine Cu-Ausfüllung und Ausbilden der kontaktfleckseitigen Kontaktinseln 174 gebildet.
  • Im Weiteren kann die Struktur, die am Anfang die Laminatkern-Kontaktfleckgrenzflächen-Bondinseln 170 und zum Schluss (in der negativen Z-Richtung) die kontaktfleckseitigen Kontaktinseln 174 und die kontaktfleckseitige Maske 176 enthält, als die kontaktfleckseitige Struktur 178 bezeichnet werden. Man kann nun erkennen, dass die kontaktfleckseitige Struktur 178 durch semi-additive Verarbeitung ausgebildet werden kann.
  • Die Halbleiterbauelementvorrichtung 109 kann in Abhängigkeit von einer bestimmten Funktionsanforderung zu verschiedenen Strukturen zusammengesetzt werden. In einer Ausführungsform ist die Halbleiterbauelementvorrichtung 109 ein Bauelement der zweiten Ebene, das Interconnect-Verbindungen zu einem Kugelgitter-Array hat. In einer Ausführungsform ist die Halbleiterbauelementvorrichtung 109 ein Bauelement der zweiten Ebene, das Interconnect-Verbindungen zu einem Stiftgitter-Array hat. In einer Ausführungsform ist die Halbleiterbauelementvorrichtung 109 ein Bauelement der zweiten Ebene, das Interconnect-Verbindungen zu einem Kontaktfleckgitter-Array hat.
  • In einer Ausführungsform wird die Halbleiterbauelementvorrichtung 109 zu einem Fundamentsubstrat 190 an elektrischen Bondhügeln 192 zusammengesetzt. Die Halbleiterbauelementvorrichtung 109 kann gemäß einer Ausführungsform an dem Fundamentsubstrat 190 montiert werden, indem die kontaktfleckseitigen Kontaktinseln 174 mit den elektrischen Bondhügeln 192 in Kontakt gebracht werden.
  • In einer beispielhaften Ausführungsform ist die Halbleiterbauelementvorrichtung 109 eine Vorrichtung, die ein Halbleiterbauelement, wie zum Beispiel einen großen Chip 118, wie zum Beispiel einen Intel® Xeon®-Prozessor, enthält, und die Halbleiterbauelementvorrichtung 109 wird an einem Server-Blade als einer von mehreren großen Chips montiert oder ist ein Teil davon. In dieser Ausführungsform stellt das Fundamentsubstrat 190 die Verbindung zu einem Server-Blade dar, und die Fläche 194 kann die Richtung darstellen, aus der das Fundamentsubstrat 190 Strom und Daten bezieht, um den großen Chip 118 zu bedienen.
  • In einer beispielhaften Ausführungsform, wo die Halbleiterbauelementvorrichtung 109 Teil eines handgehaltenen Gerätes ist, wie zum Beispiel einer Smartphone-Ausführungsform oder einer handgehaltenen Lesegerät-Ausführungsform, ist das Fundamentsubstrat 190 ein Motherboard. In einer beispielhaften Ausführungsform, wo die Halbleiterbauelementvorrichtung 109 Teil eines handgehaltenen Gerätes ist, wie zum Beispiel einer Smartphone-Ausführungsform oder einer handgehaltenen Lesegerät-Ausführungsform, ist das Fundamentsubstrat 190 eine äußere Schale, wie zum Beispiel der Teil, den eine Person während der Nutzung berührt. In einer beispielhaften Ausführungsform, wo die Halbleiterbauelementvorrichtung 109 Teil eines handgehaltenen Gerätes ist, wie zum Beispiel einer Smartphone-Ausführungsform oder einer handgehaltenen Lesegerät-Ausführungsform, enthält das Fundamentsubstrat 190 sowohl das Motherboard als auch eine äußere Schale, wie zum Beispiel der Teil, den eine Person während der Nutzung berührt. Die Halbleiterbauelementvorrichtung 109 kann auch als eine BBUL-Struktur- und Laminatkernstruktur-Hybridvorrichtung bezeichnet werden.
  • 2 ist ein Querschnittsaufriss einer Package-on-Package (POP)-Halbleiterbauelementvorrichtung 200 gemäß einer beispielhaften Ausführungsform. Die Halbleiterbauelementvorrichtung 200 ähnelt der in 1k gezeigten Halbleiterbauelementvorrichtung 109 mit Variationen bei Verarbeitung und Struktur. In einer Ausführungsform wird während des Ausbildens der BBUL-Struktur 246 der erste Film 222 so verarbeitet, dass er chipseitige Kontakte 280 sowie erste Kontakte 226 hat, die direkt mit dem Chip 218 gekoppelt sind. Nach dem Ablösen der Folien werden die chipseitigen Kontakte 280 mit chipseitigen Kontaktinseln 282 verbunden, um eine Verbindung mit elektronischen Bauelementen auf der Package-Chip-Seite 284 herzustellen.
  • Es wird nun deutlich, dass eine Package-on-Package (POP)-Vorrichtung 286 hergestellt werden kann, indem ein oberes Package 286 an den chipseitigen Kontaktinseln 282 an der Halbleiterbauelementvorrichtung 200 montiert wird. In einer Ausführungsform ist das obere Package 286 ein Speichermodul, das als ein Cache für das Halbleiterbauelement 218 dient. In einer Ausführungsform ist das obere Package 286 ein HF-Gerät, das als ein Sender/Empfänger für das Halbleiterbauelement 218 dient. In einer Ausführungsform enthält das obere Package 286 aktive Bauelementen und Kühllösungen auf der Chip-Rückseite 219. In einer Ausführungsform enthält das obere Package 286 passive Bauelemente und Kühllösungen auf der Chip-Rückseite 219.
  • Es wird nun deutlich, dass ein Fundamentsubstrat, wie zum Beispiel das in 1k gezeigte Fundamentsubstrat 190, an die Halbleiterbauelementvorrichtung 200 gemäß den verschiedenen offenbarten Ausführungsformen montiert werden kann. Es wird des Weiteren deutlich, dass das obere Package 286 ähnlichen Außenschalkenfunktionen wie das Fundamentsubstrat dienen kann, aber auf der gegenüberliegenden Seite der Halbleiterbauelementvorrichtung 200.
  • 3 ist ein Querschnittsaufriss einer Halbleiterbauelementvorrichtung 300 gemäß einer beispielhaften Ausführungsform. Die Halbleiterbauelementvorrichtung 300 ähnelt der in 1k gezeigten Halbleiterbauelementvorrichtung 109 mit Variationen bei Verarbeitung und Struktur. In einer Ausführungsform werden während des Ausbildens der BBUL-Struktur 346 mehrere Chips 118 und 318 in einer Folienstruktur verarbeitet, die der Doppelfolienstruktur aus dem zweiten Folienfilm 110, dem Ätzsperrfilm 112 und dem ersten Folienfilm 114 von 1a ähnelt.
  • In einer Ausführungsform ist der erste Chip 118 ein Prozessor, und der anschließende Chip 318 ist auch ein Prozessor, wie zum Beispiel in einer Dualkern-System in a Package (SiP)-Halbleiterbauelementvorrichtung 300. In einer Ausführungsform ist der erste Chip 118 ein Prozessor, und der anschließende Chip 318 ist ein integriertes Prozessor- und Grafikbauelement, wie zum Beispiel ein Intel® Sandy Bridge®-Bauelement. In einer Ausführungsform ist der erste Chip 118 ein Prozessor, wie zum Beispiel ein Intel® Atom®-Prozessor, und der anschließende Chip 318 ist ein HF-intensives Bauelement, das den Einbau des Halbleiterbauelements 300 in ein SmartPhone erlaubt. In einer Ausführungsform ist der erste Chip 118 ein Prozessor, und der anschließende Chip 318 fungiert als ein Platform Controller Hub (PCH), der die herkömmlichen Funktionen von Nord- und Südbrücke beinhaltet. In einer Ausführungsform ist der erste Chip 118 ein Prozessor, und der anschließende Chip 318 fungiert als ein diskreter Grafik-Controller.
  • Die zusätzlichen Strukturen des Halbleiterbauelements 300 können denen ähneln, die in anderen Ausführungsformen gezeigt sind, wie zum Beispiel die BBUL-Struktur 346, die Laminatkernstruktur 348 und die kontaktfleckseitige Struktur 178.
  • Es wird nun deutlich, dass ein Fundamentsubstrat ähnlich dem in 1k gezeigten Fundamentsubstrat 190 an die Halbleiterbauelementvorrichtung 300 gemäß den verschiedenen offenbarten Ausführungsformen montiert werden kann.
  • Es ist nun auch zu erkennen, dass die Halbleiterbauelementvorrichtung 300 einen zweiten Chip zusätzlich zu dem ersten Chip 118 und dem anschließenden Chip 318 enthalten kann. Es ist nun auch zu erkennen, dass die Halbleiterbauelementvorrichtung 300 mehrere Chips zusätzlich zu dem ersten Chip 118 und dem anschließenden Chip 318 enthalten kann.
  • 4 ist ein Querschnittsaufriss einer Halbleiterbauelementvorrichtung 400 gemäß einer beispielhaften Ausführungsform. Die Halbleiterbauelementvorrichtung 400 ähnelt dem in 2 gezeigten Halbleiterbauelement 200 mit Variationen bei Verarbeitung und Struktur. In einer Ausführungsform wird während des Ausbildens der BBUL-Struktur 446 die erste Folie 422 so verarbeitet, dass sie chipseitige Kontakte 480 sowie erste Kontakte 226 aufweist, die direkt mit dem ersten Chip 218 verbunden sind, und außerdem anschließende erste Kontakte 426 aufweist, die direkt mit dem anschließenden Chip 418 verbunden sind. Nach dem Ablösen der Folien sind die chipseitige Kontakte 480 mit chipseitigen Kontaktinseln 482 verbunden, um eine Verbindung mit elektronischen Bauelementen auf der Package-Chip-Seite 484 herzustellen. Es wird nun deutlich, dass eine POP-Vorrichtung hergestellt werden kann, indem man ein oberes Package an den chipseitigen Kontaktinseln 482 an der Halbleiterbauelementvorrichtung 400 montiert. In einer Ausführungsform ist das obere Package ein Speichermodul, das als ein Cache für das Halbleiterbauelement 218 dient. In einer Ausführungsform ist das obere Package ein HF-Gerät, das als ein Sender/Empfänger für das Halbleiterbauelement 218 dient. In einer Ausführungsform enthält das obere Package aktive Bauelemente und Kühllösungen an der Chip-Rückseite. In einer Ausführungsform enthält das obere Package passive Bauelemente und Kühllösungen an der Chip-Rückseite.
  • In einer Ausführungsform werden während des Ausbildens der BBUL-Struktur 446 mehrere Chips 218 und 418 in einer Folienstruktur ähnlich der Doppelfolienstruktur aus dem zweiten Folienfilm 110, dem Ätzsperrfilm 112 und dem ersten Folienfilm 114, die in 1a gezeigt ist, verarbeitet. In einer Ausführungsform ist der erste Chip 218 ein Prozessor, und der anschließende Chip 418 ist auch ein Prozessor, wie zum Beispiel in einem Dualkern-System in a Package (SiP)-Halbleiterbauelementvorrichtung 400. In einer Ausführungsform ist der erste Chip 218 ein Prozessor, und der anschließende Chip 418 ist ein integriertes Prozessor- und GrafikBauelement, wie zum Beispiel ein Intel® Sandy Bridge®-Bauelement. In einer Ausführungsform ist der erste Chip 218 ein Prozessor, wie zum Beispiel ein Intel® Atom®-Prozessor, und der anschließende Chip 418 ist ein HF-intensives Bauelement, das es erlaubt, das Halbleiterbauelement 400 in ein SmartPhone einzubauen.
  • Die zusätzlichen Strukturen des Halbleiterbauelements 400 können denen ähneln, die in anderen Ausführungsformen gezeigt sind, wie zum Beispiel die BBUL-Struktur 446, die Laminatkernstruktur 448 und die kontaktfleckseitige Struktur 478. Es wird nun deutlich, dass offenbarte Ausführungsformen von POP-Vorrichtungen hergestellt werden können, indem man ein oberes Package an den chipseitigen Kontaktinseln 482 an der Halbleiterbauelementvorrichtung 400 montiert.
  • Es wird nun deutlich, dass ein Fundamentsubstrat ähnlich dem in 1k gezeigten Fundamentsubstrat 190 an die Halbleiterbauelementvorrichtung 400 gemäß den verschiedenen offenbarten Ausführungsformen montiert werden kann.
  • Es ist nun auch zu erkennen, dass die Halbleiterbauelementvorrichtung 400 einen zweiten Chip - zusätzlich zu dem ersten Chip 118 und dem anschließenden Chip 418 - enthalten kann, indem die Montage in der X-Richtung fortgesetzt wird. Es ist nun auch zu erkennen, dass die Halbleiterbauelementvorrichtung 400 mehrere Chips zusätzlich zu dem ersten Chip 118 und dem anschließenden Chip 418 enthalten kann.
  • 5 ist ein Querschnittsaufriss von zwei Back-to-Back-Halbleiterbauelementvorrichtungen 500 während der Verarbeitung gemäß einer beispielhaften Ausführungsform. Es kann eine ähnliche Verarbeitung für die Vorrichtung 500 verwendet werden, die bei 1a beginnt und sich bis 1f fortsetzt, mit dem zusätzlichen Verarbeitungsfaktor, dass das Halbleiterbauelementsubstrat 500 mittels Back-to-Back-BBUL-Fertigung verarbeitet wird, die einen ersten Chip 118 und einen Duplikat-Chip 518 enthält. Man kann nun erkennen, dass der erste Chip 118 in einem Hohlraum in einer ersten Folie 114 sitzt und der zweite Chip 518 in einem Hohlraum in einer zweiten Folie 110 sitzt.
  • Man sieht, dass das Halbleiterbauelementsubstrat 500 mit zweiten BBUL-Filmen 130 bzw. 530 zusammen mit zweiten BBUL-Kontakten 132 und 532 und zweiten BBUL-Kontaktinseln 134 und 534 verarbeitet wurde. Es ist auch zu erkennen, dass anschließende BBUL-Filme 136 und 536 als die letzten BBUL-Schichten ausgebildet wurden. Des Weiteren sind anschließende BBUL-Kontakte 138 und 538 und anschließende BBUL-Kontaktinseln 140 und 540 den anschließenden BBUL-Filmen 136 und 536 zugeordnet worden. Die anschließenden BBUL-Kontaktinseln 140 und 540 liegen des Weiteren durch die Laminatkern-Grenzflächenmasken 142 und 542 hindurch frei. Die anschließenden BBUL-Filme 136 und 536 sowie die anschließenden BBUL-Kontaktinseln 140 und 540 bilden Laminatkern-Grenzflächen 144 und 544, wie sie in dieser Offenbarung beschrieben wurden.
  • Man kann nun erkennen, dass mehr als die drei einzelnen gezeigten BBUL-Filme vorhanden sein können, so dass an die anschließenden BBUL-Filme 136 und 536 auch andere als die zweiten BBUL-Filme 132 und 532 anstoßen können. Oder anders ausgedrückt: Es können sich dritte BBUL-Filme und dritte Duplikatfilme zwischen den zweiten BBUL-Filmen 132 und 532 und den anschließenden BBUL-Filmen 136 und 536, zusammen mit zugehörigen dritten BBUL- und dritten Duplikat-Kontakten und - Kontaktinseln, befinden. Man erkennt nun außerdem, dass entsprechend einer bestimmten Anwendungsanforderung mehr als dritte BBUL- und dritte Duplikatfolien, gefolgt von den anschließenden BBUL-Filmen 136 und 536 und den anschließenden BBUL-Kontaktinseln 140 und 540, die die Laminatkern-Grenzflächen 144 und 544 bilden, vorhanden sein können.
  • Die BBUL-Struktur, die am Anfang die ersten BBUL-Filme 122 und 522 und zum Schluss die anschließenden BBUL-Kontaktinseln 140 und 540 und Grenzflächenmasken 142 und 542 enthält, kann als die BBUL-Strukturen 146 bzw. 546 bezeichnet werden.
    Es ist nun zu sehen, dass die Verarbeitung, die sich bei 1g fortsetzt, Back-to-Back ausgeführt werden kann, bis das Spalten der Back-to-Back-Strukturen erfolgt, wie zum Beispiel in 1h. Es wird ebenfalls deutlich, dass POP-Packages durch ähnliche Back-to-Back-Verfahren gemäß den verschiedenen offenbarten Ausführungsformen hergestellt werden können. Des Weiteren können mehrere erste und anschließende Back-to-Back-Chips verarbeitet werden, wie zum Beispiel ein erster Chip 218 und ein anschließender Chip 418 sowie eine ersten Back-to-Back-Chip und ein anschließender Back-to-Back-Chip, die später getrennt werden, um der Struktur zu ähneln, die zum Beispiel in 4 gezeigt ist.
  • 6 ist ein Prozess- und Verfahrensflussdiagramm 600 gemäß verschiedenen Ausführungsformen.
  • Bei 610 enthält der Prozess das Einbetten eines Halbleiterbauelements in eine BBUL-Struktur. In einer nicht-einschränkenden beispielhaften Ausführungsform (1a bis 1k) wird der Chip 118 in die BBUL-Struktur 146 eingebettet. Es wird nun deutlich, dass mehr als ein einziger Halbleiter-Chip, wie zum Beispiel der erste Chip 118 und der anschließende Chip 318, in die BBUL-Struktur 346 montiert werden können. Man kann außerdem erkennen, dass ein zweiter Chip zusätzlich zu dem ersten Chip 118 und dem anschließenden Chip 318 vorhanden sein kann.
  • Bei 612 enthält der Prozess das Montieren der BBUL-Struktur Back-to-Back mit einer zweiten BBUL-Struktur. In einer nicht-einschränkenden beispielhaften Ausführungsform wird eine erste BBUL-Struktur 146 gleichzeitig und Back-to-Back mit einer zweiten BBUL-Struktur 546 hergestellt. In einer Ausführungsform wird der Produktionsdurchsatz im Wesentlichen verdoppelt. Es wird nun deutlich, dass Probleme durch Verziehen während der Fertigung einer BBUL-Struktur durch eine gleichzeitige Back-to-Back-Verarbeitung verringert werden.
  • Bei 620 enthält der Prozess das Montieren der BBUL-Struktur an einen Laminatkern, um eine integrale elektrische Verbindung herzustellen. Die Bedeutung von „integraler elektrischer Verbindung“ enthält auch das chemische Bonden einer Verstärkungsplattierung 162 an ein PTH 160 und an eine anschließende Bondinsel 140. Durch diese Verarbeitungsausführungsform wird eine integrale Struktur aus einer BBUL-Struktur 146 und einer Laminatkernstruktur 148 erreicht.
  • Bei 630 enthält der Prozess die Einschränkung, dass die integrale elektrische Verbindung ein napfförmiges zylindrisches plattiertes Durchgangsloch ist. In einer nicht-einschränkenden beispielhaften Ausführungsform nimmt die Verstärkungsplattierung 162 diese Form während einer chemischen Verkupferung des PTH 160 und der anschließenden Bondinsel 140 an. Es wird nun deutlich, dass in Abhängigkeit vom Formfaktor der Durchgangslöcher, die in der Laminatkernstruktur ausgebildet werden, auch andere Formen ausgebildet werden können, um die integrale elektrische Verbindung herzustellen.
  • Bei 640 enthält der Prozess das Montieren der Halbleiterbauelementvorrichtung an einer kontaktfleckseitigen Struktur. In einer nicht-einschränkenden beispielhaften Ausführungsform wird die kontaktfleckseitige Struktur 178 auf der Laminatkernstruktur 148 durch semi-additive Verarbeitungstechniken ausgebildet. In einer Ausführungsform beginnt der Prozess bei 610 und endet bei 640.
  • Bei 642 enthält eine Verfahrensausführungsform das Montieren eines oberen Package an der BBUL-Struktur, um ein POP-BBUL-Package zu bilden. In einer nicht-einschränkenden beispielhaften Ausführungsform wird eine POP-Vorrichtung hergestellt, indem man das obere Package 286 an den chipseitige Kontaktinseln 282 an der Halbleiterbauelementvorrichtung 200 montiert. Es wird des Weiteren deutlich, dass Kühllösungen in das obere Package 286 integriert werden können, insbesondere dann, wenn die Rückseite 219 an dem oberen Package 286 anliegen kann. In einer Ausführungsform beginnt und endet das Verfahren bei 642.
  • Bei 650 enthält eine Verfahrensausführungsform das Montieren der Halbleiterbauelementvorrichtung an einem Fundamentsubstrat an der kontaktfleckseitigen Struktur. In einer nicht-einschränkenden beispielhaften Ausführungsform ist ein Fundamentsubstrat 190 Teil eines Server-Blade. Es ist nun auch zu erkennen, dass das Verfahren bei 650 das Montieren eines ersten Chips 118 und eines anschließenden Chips 318 in ein Computersystem enthält.
  • 7 ist ein Schaubild eines Computersystems 700 gemäß einer Ausführungsform. Das Computersystem 700 (auch als das elektronische System 700 bezeichnet) in der gezeigten Form kann jede BBUL-Struktur- und Laminatkernstruktur-Hybridvorrichtung gemäß jeder der verschiedenen offenbarten Ausführungsformen und ihrer Äquivalente, die in dieser Offenbarung dargelegt sind, verkörpern. Das Computersystem 700 kann Teil eines Server-Blade sein. Das Computersystem 700 kann ein Mobilgerät, wie zum Beispiel ein Netbook-Computer, sein. Das Computersystem 700 kann ein Mobilgerät, wie zum Beispiel ein drahtloses SmartPhone, sein. Das Computersystem 700 kann ein Desktop- oder ein Laptop-Computer sein. Das Computersystem 700 kann ein handgehaltenes Lesegerät sein. Das Computersystem 700 kann in ein Automobil eingebaut sein. Das Computersystem 700 kann in ein Fernsehgerät eingebaut sein.
  • In einer Ausführungsform ist das elektronische System 700 ein Computersystem, das einen Systembus 720 enthält, um die verschiedenen Komponenten des elektronischen Systems 700 elektrisch zu koppeln. Gemäß verschiedenen Ausführungsformen ist der Systembus 720 ein einzelner Bus oder eine beliebige Kombination von Bussen. Das elektronische System 700 enthält eine Spannungsquelle 730, die den integrierten Schaltkreis 710 mit Strom versorgt. In einigen Ausführungsformen führt die Spannungsquelle 730 dem integrierten Schaltkreis 710 Strom durch den Systembus 720 zu.
  • Der integrierte Schaltkreis 710 ist elektrisch mit dem Systembus 720 gekoppelt und enthält gemäß einer Ausführungsform einen beliebigen Schaltkreis oder eine Kombination von Schaltkreisen. In einer Ausführungsform enthält der integrierte Schaltkreis 710 einen Prozessor 712, der von beliebiger Art sein kann. Im Sinne des vorliegenden Textes ist der Prozessor 712 ein beliebiger Schaltkreistyp, wie zum Beispiel ein Mikroprozessor, ein Mikrocontroller, ein Grafik-Prozessor, ein digitaler Signal-Prozessor oder ein sonstiger Prozessor. In einer Ausführungsform ist der Prozessor 712 ein großer Chip, wie zum Beispiel ein Intel® Xeon® -Prozessor, wie im vorliegenden Text offenbart. Zu weiteren Schaltkreisarten, die in dem integrierten Schaltkreis 710 enthalten sein können, gehören ein Spezialschaltkreis oder ein anwendungsspezifischer integrierter Schaltkreis (ASIC), wie zum Beispiel ein Kommunikationsschaltkreis 714 zur Verwendung in Drahtlosgeräten, wie zum Beispiel Funktelefone, SmartPhones, Pager, tragbare Computer, Walkie-Talkies und ähnliche elektronische Systeme. In einer Ausführungsform enthält der Prozessor 710 einen On-Chip-Speicher 716, wie zum Beispiel einen statischen Direktzugriffsspeicher (SRAM). In einer Ausführungsform enthält der Prozessor 710 einen eingebetteten On-Chip-Speicher 716, wie zum Beispiel einen eingebetteten dynamischen Direktzugriffsspeicher (eDRAM).
  • In einer Ausführungsform wird der integrierte Schaltkreis 710 um einen anschließenden integrierten Schaltkreis 711 ergänzt, der mit dem integrierten Schaltkreis 710 gekoppelt ist. In einer Ausführungsform wird der integrierte Schaltkreis 710 um einen anschließenden integrierten Schaltkreis 711 ergänzt, wie zum Beispiel ein Grafik-Prozessor in Verbindung mit einem allgemeineren Prozessor 710. Brauchbare Ausführungsformen enthalten einen Dualprozessor 713 und einen dualen Kommunikationsschaltkreis 715 und dualen On-Chip-Speicher 717, wie zum Beispiel einen SRAM. In einer Ausführungsform enthält der duale integrierte Schaltkreis 710 einen eingebetteten On-Chip-Speicher 717, wie zum Beispiel einen eDRAM.
  • In einer Ausführungsform enthält das elektronische System 700 auch einen externen Speicher 740, der wiederum ein oder mehrere Speicherelemente enthalten kann, die für die konkrete Anwendung geeignet sind, wie zum Beispiel einen Hauptspeicher 742 in der Form eines RAM, eine oder mehrere Festplatten 744 und/oder ein oder mehrere Laufwerke für Wechselspeichermedien 746, wie zum Beispiel Disketten, Compact-Disks (CDs), Digital Variable Disks (DVDs), Flashspeicher-Laufwerke und andere dem Fachmann bekannte Wechselspeichermedien. Der externe Speicher 740 kann gemäß einer Ausführungsform auch ein eingebetteter Speicher 748 sein. Eine beispielhafte Ausführungsform ist der Chip 170, der dem ersten Chip 118 analog ist, und der Chip 711, der dem anschließenden Chip 318 analog ist.
  • In einer Ausführungsform enthält das elektronische System 700 auch eine Display-Vorrichtung 750 und einen Audioausgang 760. In einer Ausführungsform enthält das elektronische System 700 ein Eingabegerät, wie zum Beispiel eine Steuereinheit 770, die eine Tastatur, eine Maus, ein Trackball, ein Spiele-Controller, ein Mikrofon, eine Spracherkennungsvorrichtung oder ein sonstiges Eingabegerät sein kann, das Informationen in das elektronische System 700 einspeist. In einer Ausführungsform ist ein Eingabegerät 770 eine Kamera. In einer Ausführungsform ist ein Eingabegerät 770 ein digitales Tonaufzeichnungsgerät. In einer Ausführungsform ist ein Eingabegerät 770 eine Kamera und ein digitales Tonaufzeichnungsgerät.
  • Das Computersystem 700 kann auch passive Bauelemente 780 enthalten, die mit aktiven Bauelementen, wie zum Beispiel dem integrierten Schaltkreis 710, gekoppelt sind. In einer Ausführungsform ist das passive Bauelement 780 eine Induktionsspule, die für einen HF-Schaltkreis verwendet wird.
  • Ein Fundamentsubstrat 790 kann Teil des Computersystems 700 sein. In einer Ausführungsform ist das Fundamentsubstrat 790 Teil eines Server-Blade. In einer Ausführungsform ist das Fundamentsubstrat 790 ein Motherboard, das ein Halbleiterbauelement mit einer Ausführungsform einer BBUL-Struktur- und Laminatkernstruktur-Hybridvorrichtung enthält. In einer Ausführungsform ist das Fundamentsubstrat 790 eine Platine, auf die ein Halbleiterbauelement mit einer BBUL-Struktur- und Laminatkernstruktur-Hybridvorrichtung montiert ist. In einer Ausführungsform enthält das Fundamentsubstrat 790 mindestens eine der Funktionen, die sich innerhalb der Strichlinie 790 befinden, und ist ein Substrat, wie zum Beispiel die Benutzerschale eines Drahtlos-Kommunikationsgerätes.
  • Wie im vorliegenden Text gezeigt, kann der integrierte Schaltkreis 710 in einer Reihe verschiedener Ausführungsformen implementiert sein, einschließlich einem Einzelgrenzflächen-Verbindungsübergang in einem Chip gemäß einer der verschiedenen offenbarten Ausführungsformen, einem elektronischen System, einem Computersystem, einem oder mehreren Verfahren zur Herstellung eines integrierten Schaltkreises und einem oder mehreren Verfahren zur Herstellung einer elektronischen Baugruppe, die eine BBUL-Struktur- und Laminatkernstruktur-Hybridvorrichtung gemäß einer der verschiedenen offenbarten Ausführungsformen enthält, wie im vorliegenden Text in den verschiedenen Ausführungsformen dargelegt ist. Die Elemente, Materialien, Geometrien, Abmessungen und Schrittfolge können alle variiert werden, um sie an bestimmte E/A-Kopplungsanforderungen anzupassen, einschließlich Arraykontaktanzahl, Arraykontaktkonfiguration für eine BBUL-Struktur- und Laminatkernstruktur-Hybridvorrichtung gemäß einer der verschiedenen offenbarten Ausführungsformen einer BBUL-Struktur- und Laminatkernstruktur-Hybridvorrichtung.
  • Obgleich sich der Begriff „Chip“ auf einen Prozessor-Chip beziehen kann, können auch ein HF-Chip oder ein Speicher-Chip im selben Satz erwähnt werden; doch das darf nicht so verstanden werden, als ob es sich um äquivalente Strukturen handelte. Wenn in dieser Offenbarung von „einer Ausführungsform“ gesprochen wird, so ist damit gemeint, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft, die in Verbindung mit der Ausführungsform beschrieben sind, in mindestens einer Ausführungsform der vorliegenden Erfindung enthalten ist. Die Phrase „in einer Ausführungsform“ an verschiedenen Stellen in dieser Offenbarung bezieht sich nicht unbedingt alle auf dieselbe Ausführungsform. Des Weiteren können die bestimmten Merkmale, Strukturen oder Eigenschaften in jeder geeigneten Weise in einer oder mehreren Ausführungsformen kombiniert werden.
  • Begriffe wie zum Beispiel „oberer“ und „unterer“, „über“ und „unter“ können anhand der veranschaulichten X-Z-Koordinaten verstanden werden, und Begriffe wie zum Beispiel „benachbart“ können anhand der X-Y-Koordinaten oder anhand von Nicht-Z-Koordinaten verstanden werden.

Claims (21)

  1. Halbleiterbauelement (109), das Folgendes aufweist: einen Halbleiter-Chip (118), der in eine bondhügellose Aufbauschicht-Struktur, BBUL-Struktur, (102) eingebettet ist; und eine Laminatkernstruktur (148), die an die BBUL-Struktur anstößt (144), wobei die Laminatkernstruktur (148) und die BBUL-Struktur durch einen elektrisch leitfähigen Körper (162) elektrisch gekoppelt sind, der in beide integriert ist, wobei der elektrisch leitfähige Körper (162) ein Hohlzylinder ist, der an seinem BBUL-strukturseitigen Ende (144) geschlossen ist.
  2. Halbleiterbauelement (109) nach Anspruch 1, wobei die Laminatkernstruktur (148) ein verkupfertes Durchgangsloch (160) enthält, wobei die BBUL-Struktur eine anschließende Kupfer-Bondinsel (140) enthält, und wobei der elektrisch leitfähige Körper (162) Kupfer ist, der mit dem verkupferten Durchgangsloch (160) und mit der anschließenden Kupfer-Bondinsel (140) vereinigt ist.
  3. Halbleiterbauelement (109) nach Anspruch 2, wobei das verkupferte Durchgangsloch (160) eine Breite in einem Bereich von 100 µm bis 120 µm und eine Dicke in einem Bereich von 400 µm bis 1.400 µm hat.
  4. Halbleiterbauelement (109) nach Anspruch 1, wobei der elektrisch leitfähige Körper (162) mit einem plattierten Durchgangsloch (160) in der Laminatkernstruktur (148) und mit einer anschließenden Bondinsel (140) auf der BBUL-Struktur vereinigt ist.
  5. Halbleiterbauelement(109) nach Anspruch 1, wobei der Halbleiterchip (118) ein erster Chip ist, wobei das Halbleiterbauelement (300) des Weiteren einen anschließenden Chip (318) enthält, der in die BBUL-Struktur eingebettet ist.
  6. Halbleiterbauelement (200) nach Anspruch 1, wobei die BBUL-Struktur eine Chip-Seite (284) enthält, wobei das Halbleiterbauelement (200) des Weiteren eine chipseitige Kontaktinsel (282) enthält.
  7. Halbleiterbauelement (200) nach Anspruch 6, wobei das Halbleiterbauelement (200) des Weiteren ein Package-on-Package-Halbleiterbauelement (286), das auf die BBUL-Struktur auf der Chip-Seite (284) montiert ist und elektrisch an die chipseitige Kontaktinsel (282) gekoppelt ist, enthält.
  8. Halbleiterbauelement (109) nach Anspruch 1, welches des Weiteren ein Fundamentsubstrat (190) enthält, wobei die Laminatkernstruktur (148) auf das Fundamentsubstrat (190) montiert ist.
  9. Halbleiterbauelement, das Folgendes aufweist: einen in eine bondhügellose Aufbauschicht eingebetteten Chip (118), wobei der Chip (118) eine aktive Fläche (117) und eine Rückseite (119) enthält, wobei die BBUL Folgendes enthält: einen ersten dielektrischen Film (122) und einen ersten Kontakt (126), der in dem ersten dielektrischen Film (122) angeordnet ist und den Chip (118) an der aktiven Fläche (117) berührt; und einen anschließenden dielektrischen Film (130) und einen anschließenden Kontakt (132), der in dem anschließenden dielektrischen Film angeordnet ist, wobei der anschließende Kontakt (132) mit dem ersten Kontakt (126) gekoppelt ist und des Weiteren eine anschließende Kontaktinsel (134) enthält; eine Laminatkernstruktur (148), die auf der anschließenden Kontaktinsel (149) montiert ist, wobei der Laminatkern des Weiteren Folgendes enthält: ein plattiertes Durchgangsloch (160) an einer Plattiertes Durchgangsloch-Wand (160); eine Verstärkungsplattierung (162), die mit dem plattierten Durchgangsloch (160) und der anschließenden Kontaktinsel (140) vereinigt ist; und eine Struktur (178) auf der der BBUL-Struktur abgewandten Seite, die Folgendes enthält: Kontaktinseln (174) auf der der BBUL-Struktur abgewandten Seite der Laminatkernstruktur, die an Laminatkern-Kontaktfleckgrenzflächen-Bondinseln (170) mit dem plattierten Durchgangsloch (160) gekoppelt sind, wobei die Verstärkungsplattierung (162) ein Hohlzylinder ist, der an seinem BBUL-strukturseitigen Ende geschlossen ist.
  10. Halbleiterbauelement (109) nach Anspruch 9, dass des Weiteren ein Fundamentsubstrat (190) enthält, das an den Kontaktinseln (174) auf der der BBUL-Struktur abgewandten Seite der Laminatkernstruktur, montiert ist.
  11. Halbleiterbauelement (109) nach Anspruch 9, wobei die Laminatkernstruktur (148) ein verkupfertes Durchgangsloch (160) enthält, wobei die BBUL-Struktur eine anschließende Kupfer-Bondinsel (140) enthält, und wobei der elektrisch leitfähige Körper (162) Kupfer ist, das mit dem verkupferten Durchgangsloch (160) und der anschließenden Kupfer-Bondinsel (140) vereinigt ist.
  12. Halbleiterbauelement (109) nach Anspruch 11, wobei das verkupferte Durchgangsloch (160) eine Breite in einem Bereich von 100 µm bis 350 µm und eine Dicke in einem Bereich von 400 µm bis 1.400 µm hat.
  13. Halbleiterbauelement (300) nach Anspruch 9, wobei der Halbleiterchip (118) ein erster Chip ist, wobei das Halbleiterbauelement (300) des Weiteren einen anschließenden Chip (318) enthält, der in die BBUL-Struktur eingebettet ist.
  14. Halbleiterbauelement (200) nach Anspruch 9, wobei die BBUL-Struktur eine Chip-Seite (284) enthält, wobei das Halbleiterbauelement (200) des Weiteren eine chipseitige Kontaktinsel (282) enthält.
  15. Halbleiterbauelement (200) nach Anspruch 14, wobei das Halbleiterbauelement (200) des Weiteren ein Package-on-Package-Halbleiterbauelement (286), welches auf die BBUL-Struktur auf der Chip-Seite (284) montiert ist und elektrisch an die chipseitige Kontaktinsel (282) gekoppelt ist, enthält.
  16. Prozess (600), der folgende Schritte aufweist: Einbetten eines Halbleiterbauelements (118) in eine bondhügellose Aufbauschicht-Struktur; Montieren der BBUL-Struktur an eine Laminatkernstruktur (14 8); und Vereinigen der BBUL-Struktur an einer Bondinsel (140) der BBUL-Struktur mit der Laminatkernstruktur (148) durch ein plattiertes Durchgangsloch (160) der Laminatkernstruktur (148), wobei das Vereinigen eine teilweise geschlossene, zylindrische Verstärkungsplattierung (162) hervorbringt.
  17. Prozess (600) nach Anspruch 16, wobei das Vereinigen der BBUL-Struktur und der Laminatkernstruktur (148) durch chemisches Plattieren eines Kupfermaterials erreicht wird, um die Verstärkungsplattierung (162) zu bilden.
  18. Prozess (600) nach Anspruch 16, der des Weiteren das Montieren einer Struktur an die der BBUL-Struktur abgewandte Seite der Laminatkernstruktur (148) enthält.
  19. Prozess nach Anspruch 16, der des Weiteren enthält, das plattierte Durchgangsloch (160) mit einem Füllmaterial (164) auszufüllen, das ein organisches Material und ein anorganisches partikelförmiges Füllmaterial enthält.
  20. Prozess (600) nach Anspruch 16, wobei die BBUL-Struktur eine Chip-Seite (284) enthält, welche der Laminatkernstruktur gegenüberliegt, wobei der Prozess des Weiteren das Montieren einer chipseitigen Kontaktinsel (282) an die Chip-Seite enthält.
  21. Prozess (600) nach Anspruch 16, der des Weiteren Folgendes enthält: Montieren einer Struktur (178) an die der BBUL-Struktur abgewandte Seite der Laminatkernstruktur (148); und Montieren des Halbleiterbauelements (109) an ein Fundamentsubstrat (190) an der dem Substrat abgewandten Seite der Laminatkernstruktur (148).
DE112011104211.6T 2010-12-07 2011-11-23 Bondhügellose Aufbauschicht- und Laminatkernhybridstrukturen und Verfahren für ihre Montage Active DE112011104211B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/962,358 2010-12-07
US12/962,358 US8508037B2 (en) 2010-12-07 2010-12-07 Bumpless build-up layer and laminated core hybrid structures and methods of assembling same
PCT/US2011/062097 WO2012078377A1 (en) 2010-12-07 2011-11-23 Bumpless build-up layer and laminated core hybrid structures and methods of assembling same

Publications (2)

Publication Number Publication Date
DE112011104211T5 DE112011104211T5 (de) 2013-10-02
DE112011104211B4 true DE112011104211B4 (de) 2021-01-28

Family

ID=46161462

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011104211.6T Active DE112011104211B4 (de) 2010-12-07 2011-11-23 Bondhügellose Aufbauschicht- und Laminatkernhybridstrukturen und Verfahren für ihre Montage

Country Status (8)

Country Link
US (2) US8508037B2 (de)
KR (1) KR101544656B1 (de)
CN (1) CN103250245B (de)
DE (1) DE112011104211B4 (de)
HK (1) HK1188026A1 (de)
SG (1) SG190375A1 (de)
TW (1) TWI567918B (de)
WO (1) WO2012078377A1 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8508037B2 (en) 2010-12-07 2013-08-13 Intel Corporation Bumpless build-up layer and laminated core hybrid structures and methods of assembling same
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
US10388584B2 (en) * 2011-09-06 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming Fo-WLCSP with recessed interconnect area in peripheral region of semiconductor die
WO2013089754A1 (en) * 2011-12-15 2013-06-20 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (bbul) packages
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
US9685390B2 (en) 2012-06-08 2017-06-20 Intel Corporation Microelectronic package having non-coplanar, encapsulated microelectronic devices and a bumpless build-up layer
US9111847B2 (en) * 2012-06-15 2015-08-18 Infineon Technologies Ag Method for manufacturing a chip package, a method for manufacturing a wafer level package, a chip package and a wafer level package
US9320149B2 (en) * 2012-12-21 2016-04-19 Intel Corporation Bumpless build-up layer package including a release layer
US9941219B2 (en) * 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10163798B1 (en) 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same
AT17082U1 (de) * 2020-04-27 2021-05-15 Zkw Group Gmbh Verfahren zur befestigung eines elektronischen bauteils

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406942B2 (en) * 2000-03-09 2002-06-18 Nec Corporation Flip chip type semiconductor device and method for manufacturing the same
US7019404B2 (en) * 2002-01-24 2006-03-28 Shinko Electric Industries Co., Ltd. Multilayered circuit substrate, semiconductor device and method of producing same
US7078788B2 (en) * 2000-08-16 2006-07-18 Intel Corporation Microelectronic substrates with integrated devices
US20070025092A1 (en) * 2005-08-01 2007-02-01 Baik-Woo Lee Embedded actives and discrete passives in a cavity within build-up layers
US7928001B2 (en) * 2006-10-02 2011-04-19 Renesas Electronics Corporation Electronic device and method of manufacturing the same
US20110156231A1 (en) * 2009-12-29 2011-06-30 Intel Corporation Recessed and embedded die coreless package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047796A (ja) * 2002-07-12 2004-02-12 Ngk Spark Plug Co Ltd 配線基板の製造方法及び配線基板
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
US7423335B2 (en) * 2006-12-29 2008-09-09 Advanced Chip Engineering Technology Inc. Sensor module package structure and method of the same
JP2009099619A (ja) 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US8508037B2 (en) 2010-12-07 2013-08-13 Intel Corporation Bumpless build-up layer and laminated core hybrid structures and methods of assembling same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406942B2 (en) * 2000-03-09 2002-06-18 Nec Corporation Flip chip type semiconductor device and method for manufacturing the same
US7078788B2 (en) * 2000-08-16 2006-07-18 Intel Corporation Microelectronic substrates with integrated devices
US7019404B2 (en) * 2002-01-24 2006-03-28 Shinko Electric Industries Co., Ltd. Multilayered circuit substrate, semiconductor device and method of producing same
US20070025092A1 (en) * 2005-08-01 2007-02-01 Baik-Woo Lee Embedded actives and discrete passives in a cavity within build-up layers
US7928001B2 (en) * 2006-10-02 2011-04-19 Renesas Electronics Corporation Electronic device and method of manufacturing the same
US20110156231A1 (en) * 2009-12-29 2011-06-30 Intel Corporation Recessed and embedded die coreless package

Also Published As

Publication number Publication date
CN103250245A (zh) 2013-08-14
US8508037B2 (en) 2013-08-13
HK1188026A1 (zh) 2014-04-17
KR20130083933A (ko) 2013-07-23
KR101544656B1 (ko) 2015-08-17
TW201246498A (en) 2012-11-16
TWI567918B (zh) 2017-01-21
SG190375A1 (en) 2013-06-28
WO2012078377A1 (en) 2012-06-14
US8809124B2 (en) 2014-08-19
US20130344662A1 (en) 2013-12-26
CN103250245B (zh) 2016-09-21
DE112011104211T5 (de) 2013-10-02
US20120139116A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
DE112011104211B4 (de) Bondhügellose Aufbauschicht- und Laminatkernhybridstrukturen und Verfahren für ihre Montage
DE102015113208B4 (de) Modul mit integriertem Leistungselektronikschaltkreis und Logikschaltkreis und Verfahren zur Zusammenschaltung eines Leistungselektronikschaltkreises mit einem Logikschaltkreis
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE102014107299B4 (de) Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls
EP2260683B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE112011105848B4 (de) Verfahren für das Bumping einer Chip-Rückseite
DE102014111195B4 (de) Verfahren zur Herstellung einer Chip-Anordnung und eine Chip-Anordnung
DE102008017569A1 (de) Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102006044369B4 (de) Verfahren zum Herstellen eines Substrates mit einem Hohlraum
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102020132374A1 (de) Planare induktoren in ic-gehäusen
DE112011104326T5 (de) Hybridkern-Durchgangslöcher und -Durchkontakte
AT12316U1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
DE102006044368B4 (de) Verfahren zum Herstellen eines Substrats mit einem Hohlraum
US20130256010A1 (en) Method of manufacturing multilayer printed circuit board and multilayer printed circuit board manufactured via the same
DE102016107031B4 (de) Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE102006044380A1 (de) Verfahren zum Herstellen eines Substrates mit einem Hohlraum
DE19642488A1 (de) Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen
DE102009027530A1 (de) Leiterplatte
DE102013018381B4 (de) Gehäusesystem mit ohne Lotmaske definierten Kupferanschlussflächen und eingebetteten Kupferanschlussflächen zur Reduzierung der Gehäusesystemhöhe und Verfahren zu dessen Herstellung
DE102013221153A1 (de) Embedding-technologie mit hohem wirkungsgrad
KR20180013017A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023485000

Ipc: H01L0023500000

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: TAHOE RESEARCH, LTD., IE

Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: DENNEMEYER & ASSOCIATES S.A., DE