AT12316U1 - Verfahren zur integration eines elektronischen bauteils in eine leiterplatte - Google Patents

Verfahren zur integration eines elektronischen bauteils in eine leiterplatte Download PDF

Info

Publication number
AT12316U1
AT12316U1 AT0061908U AT6192008U AT12316U1 AT 12316 U1 AT12316 U1 AT 12316U1 AT 0061908 U AT0061908 U AT 0061908U AT 6192008 U AT6192008 U AT 6192008U AT 12316 U1 AT12316 U1 AT 12316U1
Authority
AT
Austria
Prior art keywords
layer
holes
adhesive
electronic component
openings
Prior art date
Application number
AT0061908U
Other languages
English (en)
Inventor
Christian Arzt
Wolfgang Schrittwieser
Klaus Merl
Original Assignee
Austria Tech & System Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austria Tech & System Tech filed Critical Austria Tech & System Tech
Priority to AT0061908U priority Critical patent/AT12316U1/de
Priority to US13/125,885 priority patent/US8914974B2/en
Priority to EP09756396A priority patent/EP2342959A1/de
Priority to JP2011533484A priority patent/JP5833926B2/ja
Priority to KR1020117009747A priority patent/KR20110076979A/ko
Priority to US13/125,858 priority patent/US20110198018A1/en
Priority to PCT/AT2009/000418 priority patent/WO2010048653A2/de
Priority to CN200980143054.0A priority patent/CN102204418B/zh
Priority to PCT/AT2009/000419 priority patent/WO2010048654A1/de
Priority to EP09748690.6A priority patent/EP2342958B1/de
Publication of AT12316U1 publication Critical patent/AT12316U1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Laser Beam Processing (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

österreichisches Patentamt AT12 316U1 2012-03-15
Beschreibung [0001] Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Integration eines elektronischen Bauteils in eine Leiterplatte, umfassend die folgenden Schritte: [0002] - Bereitstellen einer Schicht einer Leiterplatte zur Abstützung des elektronischen Bau teils, [0003] - Ausbilden von Löchern bzw. Durchbrechungen in der Schicht entsprechend den Kon takten des elektronischen Bauteils, [0004] - Aufbringen eines Klebers auf der Schicht zur Abstützung des elektronischen Bauteils, wobei der Kleber zumindest entsprechend der Größe des elektronischen Bauteils aufgebracht wird, [0005] - Festlegen des elektronischen Bauteils auf der Schicht mit zu der Schicht und zu den Löchern bzw. Durchbrechungen gerichteten Kontakten, [0006] - Ausbilden einer elektrisch leitenden Schicht zur Kontaktierung der Kontakte des elekt ronischen Bauteils an der vom Bauteil abgewandten Oberfläche bzw. Seite der Schicht.
[0007] Im Zusammenhang mit wachsenden Produktfunktionalitäten von mit elektronischen Bauteilen versehenen Geräten und einer zunehmenden Miniaturisierung derartiger elektronischer Bauteile sowie einer zunehmenden Anzahl elektronischer Bauteile, mit welchen Leiterplatten zu bestücken sind, werden zunehmend leistungsfähige feld- bzw. arrayförmig aufgebaute Bauteile bzw. Packages mit mehreren elektronischen Komponenten eingesetzt, die eine Vielzahl von Kontakten bzw. Anschlüssen bei zunehmend verringertem Abstand dieser Kontakte aufweisen. Zur Festlegung bzw. Kontaktierung derartiger Bauteile wird zunehmend der Einsatz von stark entflochtenen Leiterplatten erforderlich, wobei davon auszugehen ist, daß bei einer gleichzeitigen Verringerung der Produktgröße sowie der einzusetzenden Bauteile und Leiterplatten sowohl hinsichtlich der Dicke als auch der Fläche derartiger Elemente zu erwarten ist, daß eine Bestückung bzw. Anordnung derartiger elektronischer Bauteile über die erforderliche Vielzahl von Kontaktstellen an Leiterplatten problematisch wird bzw. an Grenzen der möglichen Auflösung derartiger Kontaktstellen gelangt.
[0008] Zur Lösung derartiger Probleme wurde zwischenzeitlich vorgeschlagen, elektronische Bauteile wenigstens teilweise in eine Leiterplatte zu integrieren, wobei ein Verfahren der oben genannten Art beispielsweise der WO 2005/125298 zu entnehmen ist. Bei diesem bekannten Verfahren wird darauf abgezielt, zuverlässige Verbindungen zwischen Kontakten bzw. Kontaktstellen eines zu integrierenden elektronischen Bauteils und anderen Bereichen bzw. Elementen der herzustellenden Komponente bzw. Leiterplatte zur Verfügung zu stellen. Nachteilig bei diesem bekannten derartigen Verfahren ist jedoch die Tatsache, daß der im Bereich der Löcher bzw. Durchbrechungen enthaltene bzw. befindliche Kleber mit einem chemischen Reinigungsverfahren entfernt werden muß. Hiebei wird die teilweise fertiggestellte Leiterplatte mit dem darauf unter Vermittlung eines Klebers festgelegten elektronischen Bauteil einer im wesentlichen vollflächigen Bearbeitung zur Entfernung des Klebers im Bereich der Löcher bzw. Durchbrechungen für eine nachfolgende Kontaktierung ausgesetzt, wobei derartige chemische Reinigungsverfahren nicht nur insbesondere aufgrund des üblicherweise hohen Füllstoffgehalts handelsüblicher Klebermaterialien unzuverlässig sind, sondern eine vollständige Entfernung von Kleber aus den Löchern bzw. Durchbrechungen, welche den zu kontaktierenden Kontakten bzw. Kontaktstellen des zu integrierenden elektronischen Bauteils entsprechen, nicht zuverlässig zur Verfügung gestellt werden kann. Darüber hinaus besteht bei derartigen chemischen und im wesentlichen vollflächig arbeitenden Reinigungsverfahren die Gefahr, daß Kleber nicht nur im Bereich der zu reinigenden Löcher bzw. Durchbrechungen entfernt wird, sondern aufgrund der Tatsache, daß eine derartige Reinigung üblicherweise durch ein Tauchen bzw. Einbringen der gesamten teilweise fertiggestellten Leiterplatte in ein ein chemisches Reinigungsmittel enthaltendes Bad erfolgt, Kleber auch in Bereiche entfernt wird, die von den zu reinigenden 1 /12 österreichisches Patentamt AT12316U1 2012-03-15 Löchern bzw. Durchbrechungen entfernt sind und somit die zuverlässige Festlegung des zu integrierenden elektronischen Bauteils unter Vermittlung des Klebers nicht bzw. nicht ausreichend sichergestellt werden kann. Darüber hinaus ist davon auszugehen, daß derartige elektronische Bauteile üblicherweise eine überaus große Anzahl von Kontakten bzw. Kontaktstellen mit entsprechend geringen Abmessungen und gegenseitigen Abständen aufweisen, so daß durch lediglich ein Eintauchen in eine Reinigungslösung ein vollständiges Einbringen der Reinigungslösung in die zu reinigenden Löcher bzw. Durchbrechungen und somit ein vollständiges Entfernen des darin befindlichen Klebers nicht ausreichend gesichert werden kann. Als Abhilfe kann beispielsweise eine überaus lange Reinigungsdauer vorgesehen sein, welche insgesamt zu einer Verzögerung des Herstellungsverfahrens führt. Falls eine vollständige und zuverlässige Reinigung nicht gesichert werden kann, ist darüber hinaus davon auszugehen, daß in nachfolgenden Schritten eine Kontaktierung der üblicherweise vergleichsweise geringe Abmessungen aufweisenden Kontakte bzw. Kontaktstellen der Bauteile nicht ordnungsgemäß sichergestellt werden kann, so daß es zu Ausfällen bzw. vergrößertem Ausschuß von herzustellenden Leiterplatten kommt.
[0009] Die vorliegende Erfindung zielt daher darauf ab, die Nachteile des Verfahrens der oben genannten Art gemäß dem Stand der Technik zu vermeiden, und zielt insbesondere darauf ab, ein Verfahren der eingangs genannten Art dahingehend weiterzubilden und zu verbessern, daß eine zuverlässige Entfernung des in Bohrlöchern bzw. Durchbrechungen entsprechend den Kontakten eines zu integrierenden elektronischen Bauteils befindlichen Klebers, welcher zur Festlegung des Bauteils an einer abstützenden Schicht dient, rasch und mit einfachen und günstigerweise im Zusammenhang mit der Herstellung einer Leiterplatte an sich bekannten und dementsprechend üblicherweise verfügbaren Mitteln bzw. Einrichtungen erzielbar ist.
[0010] Zur Lösung dieser Aufgaben ist ein Verfahren der eingangs genannten Art im wesentlichen dadurch gekennzeichnet, daß vor der Ausbildung der elektrisch leitenden Schicht im Bereich der Löcher bzw. Durchbrechungen befindlicher Kleber durch ein Beaufschlagen mit einem Laserstrahl entfernt wird. Dadurch, daß erfindungsgemäß der im Bereich der Löcher bzw. Durchbrechungen befindliche Kleber durch einen Laserstrahl entfernt wird, wird eine sichere und zuverlässige Entfernung des gesamten Klebers in den Löchern bzw. Durchbrechungen entsprechend den Kontakten des zu integrierenden Bauteils ermöglicht, wobei weitere Vorteile eines derartigen Entfernens des Klebers mittels Laser in der Steuerbarkeit eines derartigen Lasers und der erzielbaren Gleichmäßigkeit während der Kleberentfernung bei gleichzeitig hoher Prozeßgeschwindigkeit liegen. Darüber hinaus ist davon auszugehen, daß der Einsatz von Lasern im Bereich der Herstellung von Leiterplatten weit verbreitet ist und somit der Einsatz eines Lasers zur Entfernung eines Klebers aus derartigen Löchern bzw. Durchbrechungen im Zusammenhang mit der Herstellung einer Leiterplatte keine aufwendige Abänderung eines Herstellungsverfahrens erforderlich macht. Ein Einsatz eines Lasers ist als eine entsprechend leicht handhabbare Abänderung eines Herstellungsverfahrens einer Leiterplatte anzusehen, wobei derartige Abänderungen weit verbreitet sind und beispielsweise auch bei lediglich geringfügigen Änderungen der Struktur bzw. Ausbildung einer Leiterplatte jeweils erforderlich sind. Weiter ist durch den Einsatz eines Lasers zur Entfernung des in den Löchern bzw. Durchbrechungen befindlichen Klebers nicht nur eine entsprechende Verbesserung im Hinblick auf eine Verringerung der Bearbeitungsdauer erzielbar, sondern es ist im Zusammenhang mit bei der Herstellung einer Leiterplatte bekannten Verfahrensführungen zur Registrierung eines Laserstrahls mit derartigen Löchern und Durchbrechungen eine zuverlässige und vollständige Entfernung der in den Löchern bzw. Durchbrechungen befindlichen Klebermaterialien erzielbar und sichergestellt. Darüber hinaus ist im Gegensatz zu einer bekannten chemischen Reinigung sichergestellt, daß lediglich in den Löchern bzw. Durchbrechungen befindlicher Kleber entfernt wird und somit keine Gefahr besteht, daß durch im wesentlichen unkontrolliertes Einbringen von Reinigungslösungen nicht auch Teilbereiche des Klebers entfernt werden, welche die erforderliche Festlegung bzw. Anhaftung des zu integrierenden elektronischen Bauteils an der abstützenden Schicht sicherstellen sollen.
[0011] Für eine besonders zuverlässige Entfernung insbesondere unter Berücksichtigung von 2/12 österreichisches Patentamt AT12316U1 2012-03-15 üblichen Bestandteilen von allgemein verwendeten Klebermaterialien wird gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens vorgeschlagen, daß der Kleber im Bereich der Löcher bzw. Durchbrechungen durch einen C02-Laserstrahl entfernt wird. Ein derartiger CO2-Laser kann nicht nur entsprechend leicht und zuverlässig gehandhabt werden und ist ebenfalls in der Herstellung von Leiterplatten teilweise weit verbreitet eingesetzt, sondern stellt auch sicher, daß die üblicherweise in Klebern enthaltenen Materialien, insbesondere organischen Materialien zuverlässig aus den Löchern bzw. Durchbrechungen entfernt werden.
[0012] Zur Erleichterung der Ausrichtung des Laserstrahls zur Entfernung des Klebers aus den Löchern bzw. Durchbrechungen des zu integrierenden elektronischen Bauteils wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß zur Entfernung des Klebers in den Löchern bzw. Durchbrechungen ein Laserstrahl eingesetzt wird, dessen Abmessung bzw. Durchmesser die lichte Weite der Löcher bzw. Durchbrechungen übersteigt. Dadurch, daß die Abmessung bzw. der Durchmesser des Laserstrahls die lichte Weite der Löcher bzw. Durchbrechungen übersteigt, kann mit einer geringeren Präzision im Hinblick auf die Ausrichtung des Laserstrahls zu jedem einzelnen zu reinigenden Loch das Auslangen gefunden werden, da durch eine entsprechende Auswahl des Lasers in Abstimmung auf die zu entfernenden Klebermaterialien gleichzeitig sichergestellt wird, daß das jeweilige Loch bzw. die Durchbrechung umgebende Materialien der den elektronischen Bauteil abstützenden Schicht nicht durch den Laserstrahl beeinträchtigt werden, so daß durch die geringeren Anforderungen im Hinblick auf die Präzision einer Ausrichtung bzw. Orientierung des Lasers auch entsprechende weitere Verbesserungen der Verfahrensgeschwindigkeit erzielbar sind.
[0013] Unter Berücksichtigung der üblicherweise für Klebermaterialien eingesetzten Komponenten bzw. Verbindungen und/oder des Füllstoffgehalts desselben und zur Erzielung entsprechend hoher Prozeßgeschwindigkeiten bei zuverlässigem Entfernen des Klebers aus den Löchern bzw. Durchbrechungen wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß für die Entfernung des Klebers aus den Löchern bzw. Durchbrechungen ein Laser, insbesondere gepulster CO2-Laser mit einer Leistung von 0,1 bis 75 Watt, insbesondere von 0,1 bis 7 Watt, für einen Zeitraum von 0,1 bis 20 ps eingesetzt wird.
[0014] Für eine ordnungsgemäße Einbettung des in die Leiterplatte zu integrierenden elektronischen Bauteils als auch insbesondere zur Bereitstellung einer im wesentlichen ebenen Oberfläche, welche insbesondere bei einer weiteren Be- bzw. Verarbeitung einer üblicherweise mehrlagigen Leiterplatte günstig bzw. erforderlich ist, wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß der elektronische Bauteil nach dem Festlegen an der Schicht von einem isolierenden Material, insbesondere einer Prepreg-Folie und/oder einem Harz umgeben wird. Durch eine derartige Einbettung des elektronischen Bauteils in einem isolierenden Material wird dieser Bauteil entsprechend geschützt und es läßt sich eine im wesentlichen ebene Oberfläche für eine weitere Aufbringung von zusätzlichen Schichten bzw. Lagen der Leiterplatte zur Verfügung stellen.
[0015] Da die Schicht der Leiterplatte, welche zur Abstützung des elektronischen Bauteils dient, gegebenenfalls eine äußerst geringe Dicke und/oder geringe Festigkeit aufweist, wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß die Schicht zur Abstützung des elektronischen Bauteils vor der Ausbildung der Löcher bzw. Durchbrechungen auf eine Trägerschicht aufgebracht wird, welche vor dem Entfernen des Klebers aus den Löchern bzw. Durchbrechungen entfernt wird. Eine derartige Trägerschicht stellt eine ausreichend bzw. entsprechend stabile Basis während der Aufbringung bzw. Festlegung des elektronischen Bauteils auf der abstützenden Schicht zur Verfügung. Darüber hinaus läßt sie sich auch in einfacher Weise nach der Festlegung des zu integrierenden elektronischen Bauteils und vor der Entfernung des Klebers aus den Löchern bzw. Durchbrechungen entfernen. Eine derartige Trägerschicht kann zur Erzielung der erforderlichen Festigkeit beispielsweise aus einem Metall gebildet sein und eine entsprechend große Dicke aufweisen, wobei die Trägerschicht in einfacherWeise nachfolgend entfernt bzw. abgelöst werden kann und in weiterer Folge gegebenenfalls im Zusammenhang mit der Herstellung weiterer Leiterplatten wieder eingesetzt werden kann. 3/12 österreichisches Patentamt AT12316U1 2012-03-15 [0016] Für eine nachfolgende einfache Kontaktierung der Kontakte des zu integrierenden elektronischen Bauteils durch Ausbilden einer elektrisch leitenden Schicht an der vom Bauteil abgewandten Oberfläche bzw. Seite sowie eine nachfolgende Strukturierung von leitenden Bereichen bzw. Elementen der Leiterplatte, insbesondere von Leiterbahnen wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß die Schicht zur Abstützung des elektronischen Bauteils von einer leitenden Schicht gebildet wird.
[0017] Für eine besonders zuverlässige und einfache Aufbringung bzw. Ausbildung der elektrisch leitenden Schicht zur Kontaktierung der Kontakte des elektronischen Bauteils wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß die elektrisch leitende Schicht zur Kontaktierung der Kontakte des elektronischen Bauteils durch ein chemisches Abscheiden eines elektrisch leitenden bzw. leitfähigen Materials, insbesondere Kupfer, oder ein Sputtern einer metallischen Schicht ausgebildet wird. Ein derartiges chemisches Abscheiden oder Sputtern erlaubt die Ausbildung einer dünnen gleichmäßigen Schicht bzw. Lage zur Kontaktierung, welche in weiterer Folge insbesondere als Basis zur Aufbringung weiterer, insbesondere leitender Strukturen dienen kann, wobei in diesem Zusammenhang darüber hinaus vorgeschlagen wird, daß die elektrisch leitende Schicht im wesentlichen vollflächig auf der vom Bauteil abgewandten Oberfläche der abstützenden Schicht aufgebracht wird, wie dies einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens entspricht.
[0018] Eine Bereitstellung einer im wesentlichen ebenen Oberfläche für eine weitere Ausbildung von insbesondere leitenden bzw. leitfähigen Strukturen nach einer Kontaktierung der Kontakte bzw. Kontaktstellen des zu integrierenden elektronischen Bauteils wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß nach dem Aufbringen der elektrisch leitenden Schicht die Löcher bzw. Durchbrechungen entsprechend den Kontakten des Bauteils im wesentlichen vollständig mit leitendem Material, insbesondere durch eine galvanische Abscheidung von leitendem Material gefüllt werden.
[0019] Für eine weitere Herstellung bzw. Strukturierung von insbesondere leitenden bzw. leitfähigen Elementen oder Strukturen der herzustellenden Leiterplatte wird gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen, daß nach dem Füllen der Löcher mit einem leitenden Material eine im wesentlichen vollflächige Schicht aus einem leitenden Material, insbesondere durch galvanische Abscheidung oder ein Plattieren aufgebracht wird.
[0020] Eine Herstellung von leitenden bzw. leitfähigen Strukturen, wie beispielsweise Leiterbahnen, läßt sich beispielsweise dadurch durchführen, daß die im wesentlichen vollflächig leitende Schicht nachfolgend einer Strukturierung, beispielsweise einer Laserstrukturierung, Fotostrukturierung oder dgl., unterworfen wird, wie dies einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens entspricht.
[0021] Zur Erzielung einer entsprechend zuverlässigen Wärmeabfuhr, welche bei einer hohen Integrationsdichte als auch Kompaktheit des aufzunehmenden Bauteils erforderlich ist, wird darüber hinaus vorgeschlagen, daß ein thermisch leitender bzw. leitfähiger Kleber zur Festlegung des Bauteils verwendet wird, wie dies einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens entspricht.
[0022] Das erfindungsgemäße Verfahren läßt sich insbesondere zur Herstellung einer mehrlagigen Leiterplatte einsetzen.
[0023] Die Erfindung wird nachfolgend anhand von in der beiliegenden Zeichnung schematisch dargestellten Ausführungsbeispielen näher erläutert. In dieser zeigen: [0024] Fig. 1a bis 1f unterschiedliche Schritte eines erfindungsgemäßen Verfahrens zur Her stellung einer Leiterplatte mit einem integrierten elektronischen Bauteil; und [0025] Fig. 2a bis 2g eine abgewandelte Ausführungsform eines erfindungsgemäßen Verfah rens zur Herstellung einer Leiterplatte, wobei in Fig. 2 jeweils nur die Verfahrensschritte bis zur Entfernung von Kleber aus den Löchern bzw. Durchbrechungen der den Bauteil abstützenden Schicht näher dargestellt 4/12 österreichisches Patentamt AT12316U1 2012-03-15 sind, während weitere Schritte einer Herstellung und Integration des Bauteils in eine insbesondere mehrlagige Leiterplatte in Fig. 1 entnehmbar sind.
[0026] In sämtlichen Figuren ist lediglich ein Teilbereich einer herzustellenden Leiterplatte im Bereich einer Festlegung eines in die Leiterplatte zu integrierenden, elektronischen Bauteils schematisch dargestellt. Hierbei ist davon auszugehen, daß insbesondere dargestellte Dicken einzelner Schichten bzw. Lagen als auch Abmessungen des elektronischen Bauteils sowie Abstände einer lediglich beispielhaft dargestellten, geringen Anzahl von Kontakten bzw. Kontaktstellen sowie Abmessungen von Löchern bzw. Durchbrechungen zur Kontaktierung der Kontaktstellen nicht maßstabgetreu sind.
[0027] In einem ersten Verfahrensschritt gemäß Fig. 1a wird eine Schicht 1 zur Abstützung eines nachfolgend dargestellten, zu integrierenden, elektronischen Bauteils auf einer mit 2 bezeichneten Trägerschicht zur Verfügung gestellt.
[0028] In Fig. 1b ist ersichtlich, daß in einem nachfolgenden Verfahrensschritt in der Schicht 1 Löcher bzw. Durchbrechungen 3 entsprechend Kontakten des in weiterer Folge auf der Schicht 1 abzustützenden bzw. festzulegenden, elektronischen Bauteils beispielsweise durch ein Laserbohren oder Ätzen hergestellt werden. Für ein Bohren der Schicht 1 kann beispielsweise ein Laser verwendet werden, mit welchem rasch und zuverlässig die Löcher bzw. Durchbrechungen 3 für eine nachfolgende Kontaktierung von Kontakten des in die Leiterplatte zu integrierenden, elektronischen Bauteils hergestellt werden können.
[0029] In einem weiteren Verfahrensschritt gemäß Fig. 1c erfolgt eine Festlegung eines elektronischen Bauteils 4 an der Schicht 1, wobei zur Festlegung ein Kleber 5 angedeutet ist. Darüber hinaus ist aus Fig. 1c ersichtlich, daß die Bohrungen bzw. Durchbrechungen 3, welche ebenfalls durch den Kleber 5 gefüllt sind, entsprechend den Positionen von mit 6 bezeichneten Kontakten bzw. Kontaktstellen des Bauteils 4 in der Schicht 1 ausgebildet wurden und die Kontakte 6 zu den Bohrungen bzw. Durchbrechungen 3 gerichtet sind.
[0030] Im Zusammenhang mit den schematisch in Fig. 1c angedeuteten Kontakten bzw. Kontaktstellen 6 wird darauf verwiesen, daß üblicherweise derartige, in eine Leiterplatte zu integrierende, elektronische Bauteile 4 eine äußerst große Anzahl von Kontakten bzw. Kontaktstellen 6 mit entsprechend gegenüber der zeichnerischen Darstellung stark verringerten Abständen aufweisen.
[0031] Nach der Anordnung bzw. Festlegung des elektronischen Bauteils 4 an der Schicht 1 erfolgt in dem Schritt gemäß Fig. 1d eine Ummantelung bzw. Einbettung des elektronischen Bauteils 4 durch Vorsehen bzw. Anordnen eines isolierenden Materials 7, wobei das isolierende Material 7 beispielsweise von einer mit einer entsprechend auf die Abmessungen des einzubettenden, elektronischen Bauteils 4 abgestimmten Ausnehmung gebildeten Prepreg-Folie gebildet ist oder eine den elektronischen Bauteil 4 umgebende Schicht bzw. Lage 7 aus einem isolierenden Harz angeordnet wird.
[0032] Darüber hinaus ist in Fig. 1d die Ausbildung bzw. Anbringung einer weiteren Schicht bzw. Lage, beispielsweise einer leitenden bzw. leitfähigen Schicht 8 für einen weiteren Aufbau einer insbesondere mehrlagigen Leiterplatte angedeutet.
[0033] Nachfolgend erfolgt in einem weiteren Verfahrensschritt gemäß Fig. 1e eine Entfernung der Trägerschicht 2, worauf in einem weiteren Verfahrensschritt gemäß Fig. 1f der in den Löchern bzw. Durchbrechungen 3 der Schicht 1 aufgenommene bzw. befindliche Kleber 5 entfernt wird.
[0034] Diese Entfernung des in den Löchern bzw. Durchbrechungen 3 befindlichen Klebers 5 erfolgt durch ein Beaufschlagen mit einem Laserstrahl, welcher in Fig. 1f schematisch mit 9 angedeutet ist.
[0035] Der zur Entfernung des in den Durchbrechungen bzw. Löchern 3 befindlichen Klebers eingesetzte Laserstrahl wird beispielsweise von einem CO2-Laser gebildet, wobei insbesondere 5/12 österreichisches Patentamt AT12316U1 2012-03-15 in Abstimmung mit üblicherweise in derartigen Klebern 5 enthaltenen Materialien und/oder Füllstoffen folgende Parameter entsprechend Beispiel 1 für eine sichere und zuverlässige Entfernung des Klebers aus den Löchern bzw. Durchbrechungen 3 eingesetzt bzw. gewählt werden: [0036] Beispiel 1 dünne Kleberschicht (15-30 pm) und/oder geringer Füllstoffgehalt
Gepulster CO2-Laser
Leistung: 3 Watt
Strahldurchmesser: 180 pm
Pulsdauer: 6 ps
Anzahl der Pulse: 13
Lochdurchmesser: 75 pm [0037] Aus der Darstellung gemäß Fig. 1f ist darüber hinaus ersichtlich, daß der Durchmesser bzw. die Abmessung des Laserstrahls 9 die Abmessung bzw. lichte Weite der Löcher bzw. Durchbrechungen 3 übersteigt, so daß auch bei Einhaltung geringerer Anforderungen an die Präzision zur Ausrichtung des Laserstrahls 9 relativ zu den Löchern 3 sicher und zuverlässig eine Entfernung des Klebers 5 aus den Löchern bzw. Durchbrechungen 3 durch deren vollständige Abdeckung erfolgt.
[0038] Aus der Darstellung gemäß Fig. 1f ist darüber hinaus ersichtlich, daß der durch den Laserstrahl 9 zur Verfügung gestellte gerichtete Strahl zuverlässig den Kleber 5 lediglich aus den Löchern bzw. Durchbrechungen 3 entfernen wird, während nicht zu befürchten ist, daß beispielsweise durch ein unkontrolliertes Eindringen bzw. Einbringen von gemäß dem Stand der Technik eingesetzten chemischen Reinigungslösungen der Kleber auch in weiteren Teilbereichen zwischen der Schicht 1 und dem festzulegenden Bauteil 4 entfernt wird und somit die Anhaftung des Bauteils 4 an der Schicht 1 beeinträchtigt bzw. verschlechtert wird und/oder die Gefahr eines Auftretens von Kurzschlüssen besteht.
[0039] In der Darstellung gemäß Fig. 1g ist der nach Entfernung des Klebers aus den Durchbrechungen bzw. Löchern 3 erzielte Zustand der nunmehr freigelegten Kontakte bzw. Kontaktstellen 6 des elektronischen Bauteils 4 im Detail ersichtlich.
[0040] Nach einer derartigen Entfernung des Klebers aus den Löchern bzw. Durchbrechungen 3, wie dies in den Schritten gemäß Fig. 1f und 1g dargestellt ist, erfolgt in einem weiteren Verfahrensschritt eine Ausbildung bzw. Aufbringung einer elektrisch leitenden Schicht 10 zur Kontaktierung der Kontakte bzw. Kontaktstellen 6 des zu integrierenden elektronischen Bauteils 4. Wie aus Fig. 1h ersichtlich, erfolgt die Ausbildung der elektrisch leitenden und eine vergleichsweise geringfügige Stärke aufweisenden Schicht 10 zur Kontaktierung der Kontakte 6 im wesentlichen vollflächig auf der von dem zu integrierenden elektronischen Bauteil 4 abgewandten Seite bzw. Oberfläche der den elektronischen Bauteil abstützenden Schicht 1. Die elektrisch leitende Schicht 10 kann beispielsweise durch ein chemisches Abscheiden eines elektrisch leitenden bzw. leitfähigen Materials, beispielsweise Kupfer, oder ein Sputtern einer metallischen Schicht mit einer entsprechend geringen Schichtstärke von beispielsweise weniger als 1 pm aufgebracht bzw. ausgebildet werden.
[0041] Für eine weitere Ausbildung einer insbesondere mehrlagigen Leiterplatte erfolgt gemäß dem in Fig. 1h dargestellten Verfahrensschritt in weiterer Folge nach dem Ausbilden der elektrisch leitenden Schicht 10 ein Verfüllen der in Fig. 1h mit 11 angedeuteten Freiräume der Löcher bzw. Durchbrechungen 3 entsprechend den Kontakten bzw. Kontaktstellen 6 des zu integrierenden elektronischen Bauteils 4 ebenso mit einem leitenden bzw. leitfähigen Material, beispielsweise Kupfer, wobei in dem Verfahrensschritt gemäß Fig. 1i darüber hinaus angedeutet ist, daß nach einem Verfüllen dieser Freiräume 11 darüber hinaus im wesentlichen vollflächig eine leitende bzw. leitfähige Schicht 12 aufgebracht wird.
[0042] Unter Berücksichtigung der Tatsache, daß die im Verfahrensschritt gemäß Fig. 1h ausgebildete leitende bzw. leitfähige Schicht 10 üblicherweise aus demselben Material wie demje- 6/12 österreichisches Patentamt AT12316U1 2012-03-15 nigen zur Verfüllung der Hohlräume 11 als auch zur Ausbildung der Schicht 12 gebildet ist, ist in Fig. 1i die in Fig. 1h getrennt dargestellte leitende bzw. leitfähige Schicht 10 nicht mehr separat angedeutet und bildet somit einen Bestandteil des Materials zur Verfüllung der Löcher bzw. Durchbrechungen 3 entsprechend den Kontakten 6 als auch der zusätzlichen leitenden Schicht 12.
[0043] In den Verfahrensschritten gemäß Fig. 1k und 11 sind weitere Strukturierungsschritte einer Strukturierung der insbesondere mehrlagigen Leiterplatte angedeutet, wobei bei der Darstellung gemäß Fig. 1k ersichtlich ist, daß eine Strukturierung eines Resists 13 entsprechend einer nachfolgenden Strukturierung insbesondere der Schicht bzw. Lage 12 und/oder der damit gekoppelten Schicht 1 erfolgt. Bei dem Verfahrensschritt gemäß Fig. 11 ist angedeutet, daß entsprechend dem in Fig. 1k aufgebracht Resist 13 Teilbereiche der Schicht 12 wiederum entfernt werden, wie dies durch die abgesetzten bzw. ausgenommenen Bereiche 14 und 15 in Fig. 11 angedeutet ist. In Fig. 11 ist darüber hinaus angedeutet, daß auch gleichzeitig eine entsprechende Strukturierung der weiteren Schicht 8 vorgenommen werden kann.
[0044] Während zur Abstützung des zu integrierenden elektronischen Bauteils 4 im wesentlichen ein beliebiges Material für die Schicht 1 gewählt werden kann, wird insbesondere für eine weitere Strukturierung von leitenden bzw. leitfähigen Elementen vorgeschlagen, daß bereits die Schicht 1 ebenfalls aus einem leitenden bzw. leitfähigen Material gebildet ist, so daß bei dem in Fig. 1i dargestellten Verfahrensschritt im wesentlichen eine kombinierte Schicht aus im wesentlichen identem Material der Schichten bzw. Lagen 1 und 12 zur Verfügung gestellt wird, wie dies auch in den nachfolgenden Verfahrensschritten gemäß Fig. 1k und 11 als einheitliche Schicht angedeutet ist.
[0045] Im Falle einer Ausbildung der abstützenden Schicht 1 aus einem leitenden bzw. leitfähigen Material ist darüber hinaus vorgesehen, daß eine Isolierung der einzelnen Kontakte bzw. Kontaktstellen 6 gegenüber der leitenden Schicht 1 durch ein Vorsehen einer entsprechenden Dicke bzw. Stärke des Klebers 5 erfolgt.
[0046] Bei der Darstellung gemäß Fig. 2 werden die Bezugszeichen der Fig. 1 für gleiche Elemente bzw. Bauteile beibehalten, wobei bei einem Vergleich der Verfahrensschritte gemäß Fig. 1a bis 1g mit den Verfahrensschritten gemäß Fig. 2a bis 2g ersichtlich ist, daß die wesentlichen Unterschiede zwischen dem in Fig. 1 und Fig. 2 dargestellten Verfahren insbesondere in den relativen Abmessungen der Kontakte 6 des zu integrierenden elektronischen Bauteils 4 als auch in der Dicke des bei dem Verfahren gemäß Fig. 2 eingesetzten Klebers 5 liegen.
[0047] So wird auch bei dem in Fig. 2 dargestellten Verfahren gemäß Fig. 2a in einem ersten Verfahrenschritt eine Schicht 1 auf einer Trägerschicht 2 zur Verfügung gestellt, worauf im nachfolgenden Verfahrensschritt gemäß Fig. 2b Löcher bzw. Durchbrechungen 3 in der Schicht 1 ausgebildet werden.
[0048] Gemäß dem Verfahrensschritt von Fig. 2c erfolgt ein Aufbringen von Kleber 5 zum Festlegen des zu integrierenden, elektronischen Bauteils 4 in gegenüber der Ausbildung von Fig. 1 vergrößerter Schichtstärke, wobei auch die Kontakte 6 bei der Darstellung gemäß Fig. 2 größere Abmessungen als jene von Fig. 1 aufweisen, wobei dies durch eine entsprechende größere Ausbildung der Löcher bzw. Durchbrechungen 3 berücksichtigt wird.
[0049] Ähnlich wie bei der Ausführungsform gemäß Fig. 1 erfolgt bei dem Verfahrensschritt gemäß Fig. 2d wiederum eine Ummantelung des zu integrierenden, elektronischen Bauteils 4, worauf bei dem Verfahrensschritt gemäß Fig. 2e eine Entfernung der Trägerschicht 2 vorgenommen wird.
[0050] Zur Entfernung des Klebers 5 im Bereich der Durchbrechungen bzw. Löcher 3 wird auch bei dem Verfahrensschritt, welcher in Fig. 2f dargestellt ist, ein Laserstrahl eingesetzt, welcher mit 16 bezeichnet ist. Der Laserstahl 16 kann wiederum ähnlich wie bei der Ausführungsform gemäß Fig. 1f von einem C02-Laser gebildet sein, wobei insbesondere unter Berücksichtigung der größeren Schichtstärke des Klebers 5 folgende Parameter entsprechend Beispiel 2 zur vollständigen Entfernung des Klebers aus den Löchern bzw. Durchbrechungen 3 in einer ent- 7/12

Claims (12)

  1. österreichisches Patentamt AT12316U1 2012-03-15 sprechend kurzen Zeitdauer zum Einsatz gelangen: [0051] Beispiel 2 dicke Kleberschicht (30 - 50 pm) und/oder hoher Füllstoffgehalt Gepulster CO2-Laser Leistung: 4 Watt Strahldurchmesser: 280 pm Pulsdauer: 8 ps Anzahl der Pulse: 13 Lochdurchmesser: 120 pm [0052] Bei der Darstellung des Verfahrensschritts gemäß Fig. 2g ist wiederum ersichtlich, daß nach Einsatz des Laserstrahls 16 gemäß dem Verfahrensschritt von Fig. 2f die Löcher bzw. Durchbrechungen 3 vollständig von Kleber 5 befreit sind, wobei wiederum durch die gerichtete Anordnung des Laserstrahls 16 eine über die Löcher bzw. Durchbrechungen 3 hinausgehende Entfernung von Kleber 5 nicht befürchtet werden muß. [0053] Ähnlich wie bei der in Fig. 1f dargestellten Ausführungsform weist auch der Laserstrahl 16 gegenüber den Löchern bzw. Durchbrechungen 3 größere Abmessungen auf, um geringere Anforderungen im Hinblick auf die Orientierung bzw. Registrierung des Laserstrahls 16 zu den Löchern 3 zu erfüllen, wobei eine zuverlässige Entfernung des Klebers 5 aus den Löchern 3 erzielbar ist, so daß insgesamt die Prozeßdauer optimiert und verringert werden kann. [0054] Weitere Verfahrensschritte zur Ausbildung bzw. Aufbringung der elektrisch leitenden Schicht 10 zur Kontaktierung der Kontakte 6 des zu integrierenden Bauteils 4 als auch zur Anordnung und/oder Ausbildung weiterer Elemente einer insbesondere mehrlagigen Leiterplatte werden entsprechend den in Fig. 1h bis 11 dargestellten Verfahrensschritten gemäß der vorangehenden Ausführungsform vorgenommen. [0055] Darüber hinaus können die insbesondere in Fig. 1h bis 11 dargestellten Verfahrensschritte zur Strukturierung der insbesondere, mehrlagigen Leiterplatte unter Einbettung des elektronischen Bauteils 4 insbesondere nach Ausbildung bzw. Herstellung der elektrisch leitenden Schicht 10 zur Kontaktierung der Kontakte 6 des zu integrierenden, elektronischen Bauteils 4 auch von den in Fig. 1h bis 11 dargestellten Verfahrensschritten abweichend durchgeführt werden. [0056] Insbesondere ist davon auszugehen, daß zur Herstellung bzw. weiteren Ausbildung einer mehrlagigen Leiterplatte neben der lediglich schematisch in den Fig. 1h bis 11 angedeuteten Strukturierung weitere Lagen bzw. Schichten aufgebaut und strukturiert werden. Ansprüche 1. Verfahren zur Integration eines elektronischen Bauteils in eine Leiterplatte, umfassend die folgenden Schritte: - Bereitstellen einer Schicht einer Leiterplatte zur Abstützung des elektronischen Bauteils, - Ausbilden von Löchern bzw. Durchbrechungen in der Schicht entsprechend den Kontakten des elektronischen Bauteils, - Aufbringen eines Klebers auf der Schicht zur Abstützung des elektronischen Bauteils, wobei der Kleber zumindest entsprechend der Größe des elektronischen Bauteils aufgebracht wird, - Festlegen des elektronischen Bauteils auf der Schicht mit zu der Schicht und zu den Löchern bzw. Durchbrechungen gerichteten Kontakten, - Entfernen von gegebenenfalls im Bereich der Löcher bzw. Durchbrechungen befindlichem Kleber durch ein Beaufschlagen mit einem Laserstrahl, und - Ausbilden einer elektrisch leitenden Schicht zur Kontaktierung der Kontakte des elektronischen Bauteils an der vom Bauteil abgewandten Oberfläche bzw. Seite der Schicht, 8/12 österreichisches Patentamt AT12316U1 2012-03-15 dadurch gekennzeichnet, daß zur Entfernung des Klebers (5) in den Löchern bzw. Durchbrechungen (3) ein Laserstrahl (9, 16) eingesetzt wird, dessen Abmessung bzw. Durchmesser die lichte Weite der Löcher bzw. Durchbrechungen (3) übersteigt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Kleber (5) im Bereich der Löcher bzw. Durchbrechungen (3) durch einen C02-Laserstrahl (9, 16) entfernt wird.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß für die Entfernung des Klebers (5) aus den Löchern bzw. Durchbrechungen ein Laser (9, 16), insbesondere gepulster CO2-Laser mit einer Leistung von 0,1 bis 75 Watt, insbesondere von 0,1 bis 7 Watt, für einen Zeitraum von 0,1 bis 20 ps eingesetzt wird.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der elektronische Bauteil (4) nach dem Festlegen an der Schicht (1) von einem isolierenden Material (7), insbesondere einer Prepreg-Folie und/oder einem Harz umgeben wird.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Schicht (1) zur Abstützung des elektronischen Bauteils (4) vor der Ausbildung der Löcher bzw. Durchbrechungen (3) auf eine Trägerschicht (2) aufgebracht wird, welche vor dem Entfernen des Klebers (5) aus den Löchern bzw. Durchbrechungen (3) entfernt wird.
  6. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Schicht (1) zur Abstützung des elektronischen Bauteils (4) von einer leitenden Schicht gebildet wird.
  7. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die elektrisch leitende Schicht (10) zur Kontaktierung der Kontakte (6) des elektronischen Bauteils (4) durch ein chemisches Abscheiden eines elektrisch leitenden bzw. leitfähigen Materials, insbesondere Kupfer, oder ein Sputtern einer metallischen Schicht ausgebildet wird.
  8. 8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die elektrisch leitende Schicht (10) im wesentlichen vollflächig auf der vom Bauteil (4) abgewandten Oberfläche der abstützenden Schicht (1) aufgebracht wird.
  9. 9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß nach dem Aufbringen der elektrisch leitenden Schicht (10) die Löcher bzw. Durchbrechungen (3) entsprechend den Kontakten (6) des Bauteils (4) im wesentlichen vollständig mit leitendem Material, insbesondere durch eine galvanische Abscheidung von leitendem Material gefüllt werden.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß nach dem Füllen der Löcher (3) mit einem leitenden Material eine im wesentlichen vollflächige Schicht (12) aus einem leitenden Material, insbesondere durch galvanische Abscheidung oder ein Plattieren aufgebrachtwird.
  11. 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die im wesentlichen vollflächig leitende Schicht (12) nachfolgend einer Strukturierung, beispielsweise einer Laserstrukturierung, Fotostrukturierung oderdgl., unterworfen wird.
  12. 12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß ein thermisch leitender bzw. leitfähiger Kleber (5) zur Festlegung des Bauteils verwendet wird. Hierzu 3 Blatt Zeichnungen 9/12
AT0061908U 2008-10-30 2008-10-30 Verfahren zur integration eines elektronischen bauteils in eine leiterplatte AT12316U1 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
AT0061908U AT12316U1 (de) 2008-10-30 2008-10-30 Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
US13/125,885 US8914974B2 (en) 2008-10-30 2009-10-28 Method for integrating an electronic component into a printed circuit board
EP09756396A EP2342959A1 (de) 2008-10-30 2009-10-28 Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
JP2011533484A JP5833926B2 (ja) 2008-10-30 2009-10-28 電子構成部品をプリント回路基板に組み込むための方法
KR1020117009747A KR20110076979A (ko) 2008-10-30 2009-10-28 인쇄회로기판에 전자부품을 통합하는 방법
US13/125,858 US20110198018A1 (en) 2008-10-30 2009-10-28 Method for integrating an electronic component into a printed circuit board
PCT/AT2009/000418 WO2010048653A2 (de) 2008-10-30 2009-10-28 Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
CN200980143054.0A CN102204418B (zh) 2008-10-30 2009-10-28 用于将电子部件集成到印制电路板中的方法
PCT/AT2009/000419 WO2010048654A1 (de) 2008-10-30 2009-10-28 Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
EP09748690.6A EP2342958B1 (de) 2008-10-30 2009-10-28 Verfahren zur integration eines elektronischen bauteils in eine leiterplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
AT0061908U AT12316U1 (de) 2008-10-30 2008-10-30 Verfahren zur integration eines elektronischen bauteils in eine leiterplatte

Publications (1)

Publication Number Publication Date
AT12316U1 true AT12316U1 (de) 2012-03-15

Family

ID=41508248

Family Applications (1)

Application Number Title Priority Date Filing Date
AT0061908U AT12316U1 (de) 2008-10-30 2008-10-30 Verfahren zur integration eines elektronischen bauteils in eine leiterplatte

Country Status (4)

Country Link
US (1) US20110198018A1 (de)
EP (1) EP2342959A1 (de)
AT (1) AT12316U1 (de)
WO (1) WO2010048654A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT13055U1 (de) * 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
KR20140060517A (ko) * 2011-09-12 2014-05-20 메이코 일렉트로닉스 컴파니 리미티드 부품 내장 기판의 제조 방법 및 이를 이용한 부품 내장 기판
AT513047B1 (de) * 2012-07-02 2014-01-15 Austria Tech & System Tech Verfahren zum Einbetten zumindest eines Bauteils in eine Leiterplatte
US9084382B2 (en) 2012-10-18 2015-07-14 Infineon Technologies Austria Ag Method of embedding an electronic component into an aperture of a substrate
AT514074B1 (de) 2013-04-02 2014-10-15 Austria Tech & System Tech Verfahren zum Herstellen eines Leiterplattenelements
AT514564B1 (de) 2013-07-04 2015-02-15 Austria Tech & System Tech Verfahren zum Ankontaktieren und Umverdrahten
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US9999136B2 (en) * 2014-12-15 2018-06-12 Ge Embedded Electronics Oy Method for fabrication of an electronic module and electronic module
CN105328344B (zh) * 2015-11-14 2017-07-04 苏州光韵达光电科技有限公司 一种用于球栅陈列结构pcb的激光除胶装置及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437491A (ja) * 1990-05-31 1992-02-07 Matsushita Electric Ind Co Ltd 耐熱性樹脂被膜の剥離方法
US5319183A (en) * 1992-02-18 1994-06-07 Fujitsu Limited Method and apparatus for cutting patterns of printed wiring boards and method and apparatus for cleaning printed wiring boards
JP2710608B2 (ja) 1996-03-01 1998-02-10 日本電気株式会社 有機フィルム加工方法
KR20020021100A (ko) * 1999-05-24 2002-03-18 야마사키 노리쓰카 배선판용 수지 필름의 레이저 가공방법 및 배선판의제조방법
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi

Also Published As

Publication number Publication date
US20110198018A1 (en) 2011-08-18
EP2342959A1 (de) 2011-07-13
WO2010048654A1 (de) 2010-05-06

Similar Documents

Publication Publication Date Title
AT12316U1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
DE60030743T2 (de) Verfahren zum Herstellen einer Leiterplatte
DE602005001932T2 (de) Verfahren zur herstellung eines schaltungsträgers und verwendung des verfahrens
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE69937153T2 (de) Gedruckte leiterplatte und verfahren zu deren herstellung
EP2342958B1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
AT13055U1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
AT10030U1 (de) Verfahren zum herstellen einer starr-flexiblen leiterplatte sowie starr-flexible leiterplatte
DE102009005691A1 (de) Elektrisch leitfähige Schicht, Laminat, welches diese verwendet und Herstellungsverfahren dafür
WO2011079918A2 (de) Leiterstrukturelement und verfahren zum herstellen eines leiterstrukturelements
WO2013029073A1 (de) Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
EP1169893B1 (de) Verfahren zum einbringen von durchkontaktierungslöchern in ein beidseitig mit metallschichten versehenes, elektrisch isolierendes basismaterial
DE102020102372A1 (de) Komponententräger mit Blindloch, das mit einem elektrisch leitfähigen Medium gefüllt ist und das eine Designregel für die Mindestdicke erfüllt
DE60116744T2 (de) Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement
EP3508040A1 (de) Leiterplatte und verfahren zu deren herstellung
WO2011082778A2 (de) Verfahren zur herstellung einer elektronischen baugruppe und elektronische baugruppe
DE3688255T2 (de) Verfahren zur herstellung von mehrschichtleiterplatten.
EP1703781B1 (de) Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement
EP0692178B1 (de) Strukturieren von leiterplatten
DE69931551T2 (de) Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte
WO2006000291A1 (de) Verfahren zur herstellung einer keramischen leiterplatte
EP2280592B1 (de) Ausbilden einer Kontaktfläche auf einer Leiterplatte
DE102020102423A1 (de) Bauteilträger mit geringem Überhang und mit Durchgangsbohrung mit unterschiedlichen Größen der Vorder- und Rückseitenfenster
DE102016200062B4 (de) Verfahren zur Ausbildung elektrisch leitender Durchkontaktierungen in keramischen Schaltungsträgern
WO2011042197A1 (de) Verfahren zur herstellung einer leiterplatte, insbesondere mehrlagenleiterplatte

Legal Events

Date Code Title Description
MM01 Lapse because of not paying annual fees

Effective date: 20131031