TWI567918B - 無凸塊增層與層疊核心混合式結構及其組裝方法 - Google Patents

無凸塊增層與層疊核心混合式結構及其組裝方法 Download PDF

Info

Publication number
TWI567918B
TWI567918B TW100144836A TW100144836A TWI567918B TW I567918 B TWI567918 B TW I567918B TW 100144836 A TW100144836 A TW 100144836A TW 100144836 A TW100144836 A TW 100144836A TW I567918 B TWI567918 B TW I567918B
Authority
TW
Taiwan
Prior art keywords
bbul
die
copper
subsequent
laminated core
Prior art date
Application number
TW100144836A
Other languages
English (en)
Other versions
TW201246498A (en
Inventor
馬修Ｊ 馬努沙羅
馬克Ｓ 海德
拉維Ｋ 拿拉
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201246498A publication Critical patent/TW201246498A/zh
Application granted granted Critical
Publication of TWI567918B publication Critical patent/TWI567918B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

無凸塊增層與層疊核心混合式結構及其組裝方法
所揭露的實施例係有關於半導體裝置基板及將其組裝成半導體裝置設備之製程。
發明背景
於本文中所描述的本發明之數個實施例大體上係有關半導體裝置基板及其組裝製程之領域，並且更特別係有關如何將無凸塊增層(BBUL)結構與層疊核心結構之混合式結構組裝設置成一整體性半導體裝置設備之製程。
依據本發明之一實施例，係特地提出一種半導體設備，包含：一半導體晶粒，其內嵌於一無凸塊增層(BBUL)結構中；及一層疊核心結構，其抵靠該BBUL結構，其中該層疊核心結構及該BBUL結構係由與兩者呈整體性的一電傳導體部被電性耦合。
圖式簡單說明
為了瞭解獲得本發明之方式，將參照附圖對於上文所簡述的不同實施例作更特定的描述。這些圖式描繪未必依比例繪製的實施例且未被視為限制其範圍。將利用附圖額外確切且詳細地描述及說明部分實施例，其中：第1a圖是根據一範例實施例在加工期間之一半導體裝置的橫剖視圖；第1b圖是根據一實施例之第1a圖描繪的半導體裝置基 板在進一步加工後之橫剖視圖；第1c圖是根據一實施例之第1b圖描繪的半導體裝置基板在進一步加工後之橫剖視圖；第1d圖是根據一實施例之第1c圖描繪的半導體裝置基板在進一步加工後之橫剖視圖；第1e圖是根據一實施例之第1d圖描繪的半導體裝置基板在進一步加工後之橫剖視圖；第1f圖是根據一實施例之第1e圖描繪的半導體裝置基板在進一步加工後之橫剖視圖；第1g圖是根據一範例實施例之一包括無凸塊增層(BBUL)結構及一層疊核心結構的半導體裝置設備在組裝期間之橫剖視圖；第1h圖是根據一實施例之第1g圖描繪的半導體裝置設備在進一步加工後之橫剖視圖；第1j圖是根據一實施例之第1h圖描繪的半導體裝置設備在進一步加工後之橫剖視圖；第1k圖是根據一實施例之第1j圖描繪的半導體裝置設備在進一步加工後之橫剖視圖；第2圖是根據一範例實施例之一堆疊式封裝層疊半導體裝置設備的橫剖視圖；第3圖是根據一範例實施例之一半導體裝置設備的橫剖視圖；第4圖是根據一範例實施例之一堆疊式封裝層疊半導體裝置設備的橫剖視圖； 第5圖是根據一範例實施例之兩個背對背(back-to-back)半導體裝置設備的橫剖視圖；第6圖是根據不同實施例的製程及方法流程圖；及第7圖顯示根據一實施例之一電腦系統的示意圖。
詳細說明
現在將參照圖式，其中類似的結構可具有類似的字尾代號。為了更清楚顯示不同實施例的結構，所包括的圖式是積體電路結構的圖解代表物。因此，所製造的積體電路結構之實際外觀譬如可在顯微照片中呈現不同而仍併入有圖示實施例之所請求的結構。並且，圖式可能只顯示對於瞭解圖示實施例有用之結構。該技藝已知的額外結構可能未被包括以使圖式保持清晰。
第1a圖是根據一範例實施例之一半導體裝置基板100在加工期間的橫剖視圖。半導體裝置基板100係包括一第二箔膜110、一蝕刻障壁膜112、及一第一箔膜114之一雙箔結構。在一實施例中，箔係為被一諸如有機膜等蝕刻障壁所分離之二層的銅。在一實施例中，蝕刻障壁膜112係為銅蝕刻化學物不可穿透之一銲阻材料。
第一箔膜114的厚度(沿著Z方向所測量)可由將在蝕刻一晶粒腔穴之後被內嵌於第二箔膜114內的一給定晶粒厚度所決定。
第1b圖是根據一實施例之第1a圖描繪的半導體裝置基板在進一步加工後之橫剖視圖。半導體裝置基板101已藉由 圖案化一乾膜及將一腔穴116蝕刻至第一箔膜114內而被加工。一諸如晶粒118等半導體裝置已被座接至蝕刻障壁膜112上。在一實施例中，藉由將一黏劑120配送至腔穴116內、或藉由在座接晶粒118之前將黏劑膜120預先附接至晶粒背部而使得晶粒118被附接。黏劑膜120係被描繪於第1b圖中，且除非明確排除，其可出現在未顯示的選定實施例中。
第1c圖是根據一實施例之第1b圖描繪的半導體裝置基板在進一步加工後之橫剖視圖。當從負Z方向趨近時，半導體裝置基板102已藉由將一第一介電膜122層疊在構成半導體裝置基板102的整體面板上方而被加工。晶粒118已如圖示藉由層疊製程被包封。
在一實施例中，第一介電膜122係在一粗化製程後被附接於第一箔膜114上，以利於第一介電膜122與其黏著。在一實施例中，用以在第一箔膜114中形成凹部116之化學蝕刻係在座接晶粒118之前進行。化學蝕刻係利於粗化第一箔膜114。之後，除非明確另外描述，第一介電膜122可稱為無凸塊增層(BBUL)第一膜122。
第1d圖是根據一實施例之第1c圖描繪的半導體裝置基板在進一步加工後之橫剖視圖。半導體裝置基板103已被加工形成晶粒導縫124至BBUL第一膜122內以開啟對於晶粒118的接觸部。晶粒導縫124已由雷射鑽製及後續的去污清潔被形成以從晶粒導縫底部清潔樹脂髒污並粗化第一介電膜122的表面以供進一步增建加工。
第1e圖是根據一實施例之第1d圖描繪的半導體裝置基板在進一步加工後之橫剖視圖。半導體裝置基板104已藉由半加成製程(SAP)被加工，以充填第一接觸部126至晶粒導縫124內(第1d圖)且形成第一接觸襯墊128。在形成接觸部126及第一接觸襯墊128之後，使用半加成製程(SAP)以供晶粒118進一步增層耦合至外界。
第1f圖是根據一實施例之第1e圖描繪的半導體裝置基板在進一步加工後之橫剖視圖。半導體裝置基板105已經以一BBUL第二膜130、連帶以BBUL第二接觸部132(列出其一者)、及BBUL第二接觸襯墊134被加工。亦可看出：一BBUL後續膜136已在圖示實施例中形成為最後的BBUL層。並且，BBUL後續接觸部138及BBUL後續接觸襯墊140已與BBUL後續膜136相聯結。BBUL後續接觸襯墊140係經由一層疊核心介面罩幕142被曝露。BBUL後續膜136暨BBUL後續接觸襯墊140係形成一層疊核心介面144，如同此揭示將進一步描述。
可看出BBUL第三膜130係抵靠BBUL後續膜136。此時可瞭解：可存在不只三個所描繪的BBUL膜，使得BBUL後續膜136可具有與其抵靠的BBUL第二膜132以外之物。易言之，一BBUL第三膜可位居BBUL第二膜132及BBUL後續膜136之間，連同附屬的BBUL第三接觸部及第三接觸襯墊。此時亦可瞭解：可根據一給定應用需求而存在不只一BBUL第三膜，接著係為形成層疊核心介面144之BBUL後續膜136及BBUL後續接觸襯墊140。在一實施例中，BBUL第一膜 122、BBUL第二膜130、及BBUL後續膜136係與一抵靠BBUL第二膜130及BBUL後續膜136的各者之BBUL第三膜互補。在一實施例中，BBUL第一膜122、BBUL第二膜130、及BBUL後續膜136係與配置於BBUL第二膜130及BBUL後續膜136之間且抵靠BBUL第二膜130及BBUL後續膜136之BBUL第三及第四膜互補。可將更多的BBUL膜製作至其中對於該效應具有一有用的給定應用之BBUL結構內。
之後，包括首先是BBUL第一膜122且最後是(在負Z方向)BBUL後續接觸襯墊140及介面罩幕142之BBUL結構係可稱為BBUL結構146。
第1g圖是根據一範例實施例之一包括BBUL結構146、其中內嵌的晶粒118、及一層疊核心結構148之半導體裝置設備106在組裝期間的橫剖視圖。
層疊核心結構148已藉由在一層疊核心152中機械鑽製通孔150而被加工。藉由非限制性範例實施例，層疊核心152可包括一有機體塊材料152暨金屬間際層154、156及158。描繪三個金屬間際層，但可存在更多或更少個。在一實施例中，只存在一金屬間際層。在一實施例中，存在四至十個之間的金屬間際層。亦看出：金屬間際層154、156及158係使兩PTH短路至彼此(發生兩次)。依據一給定晶粒118的一給定功率或信號輸送要求而定，不只二個PTH可利用至少一金屬間際層被短路至彼此內。
在一實施例中，層疊核心148係為一預浸物材料，諸如一織造玻璃及環氧樹脂(FR4)材料。可根據一給定應用對於 層疊核心148使用其他結構。
在一實施例中，各通孔150具有從100微米(μm)至350μm的範圍之寬度(沿著X方向測量)。在一實施例中，各通孔150具有從100μm至350μm的範圍之寬度。層疊核心結構148整體可根據一實施例具有400μm至1400μm的範圍之厚度(在Z方向測量)。在一實施例中，通孔150已以一機械鑽具被搪孔，使得通孔150具有以寬度及厚度實施例作為維度描述的實質地正圓柱形狀因數。在一實施例中，通孔150的寬度是100μm且厚度是400μm。在一實施例中，通孔150的寬度是100μm且厚度是1400μm。在一實施例中，通孔150的寬度是350μm且厚度是400μm。在一實施例中，通孔150的寬度是350μm且厚度是1400μm。
在鑽製通孔150之後，進行去污、無電極Cu鍍覆及電解Cu鍍覆以形成經鍍覆通孔(PTHs)160，其可稱為一PTH壁上的一鍍覆第一膜160。層疊核心結構148的兩表面上之經鍍覆Cu係由機械研磨被移除。
半導體裝置設備106藉由方向箭頭顯示成在Z方向被組裝，使得BBUL結構146的層疊核心介面144在數個BBUL後續結合襯墊140對接於層疊核心148。
第1h圖是根據一實施例之第1g圖描繪的半導體裝置設備在進一步加工後之橫剖視圖。半導體裝置設備107已藉由移除箔結構以在其背側119曝露出晶粒118而被加工。半導體裝置設備107此時具有一被曝露的晶粒側184。晶粒118的主動側117亦稱為主動表面117。主動表面117係接觸於第一 接觸部126(請見第1e圖)。此時可瞭解：諸如排熱器、散熱器、散熱塊及類似物等冷卻解決方案可被組裝以抵靠晶粒背側119。
進一步加工係包括根據一實施例藉由一快速無電極鍍覆技術鍍覆至PTH 160內以形成身為一強化鍍覆162之一電傳導體部。強化鍍覆162係形成於身為PTH 160之側壁上、暨BBUL後續結合襯墊140上。強化鍍覆162亦可描述成在一端閉合形成杯形之一中空圓柱。其閉合端係位於強化鍍覆162已與後續結合襯墊140形成一連接之處。形成電傳導體部162之製程係導致對於後續結合襯墊140的一連接，其使得電傳導體部162對於BBUL結構146及層疊核心結構148皆成為整體性。因此，已藉由形成電傳導體部162之製程達成一整體性結構。
在一實施例中，使用一無電極銅鍍覆技術形成強化鍍覆162以在層疊核心結構148與BBUL結構146之間產生一有用的電性連接。在一範例實施例中，藉由PTH 160及BBUL後續結合襯墊140的銅鍍覆進行一無電極銅鍍覆製程。因此，若待鍍覆的既存表面上已有Cu，可由於無電極Cu鍍覆的自動催化本質而不需施加催化劑，以免除這些表面上的預處理製程。在一實施例中，強化鍍覆162係以8μm/hr的厚度速率形成，其中2至10μm每小時的範圍之速率係可供取用。用以達成不同鍍覆速率之加工條件的修改係可包括溫度、溶液攪動、及溶解於水性、腐蝕性(譬如NaOH)酚甲醛混合物中的銅之溶液化學物。
在一範例實施例中，使用胞嘧啶作為安定劑以13 pH值及50℃溫度的乙二胺四乙酸(EDTA)藉由一銅溶液進行快速無電極鍍覆。在一範例實施例中，使用苯駢三唑作為安定劑以13pH值及50℃溫度的EDTA藉由一銅溶液進行快速無電極鍍覆。在一範例實施例中，使用2-巰基苯駢噻唑作為安定劑以13pH值及50℃溫度的乙二胺四乙酸(EDTA)藉由一銅溶液進行快速無電極鍍覆。在一實施例中，使用無電極銅鍍覆進行強化鍍覆162的形成。
第1j圖是根據一實施例之第1h圖描繪的半導體裝置在進一步加工後之橫剖視圖。半導體裝置設備108已藉由以一PTH插塞164充填PTH 160及強化鍍覆162而被加工。譬如，一空氣核心層疊核心148係包括一具有一無機顆粒填料的有機材料。在一實施例中，PTH插塞164係為一具有一矽土顆粒填料的環氧樹脂。因此，PTH插塞164在具有非磁性時可稱為“空氣核心”PTH插塞164。可藉由迫使流動的填料材料164進入PTH 160與162內、固化並平面化底部166以移除未位於PTH 160及162的形狀因數內之外來插塞材料，藉以進行PTH插塞164的形成。
可進行進一步加工以形成一平台介面或一平台側結構，其可在底部166進行。
第1k圖是根據一實施例之第1j圖描繪的半導體裝置設備在進一步加工後之橫剖視圖。半導體裝置設備109已經以已形成於層疊核心介面結合襯墊170上方的一平台側膜168、連同形成於平台側膜168中的層疊核心介面接觸部172 而被加工。亦可看出：平台側接觸襯墊174已形成於層疊核心介面接觸部172上，其進一步經由一平台側罩幕176被曝露。層疊核心平台介面結合襯墊170係由遮蓋Cu鍍覆製程及減除蝕刻製程所形成。在層疊核心平台介面結合襯墊170以一Cu蝕刻溶液被粗化之後，平台側膜168係被層疊。層疊核心介面接觸部172係藉由雷射鑽製、導縫底部的去污清潔與表面粗化、以及平台側接觸襯墊174的形成與Cu充填所用之半加成加工(SAP)而形成。
之後，包括首先是層疊核心平台介面結合襯墊170且最後是(在負Z方向)平台側接觸襯墊174及平台側罩幕176之結構係可稱為平台側結構178。此時可瞭解平台側結構178可由半加成加工形成。
半導體裝置設備109可依據一給定功能要求而被組裝至各不同結構。在一實施例中，半導體裝置設備109係為一具有通往一球柵陣列的互連件之第二層級設備。在一實施例中，半導體裝置設備109係為一具有通往一針柵陣列的互連件之第二層級設備。在一實施例中，半導體裝置設備109係為一具有通往一平台柵陣列的互連件之第二層級設備。
在一實施例中，半導體裝置設備109係在電凸塊192被組裝至一基礎基板190。半導體裝置設備109可根據一實施例藉由使平台側接觸襯墊174接觸至電凸塊192而被安裝至基礎基板190。
在一範例實施例中，半導體裝置設備109係為一固持一諸如大晶粒118例如Intel®Xeon®處理器等半導體裝置之設 備，且半導體裝置設備109被組裝至一伺服器刀鋒作為複數個大晶粒的一者或身為其部份。在此實施例中，基礎基板190代表通往一伺服器刀鋒的連接，且表面194可代表基礎基板190從其獲得功率及通信以服務大晶粒118之方向。
在一其中半導體裝置設備109身為一諸如智慧手機實施例或手持式讀取器實施例等手持式裝置的部份之範例實施例中，基礎基板190係為一主機板。在一其中半導體裝置設備109身為一諸如智慧手機實施例或手持式讀取器實施例等手持式裝置的部份之範例實施例中，基礎基板190係為一外殼，諸如個人在使用期間碰觸的部分。一其中半導體裝置設備109身為一諸如智慧手機實施例或手持式讀取器實施例等手持式裝置的部份之範例實施例中，基礎基板190係包括主機板及一外殼，諸如個人在使用期間碰觸的部分。半導體裝置設備109亦可稱為一BBUL結構及層疊核心結構混合式設備。
第2圖是根據一範例實施例之一堆疊式封裝層疊(POP)半導體裝置設備200的橫剖視圖。半導體裝置設備200類似於第1k圖描繪的半導體裝置設備109，具有加工及結構性變異。在一實施例中，BBUL結構246形成期間，第一膜222被加工以具有晶粒側接觸部280暨直接地耦合至晶粒218之第一接觸部226。在剝除箔之後，晶粒側接觸部280係連接至晶粒側接觸襯墊282以在封裝體晶粒側284上與電子裝置構成介面。
現在可瞭解：一堆疊式封裝層疊(POP)設備286可藉由 在晶粒側接觸襯墊282將一頂封裝體286組裝至半導體裝置設備200而被構成。在一實施例中，頂封裝體286係為一記憶體模組，其作為半導體裝置218用的快取記憶體。在一實施例中，頂封裝體286係為一RF裝置，其作為半導體裝置218用的一收發器。在一實施例中，頂封裝體286係在晶粒背表面219包括主動裝置及冷卻解決方案。在一實施例中，頂封裝體286係在晶粒背表面219包括被動裝置及冷卻解決方案。
此時可瞭解：根據數項所揭露的實施例，一諸如第1k描繪的基礎基板190等基礎基板係可被組裝至半導體裝置設備200。亦可瞭解：頂封裝體286可作為與基礎基板類似的外殼功能，但位於半導體裝置設備200的相對側上。
第3圖是根據一範例實施例之一半導體裝置設備300的橫剖視圖。半導體裝置設備300係類似於第1k圖描繪的半導體裝置設備109，具有加工及結構性變異。在一實施例中，BBUL結構346形成期間，複數個晶粒118及318係在類似於第1a圖描繪的第二箔膜110、蝕刻障壁膜112及第一箔膜114的雙箔結構之一箔結構中被加工。
在一實施例中，第一晶粒118係為一處理器，且後續晶粒318亦為諸如一雙核心系統級封裝(SiP)半導體裝置設備300中的一處理器。在一實施例中，第一晶粒118係為一處理器，且後續晶粒318係為一積體處理器及圖形裝置諸如一Intel® Sandy Bridge®裝置。在一實施例中，第一晶粒118係為一處理器諸如一Intel® Atom®處理器，且後續晶粒318 係為一容許半導體裝置300裝設在智慧手機中之RF密集性裝置。在一實施例中，第一晶粒118係為一處理器，且後續晶粒318作為併入有北與南橋的傳統功能之一平台控制器轂(PCH)。在一實施例中，第一晶粒118係為一處理器，且後續晶粒318作為一離散圖形控制器。
半導體裝置300的額外結構係可類似於諸如BBUL結構346、層疊核心結構348及平台側結構178等在其他實施例中所描繪者。
此時可瞭解：根據數項所揭露的實施例，一類似於第1k描繪的基礎基板190之基礎基板係可被組裝至半導體裝置設備300。
此時亦可瞭解：除了第一晶粒118及後續晶粒318外，半導體裝置設備300可包括一第二晶粒。此時亦可瞭解：除了第一晶粒118及後續晶粒318外，半導體裝置設備300可包括複數個晶粒。
第4圖是根據一範例實施例之一半導體裝置設備400的橫剖視圖。半導體裝置設備400類似於第2圖描繪的半導體裝置200，具有加工及結構性變異。在一實施例中，BBUL結構446形成期間，第一膜422被加工以具有晶粒側接觸部480暨直接地耦合至晶粒218之第一接觸部226及額外地具有直接耦合至後續晶粒418之後續第一接觸部426。在剝除箔之後，晶粒側接觸部480係連接至晶粒側接觸襯墊482以在封裝體晶粒側484上與電子裝置構成介面。現在可瞭解：一POP設備可藉由在晶粒側接觸襯墊482將一頂封裝體組 裝至半導體裝置設備400而被構成。在一實施例中，頂封裝體係為一記憶體模組，其作為半導體裝置218用的快取記憶體。在一實施例中，頂封裝體係為一RF裝置，其作為半導體裝置218用的一收發器。在一實施例中，頂封裝體係在晶粒背表面包括主動裝置及冷卻解決方案。在一實施例中，頂封裝體係在晶粒背表面包括被動裝置及冷卻解決方案。
在一實施例中，BBUL結構446形成期間，複數個晶粒218及418係在類似於第1a圖描繪的第二箔膜110、蝕刻障壁膜112及第一箔膜114的雙箔結構之一箔結構中被加工。在一實施例中，第一晶粒218係為一處理器，且後續晶粒418亦為諸如一雙核心系統級封裝(SiP)半導體裝置設備400中的一處理器。在一實施例中，第一晶粒218係為一處理器，且後續晶粒418係為一積體處理器及圖形裝置諸如一Intel® Sandy Bridge®裝置。在一實施例中，第一晶粒218係為一處理器諸如一Intel® Atom®處理器，且後續晶粒418係為一容許半導體裝置400裝設在智慧手機中之RF密集性裝置。
半導體裝置400的額外結構係可類似於諸如BBUL結構446、層疊核心結構448及平台側結構478等在其他實施例中所描繪者。此時可瞭解：所揭露的POP設備實施例可藉由將一頂封裝體在晶粒側接觸襯墊482組裝至半導體裝置設備400而被構成。
此時亦可瞭解：根據數項所揭露的實施例，一類似於第1k描繪的基礎基板190之基礎基板係可被組裝至半導體裝置設備400。
此時亦可瞭解：除了第一晶粒118及後續晶粒418外，藉由在X方向延伸總成，半導體裝置設備400可包括一第二晶粒。此時亦可瞭解：除了第一晶粒118及後續晶粒418外，半導體裝置設備400可包括複數個晶粒。
第5圖是根據一範例實施例之二個背對背半導體裝置設備500在加工期間的橫剖視圖。可瞭解設備500具有從第1a圖開始且繼續到第1f圖的類似加工，其額外加工因素係為半導體裝置基板500以包括一第一晶粒118及一複製晶粒518的背對背BBUL製造被加工。此時可瞭解：第一晶粒118係座接在一第一箔114的一腔穴中，且第二晶粒518座接在一第二晶粒110的一腔穴中。
可看出：半導體裝置基板500已分別以BBUL第二膜130及530、連帶BBUL第二接觸部132及532、及BBUL第二接觸襯墊134及534被加工。亦可看出：BBUL後續膜136及536已形成為最後的BBUL層。並且，BBUL後續接觸部138及538以及BBUL後續接觸襯墊140及540已與BBUL後續膜136及536聯結。BBUL後續接觸襯墊140及540進一步經由層疊核心介面罩幕142及542被曝露。BBUL後續膜136及536暨BBUL後續接觸襯墊140及540係形成層疊核心介面144及544，已如此揭示所描述。
此時可瞭解：可存在不只三個各被描繪的BBUL膜，使得BBUL後續膜136及536可具有與其抵靠的BBUL第二膜132及532以外之物。易言之，BBUL第三及複製第三膜可位居BBUL第二膜132及532以及BBUL後續膜136及536之間， 連同附屬的BBUL第三及複製第三接觸部及接觸襯墊。此時亦可瞭解：根據一給定應用要求可存在不只BBUL第三及複製第三膜，接著是形成層疊核心介面144及544之BBUL後續膜136及536以及BBUL後續接觸襯墊140及540。
包括首先是BBUL第一膜122及522且最後是BBUL後續接觸襯墊140及540以及介面罩幕142及542之BBUL結構係可稱為各別的BBUL結構146及546。
此時可看出：可背對背進行在第1g圖繼續的加工直到諸如在第1h圖達成劈切背對背結構為止。亦可瞭解：POP封裝體可根據數項所揭露的實施例由類似的背對背方法製造。並且，背對背多重第一及後續晶粒可被加工，諸如一第一晶粒218及一後續晶粒418暨一背對背第一晶粒及後續晶粒，其稍後被分離以狀似諸如第4圖描繪的結構。
第6圖是根據不同實施例的製程及方法流程圖600。
在610中，製程係包括將一半導體裝置內嵌於一BBUL結構中。在一非限制性範例實施例中，第1a至1k圖，晶粒118被內嵌至BBUL結構146內。此時可瞭解：諸如第一晶粒118及後續晶粒318等不只一半導體晶粒可被組裝至BBUL結構346內。可進一步瞭解：除了第一晶粒118及後續晶粒318外，可存在一第二晶粒。
在612中，該製程係包括使BBUL結構背對背組裝於一第二BBUL結構。在一非限制性範例實施例中，一第一BULL結構146係與一第二BULL結構546同時且背對背地製造。在一實施例中，產出率實質地倍增。此時可瞭解：BBUL結構 製造期間的彎曲(warpage)議題係被背對背同時加工所降低。
在620中，製程係包括將BBUL結構組裝至一層疊核心以產生一整體性電連接。“整體性電連接”的意義係包括一強化鍍覆162化學結合至一PTH 160且亦至一後續結合襯墊140。藉由此加工實施例，達成一BBUL結構146及一層疊核心結構148的一整體性結構。
在630中，該製程係包括整體性電連接身為一杯形圓柱形經鍍覆通孔之限制。在一非限制性範例實施例中，強化鍍覆162係在無電極銅鍍覆於PTH 160及後續結合襯墊140上期間形成為此形狀。此時可瞭解：可形成其他形狀以達成整體性電連接，依據形成至層疊核心結構內之通孔的形狀因數而定。
在640中，製程係包括將半導體裝置設備組裝至一平台側結構。在一非限制性範例實施例中，平台側結構178係藉由半加成加工技術被製作於層疊核心結構148上。在一實施例中，製程開始於610且終止於640。
在642中，一方法實施例係包括將一頂封裝體組裝至BBUL結構以形成一POP BBUL封裝體。在一非限制性範例實施例中，一POP設備藉由將頂封裝體286在晶粒側接觸襯墊282組裝至半導體裝置設備200而被構成。亦可瞭解：冷卻解決方案可被包括在頂封裝體286中，特別是在晶粒背側219可抵靠頂封裝體286之處。在一實施例中，該方法開始且終止於642。
在650中，一方法實施例係包括將半導體裝置設備在平台側結構組裝至一基礎基板。在一非限制性範例實施例中，一基礎基板190係為一伺服器刀鋒的部份。此時亦可瞭解：該方法在650中包括將一第一晶粒118及一後續晶粒318組裝至一電腦系統內。
第7圖是根據一實施例之一電腦系統700的示意圖。根據此揭示所提供之數項所揭露的實施例及其均等物的任一者，電腦系統700(亦稱為電子系統700)如描繪般可實施任何BBUL結構及層疊核心結構混合式設備。電腦系統700可能是一伺服器刀鋒的部份。電腦系統700可能是一行動裝置，諸如一無線智慧手機。電腦系統700可能是一桌上型或膝上型電腦。電腦系統700可能是一手持式讀取器。電腦系統700可與一汽車呈整體性。電腦系統700可與一電視機呈整體性。
在一實施例中，電子系統700是一包括一系統匯流排720以電性耦合電子系統700的不同組件之電腦系統。系統匯流排720根據不同實施例係為單一匯流排或匯流排的任一組合。電子系統700包括一提供功率至積體電路710之電壓源730。在部分實施例中，電壓源730經由系統匯流排720將電流供應至積體電路710。
根據一實施例，積體電路710係電性耦合至系統匯流排720並包括任何電路、或電路的組合。在一實施例中，積體電路710係包括一可能是任何類型的處理器712。如此處所用，處理器712可指任何類型的電路，諸如但不限於一微處 理器、一微控制器、一圖形處理器、一數位信號處理器、或另一處理器。在一實施例中，處理器712係為一大晶粒，諸如本文揭露的一Intel® Xeon®處理器。可包括在積體電路710中之其他類型的電路係為一特製電路或一特殊應用積體電路(ASIC)，諸如使用於諸如行動電話、智慧手機、呼叫器、可攜式電腦、雙向無線電、及類似的電子系統等無線裝置中之一通信電路714。在一實施例中，處理器710係包括一晶粒上記憶體716諸如靜態隨機存取記憶體(SRAM)。在一實施例中，處理器710係包括內嵌晶粒上記憶體716，諸如內嵌動態隨機存取記憶體(eDRAM)。
在一實施例中，積體電路710係與一耦合至積體電路710的後續積體電路711互補。在一實施例中，積體電路710係與一諸如圖形處理器等後續積體電路711、連同一較一般性處理器710互補。有用的實施例係包括一雙處理器713及一雙通信電路715及雙晶粒上記憶體717諸如SRAM。在一實施例中，雙積體電路710係包括內嵌晶粒上記憶體717諸如eDRAM。
在一實施例中，電子系統700亦包括一外部記憶體740，外部記憶體740轉而包括適於特定應用的一或多個記憶體元件，諸如RAM形式的一主記憶體742，一或多個硬碟機744，及/或一或多個用於處置諸如磁碟片、光碟片(CD)、數位可變碟片(DVD)、快閃記憶體碟機、及該技藝已知的其他可移除式媒體等可移除式媒體746之碟機。外部記憶體740根據一實施例亦可能是內嵌記憶體748。一範例實施例 係為：晶粒170類比於第一晶粒118且晶粒711類比於後續晶粒318。
在一實施例中，電子系統700亦包括一顯示器裝置750，一音訊輸出760。在一實施例中，電子系統700係包括一諸如控制器770等輸入裝置，其可能是一鍵盤、滑鼠、軌跡球、遊戲控制器、麥克風、語音辨識裝置、或將資訊輸入至電子系統700內的任何其他輸入裝置。在一實施例中，一輸入裝置770係為一攝影機。在一實施例中，一輸入裝置770係為一數位錄音機。在一實施例中，一輸入裝置770係為一攝影機及一數位錄音機。
電腦系統700亦可包括被耦合至諸如積體電路710等主動裝置之被動裝置780。在一實施例中，被動裝置780係為一使用於RF電路的指示器。
一基礎基板790可能是運算系統700的部份。在一實施例中，基礎基板790係為一伺服器刀鋒的部份。在一實施例中，基礎基板790係為一主機板，其固持一具有一BBUL結構及層疊核心結構混合式設備實施例的半導體裝置。在一實施例中，基礎基板790係為一板，其上安裝一具有一BBUL結構及層疊核心結構混合式設備的半導體裝置。在一實施例中，基礎基板790併入有虛線790內所含功能的至少一者，並身為一諸如無線通信器的使用者殼套等基板。
如本文所示，積體電路710可以數項不同實施例實行，包括根據數項所揭露實施例及其均等物的任一者之一晶粒中的一單介面互連接面，一電子系統，一電腦系統，一或 多種製造積體電路的方法，及一或多種製造包括根據本文不同實施例中提供的數項揭露實施例及其技藝認可均等物的任一者之一BBUL結構及層疊核心結構混合式設備之電子總成的方法。元件、材料、幾何結構、維度及操作順序係皆可改變以配合特定的I/O耦合要求，包括陣列接觸部數量，用於根據數項揭露BBUL結構及層疊核心結構混合式設備實施例及其均等物的一BBUL結構及層疊核心結構混合式設備之陣列接觸部組態。
雖然晶粒可稱為處理器晶片，可在同句提到RF晶片或記憶體晶片，但不應將其詮釋為均等結構。此揭示全文提及“一實施例”係指連同該實施例所描述的一特定的特徵構造、結構或特徵被包括在本發明的至少一實施例中。“一實施例中”字詞出現在此揭示全文不同地方未必皆指同一實施例。尚且，特定的特徵構造、結構或特徵可在一或多個實施例中以任何適當的方式被組合。
諸如“上”及“下”、“上方”及“下方”等用語可參照所顯示的X-Z座標被理解，且諸如“相鄰”等用語可參照X-Y座標或非Z座標被理解。
提供發明摘要係遵照37 C.F.R.§1.72(b)對於發明摘要的要求，讓讀者得以快速確定技術揭示的本質與主旨。將其提出並瞭解到其不會被用來詮釋或限制申請專利範圍的範圍或意義。
在上文詳細描述中，不同特徵構造在單一實施例中被彙合以簡化揭示。揭示的此方法不被詮釋成反映本發明的 所請求實施例需要比各請求項明述者更多的特徵構造之意圖。而是，如下列申請專利範圍所反映，發明性標的物係位居單一揭露實施例的少於全部特徵構造內。因此，下列申請專利範圍係在本文併入詳細描述中，各請求項本身獨立作為一分離的較佳實施例。
熟習該技術者將易於瞭解：已被依序描述與顯示藉以說明本發明本質之元件及方法階段的細節、材料、及配置係可作出各種不同的其他改變化，而不脫離由申請專利範圍所表示的本發明之原理及範圍。
100‧‧‧半導體裝置基板
101,103,104,105‧‧‧半導體裝置基板
107,108,109,200,300,400‧‧‧半導體裝置設備
110‧‧‧第二箔膜
112‧‧‧蝕刻障壁膜
114‧‧‧第一箔膜
116‧‧‧腔穴
117‧‧‧晶粒118的主動側，主動表面
118,218‧‧‧第一晶粒
119,219‧‧‧晶粒背側
120‧‧‧黏劑
122,522‧‧‧無凸塊增層(BBUL)第一膜
124‧‧‧晶粒導縫
126,226‧‧‧第一接觸部
128‧‧‧第一接觸襯墊
130,530‧‧‧BBUL第二膜
132,532‧‧‧BBUL第二接觸部
134,534‧‧‧BBUL第二接觸襯墊
136,536‧‧‧BBUL後續膜
138,538‧‧‧BBUL後續接觸部
140,540‧‧‧BBUL後續接觸襯墊
142,542‧‧‧層疊核心介面罩幕
144,544‧‧‧層疊核心介面
146,246,346,446,546‧‧‧BBUL結構
148,348,448‧‧‧層疊核心結構
150‧‧‧通孔
152‧‧‧有機體塊材料
154,156,158‧‧‧金屬間際層
160‧‧‧經鍍覆通孔(PTH)
162‧‧‧強化鍍覆
164‧‧‧PTH插塞
166‧‧‧底部
168‧‧‧平台側膜
170‧‧‧層疊核心介面結合襯墊
172‧‧‧層疊核心介面接觸部
174‧‧‧平台側接觸襯墊
176‧‧‧平台側罩幕
178,478‧‧‧平台側結構
184‧‧‧晶粒側
190,790‧‧‧基礎基板
192‧‧‧電凸塊
200‧‧‧堆疊式封裝層疊(POP)半導體裝置設備
218‧‧‧半導體裝置
222,422‧‧‧第一膜
280,480‧‧‧晶粒側接觸部
282,482‧‧‧晶粒側接觸襯墊
284,484‧‧‧封裝體晶粒側
286‧‧‧堆疊式封裝層疊(POP)設備
300‧‧‧雙核心系統級封裝(SiP)半導體裝置設備
318,418‧‧‧後續晶粒
426‧‧‧後續第一接觸部
500‧‧‧背對背半導體裝置設備
518‧‧‧複製晶粒
600‧‧‧製程及方法流程圖
610,612,620,630,640,642,650‧‧‧步驟
700‧‧‧電腦系統，電子系統
710‧‧‧積體電路
711‧‧‧後續積體電路
712‧‧‧處理器
713‧‧‧雙處理器
715‧‧‧雙通信電路
716‧‧‧晶粒上記憶體
717‧‧‧雙晶粒上記憶體
720‧‧‧系統匯流排
730‧‧‧電壓源
740‧‧‧外部記憶體
742‧‧‧主記憶體
744‧‧‧硬碟機
746‧‧‧可移除式媒體
748‧‧‧內嵌記憶體
750‧‧‧顯示器裝置
760‧‧‧音訊輸出
770‧‧‧控制器，輸入裝置
780‧‧‧被動裝置
第1a圖是根據一範例實施例在加工期間之一半導體裝置的橫剖視圖；第1b圖是根據一實施例之第1a圖描繪的半導體裝置基板在進一步加工後之橫剖視圖；第1c圖是根據一實施例之第1b圖描繪的半導體裝置基板在進一步加工後之橫剖視圖；第1d圖是根據一實施例之第1c圖描繪的半導體裝置基板在進一步加工後之橫剖視圖；第1e圖是根據一實施例之第1d圖描繪的半導體裝置基板在進一步加工後之橫剖視圖；第1f圖是根據一實施例之第1e圖描繪的半導體裝置基板在進一步加工後之橫剖視圖；第1g圖是根據一範例實施例之一包括無凸塊增層(BBUL)結構及一層疊核心結構的半導體裝置設備在組裝 期間之橫剖視圖；第1h圖是根據一實施例之第1g圖描繪的半導體裝置設備在進一步加工後之橫剖視圖；第1j圖是根據一實施例之第1h圖描繪的半導體裝置設備在進一步加工後之橫剖視圖；第1k圖是根據一實施例之第1j圖描繪的半導體裝置設備在進一步加工後之橫剖視圖；第2圖是根據一範例實施例之一堆疊式封裝層疊半導體裝置設備的橫剖視圖；第3圖是根據一範例實施例之一半導體裝置設備的橫剖視圖；第4圖是根據一範例實施例之一堆疊式封裝層疊半導體裝置設備的橫剖視圖；第5圖是根據一範例實施例之兩個背對背(back-to-back)半導體裝置設備的橫剖視圖；第6圖是根據不同實施例的製程及方法流程圖；及第7圖顯示根據一實施例之一電腦系統的示意圖。
200‧‧‧堆疊式封裝層疊(POP)半導體裝置設備
219‧‧‧晶粒背側
218‧‧‧半導體裝置
222‧‧‧第一膜
226‧‧‧第一接觸部
246‧‧‧BBUL結構
280‧‧‧晶粒側接觸部
282‧‧‧晶粒側接觸襯墊
284‧‧‧封裝體晶粒側
286‧‧‧堆疊式封裝層疊(POP)設備

Claims (35)

  1. 一種半導體設備，包含：一半導體晶粒，其內嵌於一無凸塊增層(BBUL)結構中；以及一層疊核心結構，其抵靠該BBUL結構，其中該層疊核心結構及該BBUL結構係藉由與兩者呈整體性的一電傳導體部而被電性耦合，其中該電傳導體部係為在其之一端上閉合的一中空圓柱。
  2. 如請求項1之設備，其中該層疊核心結構包括一經銅鍍覆通孔，其中該BBUL結構包括一銅後續結合襯墊，且其中該電傳導體部為被熔合至該經銅鍍覆通孔且被熔合至該銅後續結合襯墊之銅。
  3. 如請求項1之設備，其中該層疊核心結構包括一具有從100μm至120μm範圍的寬度及從400μm至1400μm範圍的厚度之經銅鍍覆通孔(PTH)，其中該BBUL結構包括一銅後續結合襯墊，且其中該電傳導體部為被熔合至該經銅鍍覆通孔且被熔合至該銅後續結合襯墊之銅。
  4. 如請求項1之設備，其中該電傳導體部係被熔合至該層疊核心結構中的一經鍍覆通孔且被熔合至該BBUL結構上的一後續結合襯墊。
  5. 如請求項1之設備，其中該半導體晶粒為一第一晶粒，該設備進一步包括一內嵌於該BBUL結構中的後續晶粒。
  6. 如請求項1之設備，其中該BBUL結構包括一晶粒側，該 設備進一步包括一晶粒側接觸襯墊。
  7. 如請求項1之設備，其中該BBUL結構包括一晶粒側，該設備進一步包括：一晶粒側接觸襯墊；以及一堆疊式封裝層疊裝置，其安裝在該晶粒側之該BBUL結構上且在該晶粒側接觸襯墊被電性耦合。
  8. 如請求項1之設備，進一步包括一基礎基板，其中該層疊核心結構被安裝至該基礎基板。
  9. 一種半導體裝置，包含：一內嵌於一無凸塊增層(BBUL)中之晶粒，其中該晶粒包括一主動表面及一背側表面，該BBUL包括：一第一介電膜及一配置於該第一介電膜中且在該主動表面與該晶粒產生接觸之第一接觸部；以及一介電後續膜及一配置於該介電後續膜中之後續接觸部，其中該後續接觸部係被耦合至該第一接觸部且進一步包括一後續接觸襯墊；一層疊核心結構，其在該後續接觸襯墊被組裝，該層疊核心進一步包括：一經鍍覆通孔(PTH)，其位於一PTH壁上；一強化鍍覆，其被熔合至該PTH及該後續接觸襯墊，其中該強化鍍覆為在其之一端上閉合的一中空圓柱；以及一平台側結構，其包括：平台側接觸襯墊，其在層疊核心平台介面結合 襯墊被耦合至該PTH。
  10. 如請求項9之裝置，進一步包括一在該等平台側接觸襯墊被組裝之基礎基板。
  11. 如請求項9之裝置，其中該層疊核心結構包括一經銅鍍覆通孔，其中該BBUL結構包括一銅後續結合襯墊，且其中該強化鍍覆為被熔合至該經銅鍍覆通孔且被熔合至該銅後續結合襯墊之銅。
  12. 如請求項9之裝置，其中該層疊核心結構包括一具有從100μm至350μm範圍的寬度及從400μm至1400μm範圍的厚度之經銅鍍覆通孔(PTH)，其中該BBUL結構包括一銅後續結合襯墊，且其中該強化鍍覆為被熔合至該經銅鍍覆通孔且被熔合至該銅後續結合襯墊之銅。
  13. 如請求項9之裝置，其中該半導體晶粒為一第一晶粒，該裝置進一步包括一內嵌於該BBUL結構中的後續晶粒。
  14. 如請求項9之裝置，其中該BBUL結構包括一晶粒側，該裝置進一步包括一晶粒側接觸襯墊。
  15. 如請求項9之裝置，其中該BBUL結構包括一晶粒側，該裝置進一步包括：一晶粒側接觸襯墊；以及一堆疊式封裝層疊裝置，其安裝在該晶粒側之該BBUL結構上且在該晶粒側接觸襯墊被電性耦合。
  16. 一種形成半導體裝置之製程，包含：在一無凸塊增層(BBUL)結構中內嵌一半導體裝置； 組裝該BBUL結構至一層疊核心結構；以及藉由鍍覆一傳導材料於一經鍍覆通孔(PTH)而將該BBUL結構在其之一結合襯墊處熔合至該層疊核心結構，其中該熔合形成一中空圓柱形強化鍍覆，而該中空圓柱形強化鍍覆在其之一端上閉合。
  17. 如請求項16之製程，其中熔合該BBUL結構及該層疊核心結構係藉由無電極鍍覆一銅材料以形成該強化鍍覆而被達成。
  18. 如請求項16之製程，進一步包括組裝一平台側結構至該層疊核心結構。
  19. 如請求項16之製程，進一步包括以一包括一有機材料及一無機顆粒的填料材料充填該PTH。
  20. 如請求項16之製程，其中該BBUL結構包括一晶粒側，該製程進一步包括在該晶粒側組裝一晶粒側接觸襯墊。
  21. 如請求項16之製程，進一步包括：組裝一平台側結構至該層疊核心結構；以及組裝該平台側結構至一基礎基板。
  22. 一種形成半導體設備之方法，其包含：在一無凸塊增層(BBUL)結構中內嵌一半導體晶粒；抵靠一層疊核心結構至該BBUL結構；藉由形成與兩者呈整體性的一電傳導體部而電性耦合該層疊核心結構及該BBUL結構，其中該電傳導體部為在其之一端上閉合的一中空圓柱。
  23. 如請求項22之方法，其中該層疊核心結構包括一經銅鍍 覆通孔，其中該BBUL結構包括一銅後續結合襯墊，且其中該電傳導體部為被熔合至該經銅鍍覆通孔且被熔合至該銅後續結合襯墊之銅。
  24. 如請求項22之方法，其中該層疊核心結構包括一具有從100μm至120μm範圍的寬度及從400μm至1400μm範圍的厚度之經銅鍍覆通孔(PTH)，其中該BBUL結構包括一銅後續結合襯墊，且其中該電傳導體部為被熔合至該經銅鍍覆通孔且被熔合至該銅後續結合襯墊之銅。
  25. 如請求項22之方法，其中該電傳導體部係被熔合至該層疊核心結構中的一經鍍覆通孔且被熔合至該BBUL結構上的一後續結合襯墊。
  26. 如請求項22之方法，其中在該BBUL結構中內嵌該半導體晶粒包含在該BBUL結構中內嵌一第一半導體晶粒，及進一步包含在該BBUL結構中內嵌一後續半導體晶粒。
  27. 如請求項22之方法，其中該BBUL結構包括一晶粒側及形成於該BBUL結構晶粒側上之一晶粒側接觸襯墊。
  28. 如請求項27之方法，進一步包含安裝一堆疊式封裝層疊裝置於該BBUL結構晶粒側上，以致該堆疊式封裝層疊裝置在該晶粒側接觸襯墊處被電性耦合。
  29. 如請求項22之方法，進一步包括形成一基礎基板，及安裝該層疊核心結構至該基礎基板。
  30. 一種形成半導體裝置之方法，包含：在一無凸塊增層(BBUL)結構中內嵌一晶粒，其中該 晶粒包括一主動表面及一背側表面，該BBUL包括：一第一介電膜及一配置於該第一介電膜中且在該主動表面與該晶粒產生接觸之第一接觸部；以及一介電後續膜及一配置於該介電後續膜中之後續接觸部，其中該後續接觸部係被耦合至該第一接觸部且進一步包括一後續接觸襯墊；在該後續接觸襯墊組裝一層疊核心結構，其中該層疊核心結構包括：一經鍍覆通孔(PTH)，其位於一PTH壁上；以及一強化鍍覆，其被熔合至該PTH及該後續接觸襯墊，其中該強化鍍覆為在其之一端上閉合的一中空圓柱；以及耦合一平台側結構至該PTH，其中該平台側結構包括被耦合至該PTH的層疊核心平台介面結合襯墊，其中該等層疊核心平台介面結合襯墊與相對應之該平台側結構的平台側接觸點襯墊作電性接觸。
  31. 如請求項30之方法，進一步包括在該等平台側接觸襯墊組裝一基礎基板。
  32. 如請求項30之方法，其中該層疊核心結構包括一經銅鍍覆通孔，其中該BBUL結構包括一銅後續結合襯墊，且其中該強化鍍覆係為被熔合至該經銅鍍覆通孔且被熔合至該銅後續結合襯墊之銅。
  33. 如請求項30之方法，其中該層疊核心結構包括一具有從100μm至350μm範圍的寬度及從400μm至1400μm範圍的厚度之經銅鍍覆通孔(PTH)，其中該BBUL結構包括一銅後續結合襯墊，且其中該強化鍍覆係為被熔合至該經銅鍍覆通孔且被熔合至該銅後續結合襯墊之銅。
  34. 如請求項30之方法，其中該BBUL結構包括一具有一晶粒側接觸襯墊在其上之晶粒側。
  35. 如請求項34之方法，進一步包含安裝一堆疊式封裝層疊裝置於該BBUL結構晶粒側上，以致該堆疊式封裝層疊裝置在該晶粒側接觸襯墊被電性耦合。
TW100144836A 2010-12-07 2011-12-06 無凸塊增層與層疊核心混合式結構及其組裝方法 TWI567918B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/962,358 US8508037B2 (en) 2010-12-07 2010-12-07 Bumpless build-up layer and laminated core hybrid structures and methods of assembling same

Publications (2)

Publication Number Publication Date
TW201246498A TW201246498A (en) 2012-11-16
TWI567918B true TWI567918B (zh) 2017-01-21

Family

ID=46161462

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100144836A TWI567918B (zh) 2010-12-07 2011-12-06 無凸塊增層與層疊核心混合式結構及其組裝方法

Country Status (8)

Country Link
US (2) US8508037B2 (zh)
KR (1) KR101544656B1 (zh)
CN (1) CN103250245B (zh)
DE (1) DE112011104211B4 (zh)
HK (1) HK1188026A1 (zh)
SG (1) SG190375A1 (zh)
TW (1) TWI567918B (zh)
WO (1) WO2012078377A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8508037B2 (en) 2010-12-07 2013-08-13 Intel Corporation Bumpless build-up layer and laminated core hybrid structures and methods of assembling same
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
US10388584B2 (en) * 2011-09-06 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming Fo-WLCSP with recessed interconnect area in peripheral region of semiconductor die
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
WO2013172814A1 (en) 2012-05-14 2013-11-21 Intel Corporation Microelectronic package utilizing multiple bumpless build-up structures and through-silicon vias
US9685390B2 (en) 2012-06-08 2017-06-20 Intel Corporation Microelectronic package having non-coplanar, encapsulated microelectronic devices and a bumpless build-up layer
US9111847B2 (en) * 2012-06-15 2015-08-18 Infineon Technologies Ag Method for manufacturing a chip package, a method for manufacturing a wafer level package, a chip package and a wafer level package
US9320149B2 (en) * 2012-12-21 2016-04-19 Intel Corporation Bumpless build-up layer package including a release layer
US9941219B2 (en) 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10163798B1 (en) 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same
AT17082U1 (de) * 2020-04-27 2021-05-15 Zkw Group Gmbh Verfahren zur befestigung eines elektronischen bauteils

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070025092A1 (en) * 2005-08-01 2007-02-01 Baik-Woo Lee Embedded actives and discrete passives in a cavity within build-up layers
TW200917925A (en) * 2007-10-12 2009-04-16 Fujitsu Ltd Core substrate and method of producing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3677429B2 (ja) 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
JP4070470B2 (ja) * 2002-01-24 2008-04-02 新光電気工業株式会社 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JP2004047796A (ja) * 2002-07-12 2004-02-12 Ngk Spark Plug Co Ltd 配線基板の製造方法及び配線基板
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US7423335B2 (en) * 2006-12-29 2008-09-09 Advanced Chip Engineering Technology Inc. Sensor module package structure and method of the same
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US8742561B2 (en) * 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8508037B2 (en) 2010-12-07 2013-08-13 Intel Corporation Bumpless build-up layer and laminated core hybrid structures and methods of assembling same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070025092A1 (en) * 2005-08-01 2007-02-01 Baik-Woo Lee Embedded actives and discrete passives in a cavity within build-up layers
TW200917925A (en) * 2007-10-12 2009-04-16 Fujitsu Ltd Core substrate and method of producing the same

Also Published As

Publication number Publication date
SG190375A1 (en) 2013-06-28
US20120139116A1 (en) 2012-06-07
US8809124B2 (en) 2014-08-19
HK1188026A1 (zh) 2014-04-17
US8508037B2 (en) 2013-08-13
CN103250245B (zh) 2016-09-21
KR20130083933A (ko) 2013-07-23
KR101544656B1 (ko) 2015-08-17
CN103250245A (zh) 2013-08-14
DE112011104211T5 (de) 2013-10-02
DE112011104211B4 (de) 2021-01-28
US20130344662A1 (en) 2013-12-26
TW201246498A (en) 2012-11-16
WO2012078377A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
TWI567918B (zh) 無凸塊增層與層疊核心混合式結構及其組裝方法
TWI502726B (zh) 具有埋入型已堆疊通矽孔晶粒的基體
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
US9099313B2 (en) Embedded package and method of manufacturing the same
US20200205279A1 (en) Microelectronic assemblies having conductive structures with different thicknesses
TWI538139B (zh) 混成核心貫穿孔洞和通孔
TWI729073B (zh) 電氣互連橋接技術
JP2012109526A (ja) 印刷回路基板及びその製造方法
CN104349589B (zh) 印刷电路板以及印刷电路板及其盘中孔的制作方法
JP2002016183A (ja) 半導体パッケージ用回路基板及びその製造方法
TWI567838B (zh) 於封裝體上之受控晶粒上焊錫整合及其裝配方法
TW200806141A (en) Method of making circuitized substrate
US8476750B2 (en) Printed circuit board having embedded dies and method of forming same
CN104349609A (zh) 印刷线路板及其制作方法
JP2022548474A (ja) パターニングを含むガラス誘電体層
TW201301465A (zh) 用於無核心基體之原處建置接腳柵格陣列及其製造方法
JP2004260164A (ja) 多層回路基板とその製造方法
JP2005064446A (ja) 積層用モジュールの製造方法
US20120243155A1 (en) Conductive metal nub for enhanced electrical interconnection, and information handling system utilizing same
US20190198228A1 (en) Electronic substrates having embedded magnetic material using photo-imagable dielectric layers
US10026691B2 (en) Package substrate having noncircular interconnects
JP2001210952A (ja) 配線基板及び配線基板の製造方法
JP2001251039A (ja) ガラス基板およびその製造方法ならびに半導体装置
CN116259545A (zh) 一种芯片的封装方法及封装件
JP2000323834A (ja) ビルドアップ基板形成用のコア基板の製造方法