CN116259545A - 一种芯片的封装方法及封装件 - Google Patents

一种芯片的封装方法及封装件 Download PDF

Info

Publication number
CN116259545A
CN116259545A CN202211099989.7A CN202211099989A CN116259545A CN 116259545 A CN116259545 A CN 116259545A CN 202211099989 A CN202211099989 A CN 202211099989A CN 116259545 A CN116259545 A CN 116259545A
Authority
CN
China
Prior art keywords
packaging
glass substrate
substrate
pin
electroplating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211099989.7A
Other languages
English (en)
Inventor
胡津津
高宸山
刘磊
张强波
陈瑞田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202211099989.7A priority Critical patent/CN116259545A/zh
Publication of CN116259545A publication Critical patent/CN116259545A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本申请公开了一种芯片的封装方法及封装件，其中，芯片的封装方法包括：提供一种设置有导通柱的玻璃基板；将玻璃基板贴装到芯板的冲孔内，并在冲孔内涂胶使玻璃基板与芯板的侧壁粘贴在一起，得到封装基板；在封装基板的相对两面对应导通柱的位置制作引脚；在封装基板其中一面的引脚上贴装器件，以使器件通过导通柱与封装基板另一面的引脚电连接；对封装基板表面贴装有器件的一面进行封装。通过上述结构，以提高玻璃基板封装件的可靠性。

Description

一种芯片的封装方法及封装件
技术领域
本申请涉及玻璃封装技术领域，特别是涉及一种芯片的封装方法及封装件。
背景技术
SIP(系统级封装)是指将由多个不同功能芯片组成的电路集成为一个模块形成一个封装的整体结构，综合了现有的芯核资源和半导体生产工艺的优势，实现了电子产品完整的系统或子系统功能。SiP是为整机系统小型化的需要，提高半导体功能和密度而发展起来的。
SiP作为一种全新的集成方法和封装技术，具有一系列独特的技术优势，满足了当今电子产品更轻、更小和更薄的发展需求，在微电子领域具有广阔的应用市场和发展前景。
现有的玻璃基板的高密度系统级模组封装结构大都采用最后统一切割，该结构就使得切割后玻璃基板边缘并不能被全部包裹，因此会导致边缘玻璃基板易于塑封层分层，导致器件可靠性降低；内部器件无法得到有效保护，使得器件的寿命短等问题。另外还存在由于玻璃基板切割良率低导致整体器件切割良率无法满足行业要求的问题。
发明内容
本申请主要解决的技术问题是提供一种芯片的封装方法及封装件，以提高玻璃基板封装件的可靠性。
本申请提供了一种芯片的封装方法，其中，所述芯片的封装方法包括：提供一种设置有导通柱的玻璃基板；将所述玻璃基板贴装到芯板的冲孔内，并在所述冲孔的侧壁内涂胶使所述玻璃基板与所述芯板的侧壁粘贴在一起，得到封装基板；在所述封装基板的相对两面对应所述导通柱的位置制作引脚；在所述封装基板其中一面的引脚上贴装器件，以使所述器件通过所述导通柱与所述封装基板另一面的引脚电连接；对所述封装基板表面贴装有所述器件的一面进行封装。
其中，所述提供一种设置有导通柱的玻璃基板的步骤，包括：提供一种平整的玻璃基板；在所述玻璃基板上制作通孔；在所述通孔内电镀铜形成所述导通柱；其中，所述导通柱贯穿所述玻璃基板。
其中，所述在所述玻璃基板上制作通孔的步骤，还包括：在所述玻璃基板上制作多个通孔；在所述通孔内电镀铜形成多个所述导通柱；对所述玻璃基板进行切割，以得到包含预定数量的导通柱的所述玻璃基板。
其中，所述将所述玻璃基板贴装到芯板的冲孔内，并在所述冲孔内涂胶使所述玻璃基板与所述芯板的侧壁粘贴在一起，得到封装基板的步骤之前，包括：提供一种芯板；在所述芯板上制作冲孔，使所述冲孔的面积大于所述玻璃基板的面积；将所述玻璃基板放置到所述冲孔内；利用胶水填充所述玻璃基板与所述冲孔之间的缝隙，以使所述玻璃基板与所述芯板的冲孔侧壁粘贴在一起形成所述封装基板。
其中，所述在所述封装基板的相对两面对应所述导通柱的位置制作引脚的步骤，包括：在封装基板的相对两面贴装整面膜层；去除所述封装基板相对两面对应所述导通柱位置处的所述膜层；利用电镀工艺在所述导通柱的相对两侧表面电镀铜层，以形成所述引脚。
其中，所述利用电镀工艺在所述导通柱的相对两侧表面电镀铜层，以形成所述引脚的步骤，包括：利用电镀工艺在所述导通柱的表面以及所述膜层表面电镀铜层；利用蚀刻工艺将所述膜层表面的铜层去除，以得到所述引脚；其中，所述膜层为ABF膜。
其中，所述利用电镀工艺在所述导通柱的相对两侧表面电镀铜层，以形成所述引脚的步骤，还包括：利用电镀工艺在所述导通柱的表面以及所述膜层表面电镀铜层；利用蚀刻工艺将所述膜层表面的铜层去除，以得到第一引脚；在所述封装基板的相对两面贴装第二膜层；去除所述封装基板相对两面对应所述第一引脚位置处的所述第二膜层；利用所述电镀工艺在所述第一引脚的表面以及所述第二膜层表面电镀铜层；利用蚀刻工艺将所述第二膜层表面的铜层去除，以得到所述引脚。
其中，所述对所述封装基板表面贴装有所述器件的一面进行封装的步骤之后，还包括：在所述封装基板远离所述器件的一面对应所述引脚位置处制作植球。
其中，所述器件为射频器件。
本申请还提供一种封装件，其中，所述封装件包括：封装基板，所述封装基板上设置有冲孔，所述冲孔内封装有玻璃基板，所述玻璃基板与所述封装基板的侧壁粘贴固定；所述玻璃基板上设置导通柱，所述导通柱贯穿所述玻璃基板；所述封装基板的相对两面对应所述导通柱的位置设置有引脚；器件，所述器件上设置有焊盘，所述器件设置于所述封装基板其中一面的引脚上，并与所述封装基板上的引脚形成导通；塑封层，所述塑封层封装所述封装基板设置有所述器件的一面，以对所述器件进行封装。
本申请的有益效果是：通过将玻璃基板贴装到芯板的冲孔内，并利用胶水将玻璃基板与芯板的侧壁粘贴在一起形成封装基板，再在封装基板上制作两面导通的引脚，并将器件贴装到引脚上，以对器件完成封装，得到的封装体不仅具有玻璃基板封装器件的特性，还减小了玻璃基板封装不良导致的翘曲情况的发生，大大提高了玻璃封装的可靠性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请芯片的封装方法一实施例的流程示意图；
图2为图1步骤S11第一具体实施方式的流程示意图；
图3为图1步骤S11第二具体实施方式的流程示意图；
图4为图1步骤S12一具体实施方式的流程示意图；
图5为图1步骤S13第一具体实施方式的流程示意图；
图6为图1步骤S13第二具体实施方式的流程示意图；
图7为本申请封装件一实施例的结构示意图。
具体实施方式
下面结合说明书附图，对本申请实施例的方案进行详细说明。
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透彻理解本申请。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上文清楚地表示其他含义，“多种”一般包含至少两种，但是不排除包含至少一种的情况。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，本文中使用的术语“包括”、“包含”或者其他任何变化意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
需要说明，若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的每一个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
本申请提供第一种芯片的封装方法，具体的请参阅图1，图1为本申请芯片的封装方法一实施例的流程示意图，如图1所示，芯片的封装方法包括：
步骤S11：提供一种设置有导通柱的玻璃基板。
在本实施例中，导通柱贯穿玻璃基板，且露出于玻璃基板的相对两面，导通柱的表面与玻璃基板的表面平齐。其中，玻璃基板是一种表面平整的薄玻璃片。玻璃基板的生产方法包括浮法、溢流下拉法，狭缝下拉法等。
在本实施例中，导通柱的制作工艺包括钻孔和电镀铜工艺。
具体地，请参阅图2，图2为图1步骤S11第一具体实施方式的流程示意图。如图2所示，步骤S11具体包括：
步骤S21：提供一种平整的玻璃基板。
其中，玻璃基板为完整且表面平整的玻璃基板。生产玻璃基板的方法包括浮法、溢流下拉法，狭缝下拉法等。
步骤S22：在玻璃基板上制作通孔。
具体包括利用激光烧蚀或化学蚀刻工艺在玻璃基板的预设位置制作一个或多个通孔，其中，通孔贯穿玻璃基板。通孔的个数可以根据实际需求进行设置，也可以根据器件或芯片上的焊盘个数进行设置，在此不作限定。
步骤S23：在通孔内电镀铜形成导通柱。
利用沉铜+电镀工艺在通孔内镀满铜，以形成导通柱。
玻璃基板上可包括多个导通柱，其中，导通柱的个数可根据器件的贴装需求进行设计。在一具体实施例中，器件上设置有两个焊盘，则玻璃基板上可设置两个导通柱，每个导通柱上设置有一个引脚，每个引脚对应器件上的焊盘设置。在另一具体实施例中，器件包括两个，每个器件上设置有一个焊盘，则玻璃基板上可设置两个导通柱，每个导通柱上设置有一个引脚，每个引脚对应一个器件上的焊盘设置。
需要说明的是，将芯板上的冲孔定义为第一通孔，玻璃基板上的通孔定义为第二通孔，则第一通孔的尺寸大于第二通孔的尺寸。在一具体实施例中，第二通孔可以为圆柱体，第一通孔可以为长方体或正方体，也可以为其它形状，在此不作限定。其中，玻璃基板的尺寸与芯板上的冲孔的尺寸相同，以使玻璃基板能放置于芯板的冲孔内，即放置于第一通孔内。
本申请还提供步骤S11第二种具体实施方式，具体请参阅图3，图3为图1步骤S11第二具体实施方式的流程示意图。如图3所示，步骤S11具体包括：
步骤S31：提供一种平整的玻璃基板。
在此步骤中的玻璃基板为大块玻璃基板。
步骤S32：在玻璃基板上制作多个通孔。
具体包括利用激光烧蚀或化学蚀刻工艺在玻璃基板的预设位置制作多个通孔，其中，通孔贯穿玻璃基板。
步骤S33：在多个通孔内电镀铜形成多个导通柱。
利用沉铜+电镀工艺在通孔内镀满铜，以形成导通柱。
步骤S34：对玻璃基板进行切割，以得到包含预定数量的导通柱的玻璃基板。
具体包括对大块玻璃基板进行切割，得到多个小型玻璃基板。其中，小型玻璃基板上包含有预定数量的导通柱。具体地，可依据玻璃基板上所需求的导通柱个数进行切割，以使单个的小型玻璃基板能满足多器件的贴装需求。其中，还可依据小型玻璃基板的尺寸进行切割，使小型玻璃基板的尺寸与芯板的冲孔的尺寸相同或略小于，从而使玻璃基板能契合到芯板的冲孔内。
其中，预定数量可根据实际焊接器件进行设置。
在本实施例中，在步骤S34之后还包括：从多个单个的玻璃基板中挑选出不良品，从而对优良的玻璃基板进行后续封装，保证了封装成品的良品率，也大幅度地节约了成本。
步骤S12：将玻璃基板贴装到芯板的冲孔内，并在冲孔的侧壁内涂胶使玻璃基板与芯板的侧壁粘贴在一起，得到封装基板。
其中，芯板的冲孔至少不小于玻璃基板的尺寸，以使玻璃基板能贴装到芯板的冲孔内。
具体地贴装方法具体请参阅图4，图4为图1步骤S12一具体实施方式的流程示意图。如图4所示，步骤S12具体包括：
步骤S41：提供一种芯板。
其中，芯板是一种硬质的、有特定厚度的、两面包铜的板材，也是构成印制电路板的基础板材。
步骤S42：在芯板上制作冲孔，使冲孔的面积大于玻璃基板的面板。
其中，冲孔贯穿芯板以形成通槽。冲孔的直径大于玻璃基板的直径。
步骤S43：将玻璃基板放置于冲孔内。
玻璃基板放置于冲孔的中心位置，以使玻璃基板的侧壁与冲孔侧壁形成一定的缝隙，从而方便填充胶水。
步骤S44：利用胶水填充玻璃基板与芯板之间的缝隙，以使玻璃基板与芯板的冲孔侧壁粘贴在一起形成封装基板。
具体地，使用胶水填充玻璃基板的与冲孔的侧壁之间的缝隙，使胶水固化后粘贴玻璃基板于芯板的冲孔侧壁上，从而使玻璃基板与芯板形成一个整体的封装基板。
步骤S13：在封装基板的相对两面对应导通柱的位置制作引脚。
其中，对应导通柱的位置可以是导通柱表面，也可以是导通柱附近的位置，与导通柱电连接即可，在此不作限定。
具体地，请参阅图5，图5为图1步骤S13第一具体实施方式的流程示意图。如图5所示，步骤S13包括：
步骤S51：在封装基板的相对两面贴装整面膜层。
其中，膜层为ABF膜，用于贴装到封装基板表面的绝缘膜层。膜层覆盖于封装基板的整个表面。其中，ABF膜可以直接化镀，相比于使用PI膜需要先做种子层再进行化镀的过程，使用ABF膜更便捷，与铜结合力更好，另外，ABF这种绝缘材料填充在芯片电路层与层之间，线宽更细，精度也更高。
步骤S52：去除封装基板相对两面对应导通柱的位置处的膜层。
利用显影蚀刻工艺或开槽工艺去除导通柱对应位置处的膜层，以露出导通柱。导通柱对应位置可以是导通柱表面或者部分表面，从而使导通柱的表面或者部分表面露出，方便制作电连接的引脚。
步骤S53：利用电镀工艺在导通柱的相对两侧表面电镀铜层，以形成引脚。
在对应导通柱的位置处制作铜层，并将铜层蚀刻成特定形状的引脚。
具体包括：利用电镀工艺在导通柱以及膜层表面电镀整面铜层，再利用蚀刻工艺将膜层表面的铜层蚀刻掉，并留下导通柱表面的铜层，以得到引脚。其中，引脚的高度不低于膜层的高度，即引脚凸出于膜层表面，且与导通柱连接。
在本实施方式中，还包括分别在封装基板其中一面的表面整面贴装膜层，并去除对应导通柱位置处的膜层，以露出导通柱，再在导通柱表面电镀铜层，以形成单面引脚；在封装基板另一面的表面整面特征膜层，并去除对应导通柱位置处的膜层，以露出导通柱，在另一面的导通柱表面电镀铜层，以形成两面引脚。即分别在封装基板的两面制作引脚。
本申请还提供步骤S13第二种实施方式，具体请参阅图6，图6为图1步骤S13第二具体实施方式的流程示意图。如图6所示，步骤S13包括：
步骤S61：在封装基板的相对两面贴装整面膜层。
其中，膜层覆盖于封装基板的整个表面。在本实施例中，该膜层为第一膜层。通过在封装基板的相对两面制作两层膜层，以加厚膜层，提高封装基板的可靠性。
步骤S62：去除封装基板相对两面对应导通柱位置处的膜层。
利用显影蚀刻工艺或开槽工艺去除导通柱对应位置处的膜层，以露出导通柱的表面。
步骤S63：利用电镀工艺在导通柱的表面以及膜层表面电镀铜层。
通过电镀工艺在导通柱的表面以及膜层表面电镀整面铜层，以使铜层覆盖封装基板的整个表面。
步骤S64：利用蚀刻工艺将膜层表面的铜层去除，以得到第一引脚。
利用图形蚀刻工艺将膜层表面的铜层进行图形蚀刻，以去除膜层表面的部分铜层，得到预设图形的第一引脚。其中，第一引脚与导通柱的表面连接，呈预设图形设计。
步骤S65：在封装基板的相对两面贴装第二膜层。
在膜层以及第一引脚表面贴装第二膜层，使第二膜层覆盖封装基板的整个表面。
步骤S66：去除封装基板相对两面对应第一引脚位置处的第二膜层。
去除部分第二膜层，以露出第一引脚的对应位置处。
步骤S67：利用电镀工艺在第一引脚的表面以及第二膜层表面电镀铜层。
具体地利用沉铜+镀铜工艺在第一引脚以及第二膜层的整个表面电镀上铜层。
步骤S68：利用蚀刻工艺将第二膜层表面的铜层去除，得到第二引脚。
其中，第一引脚和第二引脚从而形成了引脚。第一引脚与导通柱的相对两侧表面分别连接，第二引脚与第一引脚表面连接，从而通过导通柱形成导通。
具体地，去除部分铜层，以形成预设图案的铜层为第二引脚。其中，第二引脚与第一引脚电连接。在本实施方式中，第二引脚位于第一引脚正上方，且与第一引脚连接。
在本实施方式中，通过在封装基板的相对两侧分别制作两层膜层，并依次通过第一引脚和第二引脚将导通柱从两侧面引出，以方便后续焊接器件和植球。
在本实施方式中，通过膜层和第二膜层不仅避免了芯板和玻璃基板形成整体封装不牢固的风险，还将玻璃基板上的导通柱的两端通过引脚引出，从而方便焊接器件。
在其它实施方式中，也可以直接在玻璃基板的导通柱上焊接器件，但是无法保证焊接器件的牢靠性。
步骤S14：在封装基板其中一面的引脚表面贴装器件，以使器件通过导通柱与封装基板另一面的引脚电连接。
在本实施例中，器件为射频器件，利用玻璃基板能很好地避免干扰射频器件的收发信号。
封装基板的两面均设置有引脚，其中一面的引脚与器件的焊盘焊接，以用于贴装器件，另一面的引脚上焊接有植球，以与外部的电器件形成电连接。
步骤S15：对封装基板表面贴装有器件的一面进行封装。
具体包括：利用塑封料将封装基板的一面进行整面封装，以将其表面的器件封装在塑封料和封装基板之间。
其中，塑封料的材质可以与芯板的材质相同，或者与膜层材质相同，这样使封装基板与塑封料以及膜层之间不易分层。
在本步骤之后还包括：在封装基板远离器件的一面对应引脚位置处制作植球，以方便与外界器件实现电连接。
本实施例的有益效果是：通过将玻璃基板贴装到芯板的冲孔内，并利用胶水将玻璃基板与芯板的侧壁粘贴在一起形成封装基板，再在封装基板上制作两面导通的引脚，并将器件贴装到引脚上，以对器件完成封装，得到的封装体不仅具有玻璃基板封装器件的特性，还减小了玻璃基板封装不良导致的翘曲情况的发生，大大提高了玻璃封装的可靠性。
本申请还提供一种封装件，具体请参阅图7，图7为本申请封装件一实施例的结构示意图。如图7所示，封装件包括封装基板71，封装基板71上设置有冲孔，冲孔内封装有玻璃基板711，玻璃基板711与封装基板71的冲孔的侧壁粘贴固定。其中，玻璃基板711上设置有导通柱701，导通柱701贯穿玻璃基板711。封装基板71相对两面设置有膜层712，膜层712覆盖于封装基板71的相对两面，且露出导通柱701的对应位置。封装基板71的相对两面对应导通柱701的位置设置有引脚713，引脚713穿过膜层712并与导通柱701形成电连接。其中，封装基板71的冲孔侧壁上还设置有胶水714，以通过胶水714与玻璃基板711的侧壁形成连接，从而形成整体。
器件72，器件72上设置有焊盘，器件72设置于封装基板71其中一面的引脚713上，并与封装基板71上的引脚713形成导通。其中，器件72可以包括多个，每个器件72上的焊盘焊接于封装基板71一面的引脚713上。在本实施例中，器件72包括两个，每个器件72包括两个焊盘，通过焊盘与封装基板71的引脚713连接。
塑封层73，塑封层73设置于封装基板71设置有器件72的一面，以对器件72进行封装，并露出封装基板71背离器件72一面的引脚713。
在一实施例中，封装基板71背离器件72一面的引脚713上还焊接有植球，以对另一面的引脚713封装，并实现与外界器件的电连接。
本实施例的有益效果是：通过将玻璃基板设置于封装基板的冲孔内，以与封装基板形成一个整体，并实现对器件的封装，从而保证了器件封装在玻璃基板上的性能，也降低了塑封层在与玻璃基板交界处发生翘曲的情况，从而提高玻璃封装器件的可靠性。
以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种芯片的封装方法，其特征在于，所述芯片的封装方法包括：
提供一种设置有导通柱的玻璃基板；
将所述玻璃基板贴装到芯板的冲孔内，并在所述冲孔内涂胶使所述玻璃基板与所述芯板的侧壁粘贴在一起，得到封装基板；
在所述封装基板的相对两面对应所述导通柱的位置制作引脚；
在所述封装基板其中一面的引脚上贴装器件，以使所述器件通过所述导通柱与所述封装基板另一面的引脚电连接；
对所述封装基板表面贴装有所述器件的一面进行封装。
2.根据权利要求1所述的芯片的封装方法，其特征在于，所述提供一种设置有导通柱的玻璃基板的步骤，包括：
提供一种平整的玻璃基板；
在所述玻璃基板上制作通孔；
在所述通孔内电镀铜形成所述导通柱；其中，所述导通柱贯穿所述玻璃基板。
3.根据权利要求2所述的芯片的封装方法，其特征在于，所述在所述玻璃基板上制作通孔的步骤，还包括：
在所述玻璃基板上制作多个通孔；
在所述通孔内电镀铜形成多个所述导通柱；
对所述玻璃基板进行切割，以得到包含预定数量的导通柱的所述玻璃基板。
4.根据权利要求1所述的芯片的封装方法，其特征在于，所述将所述玻璃基板贴装到芯板的冲孔内，并在所述冲孔内涂胶使所述玻璃基板与所述芯板的侧壁粘贴在一起，得到封装基板的步骤之前，包括：
提供一种芯板；
在所述芯板上制作冲孔，使所述冲孔的面积大于所述玻璃基板的面积；
将所述玻璃基板放置到所述冲孔内；
利用胶水填充所述玻璃基板与所述冲孔之间的缝隙，以使所述玻璃基板与所述芯板的冲孔侧壁粘贴在一起形成所述封装基板。
5.根据权利要求1所述的芯片的封装方法，其特征在于，所述在所述封装基板的相对两面对应所述导通柱的位置制作引脚的步骤，包括：
在封装基板的相对两面贴装整面膜层；
去除所述封装基板相对两面对应所述导通柱位置处的所述膜层；
利用电镀工艺在所述导通柱的相对两侧表面电镀铜层，以形成所述引脚。
6.根据权利要求5所述的芯片的封装方法，其特征在于，所述利用电镀工艺在所述导通柱的相对两侧表面电镀铜层，以形成所述引脚的步骤，包括：
利用电镀工艺在所述导通柱的表面以及所述膜层表面电镀铜层；
利用蚀刻工艺将所述膜层表面的铜层去除，以得到所述引脚；
其中，所述膜层为ABF膜。
7.根据权利要求5所述的芯片的封装方法，其特征在于，所述利用电镀工艺在所述导通柱的相对两侧表面电镀铜层，以形成所述引脚的步骤，还包括：
利用电镀工艺在所述导通柱的表面以及所述膜层的表面电镀铜层；
利用蚀刻工艺将所述膜层表面的铜层去除，以得到第一引脚；
在所述封装基板的相对两面贴装第二膜层；
去除所述封装基板相对两面对应所述第一引脚位置处的所述第二膜层；
利用所述电镀工艺在所述第一引脚的表面以及所述第二膜层表面电镀铜层；
利用蚀刻工艺将所述第二膜层表面的铜层去除，以得到所述引脚。
8.根据权利要求1所述的芯片的封装方法，其特征在于，所述对所述封装基板表面贴装有所述器件的一面进行封装的步骤之后，还包括：
在所述封装基板远离所述器件的一面对应所述引脚位置处制作植球。
9.根据权利要求1所述的芯片的封装方法，其特征在于，所述器件为射频器件。
10.一种封装件，其特征在于，所述封装件包括：
封装基板，所述封装基板上设置有冲孔，所述冲孔内封装有玻璃基板，所述玻璃基板与所述封装基板的侧壁粘贴固定；所述玻璃基板上设置导通柱，所述导通柱贯穿所述玻璃基板；所述封装基板的相对两面对应所述导通柱的位置设置有引脚；
器件，所述器件上设置有焊盘，所述器件设置于所述封装基板其中一面的引脚上，并与所述封装基板上的引脚形成导通；
塑封层，所述塑封层设置于所述封装基板设置有所述器件的一面，以对所述器件进行封装。
CN202211099989.7A 2022-09-07 2022-09-07 一种芯片的封装方法及封装件 Pending CN116259545A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211099989.7A CN116259545A (zh) 2022-09-07 2022-09-07 一种芯片的封装方法及封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211099989.7A CN116259545A (zh) 2022-09-07 2022-09-07 一种芯片的封装方法及封装件

Publications (1)

Publication Number Publication Date
CN116259545A true CN116259545A (zh) 2023-06-13

Family

ID=86679841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211099989.7A Pending CN116259545A (zh) 2022-09-07 2022-09-07 一种芯片的封装方法及封装件

Country Status (1)

Country Link
CN (1) CN116259545A (zh)

Similar Documents

Publication Publication Date Title
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
US8893380B2 (en) Method of manufacturing a chip embedded printed circuit board
EP1356520B1 (en) Microelectronic substrate with integrated devices
US7377030B2 (en) Wiring board manufacturing method
US7093356B2 (en) Method for producing wiring substrate
US6977348B2 (en) High density laminated substrate structure and manufacture method thereof
US9603263B2 (en) Manufacturing method of circuit substrate
KR101904409B1 (ko) 적층된 마이크로전자 유닛이 있는 마이크로전자 패키지 및 그의 제조 방법
JPH0936549A (ja) ベアチップ実装用プリント基板
US20090242238A1 (en) Buried pattern substrate
CN109413836B (zh) 电路板及其制备方法
CN103794515A (zh) 芯片封装基板和结构及其制作方法
TW201427522A (zh) 承載電路板、承載電路板的製作方法及封裝結構
CN102256450A (zh) 埋入式无源器件的电路板及其制造方法
CN104299919A (zh) 无芯层封装结构及其制造方法
US6967124B1 (en) Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
CN105722299A (zh) 中介基板及其制法
CN116259545A (zh) 一种芯片的封装方法及封装件
CN201717256U (zh) 无源器件、无源器件埋入式电路板
CN103681586A (zh) 无核心封装基板及其制法
KR20200074718A (ko) 인쇄회로기판
US20230023144A1 (en) Embedded circuit board, electronic device, and fabrication method therefor
CN216288317U (zh) 一种封装机构
CN116313822A (zh) 一种芯片的封装方法及封装件
CN116631976A (zh) 一种多芯合封的封装方法及多芯合封结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination