CN116631976A - 一种多芯合封的封装方法及多芯合封结构 - Google Patents

一种多芯合封的封装方法及多芯合封结构 Download PDF

Info

Publication number
CN116631976A
CN116631976A CN202310446437.7A CN202310446437A CN116631976A CN 116631976 A CN116631976 A CN 116631976A CN 202310446437 A CN202310446437 A CN 202310446437A CN 116631976 A CN116631976 A CN 116631976A
Authority
CN
China
Prior art keywords
chip
copper
bonding pad
copper column
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310446437.7A
Other languages
English (en)
Inventor
雷云
江京
高宸山
李俞虹
宋关强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202310446437.7A priority Critical patent/CN116631976A/zh
Publication of CN116631976A publication Critical patent/CN116631976A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了一种多芯合封的封装方法及多芯合封结构，其中，多芯合封的封装方法包括：提供一种基板；在基板上制作凸台；在凸台的表面焊接第一芯片和第一铜柱；对第一芯片和第一铜柱进行塑封，并露出第一芯片的表面焊盘和第一铜柱的表面，得到第一塑封层；在第一芯片的表面焊盘上焊接第二芯片，在第一铜柱表面焊接第二铜柱；对第二芯片和第二铜柱进行塑封，并露出第二芯片的表面焊盘和第二铜柱的表面，得到第二塑封层；在第二铜柱和第二芯片的表面分别制作第一焊盘和第二焊盘，并使第一焊盘和第二焊盘分别与第二铜柱和第二芯片的表面焊盘连接，得到双芯合封的封装结构。通过上述方法，缩短了芯片的互连电路。

Description

一种多芯合封的封装方法及多芯合封结构
技术领域
本发明属于封装技术领域，具体涉及一种多芯合封的封装方法及多芯合封结构。
背景技术
随着电子产品向功能集成化方向发展，封装基板向高密度趋势发展，FOPLP(扇出型板级封装)作为先进封装的一种，在分立式器件中得到大规模应用。
现有的封装技术还存在一定的不足，现有的封装技术存在的局限性主要包括：1、在双芯合封中，需要将两片芯片互连，因此互连线路的长短直接影响器件开关特性以及电性能。传统的FOPLP由于其互连线路长，使得其电性能参数或多或少会受到影响；2、在某些特殊要求的焊接板中，由于其表面积是不足的。
因此，针对上述问题亟需采用一种全新的封装结构来缩短芯片的互连电路，降低封装结构对芯片电性能参数的影响。
发明内容
本申请提供一种多芯合封的封装方法及多芯合封结构，以缩短芯片的互连电路，降低封装结构对芯片电性能参数的影响。
为解决上述问题，本申请提供一种多芯合封的封装方法，其中，包括：提供一种基板；在所述基板上制作凸台；在所述凸台的表面焊接第一芯片和第一铜柱；对所述第一芯片和所述第一铜柱进行塑封，并露出所述第一芯片的表面焊盘和所述第一铜柱的表面，得到第一塑封层；在所述第一芯片的表面焊盘上焊接第二芯片，在所述第一铜柱表面焊接第二铜柱；对所述第二芯片和所述第二铜柱进行塑封，并露出所述第二芯片的表面焊盘和所述第二铜柱的表面，得到第二塑封层；在所述第二铜柱和所述第二芯片的表面分别制作第一焊盘和第二焊盘，并使所述第一焊盘和所述第二焊盘分别与所述第二铜柱和所述第二芯片的表面焊盘连接，得到双芯合封的封装结构。
其中，所述对所述第二芯片和所述第二铜柱进行塑封，并露出所述第二芯片的表面焊盘和所述第二铜柱的表面，得到第二塑封层的步骤之后，还包括：在所述第二芯片的表面焊盘上焊接第三芯片，在所述第二铜柱表面焊接第三铜柱；对所述第三芯片和所述第三铜柱进行塑封，并露出所述第三芯片的表面焊盘和第三铜柱的表面，得到第三塑封层；所述在所述第二铜柱和所述第二芯片的表面分别制作第一焊盘和第二焊盘，并使所述第一焊盘和所述第二焊盘分别与所述第二铜柱和所述第二芯片的表面焊盘连接，得到双芯合封芯片的步骤，包括：在所述第三铜柱和所述第三芯片的表面分别制作第一焊盘和第二焊盘，并使所述第一焊盘和所述第二焊盘分别与所述第三铜柱和所述第三芯片的表面焊盘连接，得到三芯合封的封装结构。
其中，所述在所述基板上制作凸台的步骤，包括：在所述基板的表面镀铜层；利用蚀刻工艺对所述铜层进行蚀刻得到所述凸台；其中，所述凸台包括相互连接凸型区和平坦区，所述凸型区高于所述平坦区。
其中，所述在所述凸台的表面焊接第一芯片和第一铜柱的步骤，包括：在所述凸台的凸型区焊接所述第一芯片；在所述凸台的平坦区垂直焊接所述第一铜柱，使所述第一铜柱与所述第一芯片平行且间隔设置，以使所述第一铜柱通过所述凸台与所述第一芯片的底部焊盘连接。
其中，所述第一芯片的表面与所述第一铜柱的表面在同一水平面上；所述第二芯片的表面和所述第二铜柱的表面在同一水平面上。
其中，所述在所述凸台的表面焊接第一芯片和第一铜柱的步骤，还包括：在所述第一芯片的表面焊接焊盘铜柱，以使所述焊盘铜柱与所述第一铜柱的表面在同一水平面上；所述对所述第一芯片和所述第一铜柱进行塑封，并露出所述第一芯片的表面焊盘和所述第一铜柱的表面，得到第一塑封层的步骤，包括：对所述第一芯片、所述第一铜柱以及所述焊盘铜柱进行塑封，并露出所述第一铜柱的表面和所述焊盘铜柱的表面，得到所述第一塑封层；所述在所述第一芯片的表面焊盘上焊接第二芯片，在所述第一铜柱表面焊接第二铜柱的步骤，包括：在所述第一铜柱的表面焊接所述第二铜柱，在所述焊盘铜柱表面焊接所述第二芯片，并使所述第二铜柱的表面和所述第二芯片的表面在同一水平面上。
其中，所述焊盘铜柱为l型铜柱或T型铜柱。
其中，所述第一铜柱为T型铜柱，所述第二铜柱为l型铜柱。
其中，所述对所述第二芯片和所述第二铜柱进行塑封，并露出所述第二芯片的表面焊盘和所述第二铜柱的表面，得到第二塑封层的步骤，包括：在所述第二铜柱和所述第二芯片的表面对所述第二塑封层进行钻孔，以露出所述第二铜柱的表面和所述第二芯片的表面焊盘；其中，所述第二塑封层的高度高于所述第二芯片和第二铜柱的表面；所述在所述第二铜柱和所述第二芯片的表面分别制作第一焊盘和第二焊盘，并使所述第一焊盘和所述第二焊盘分别与所述第二铜柱和所述第二芯片的表面焊盘连接，得到双芯合封的封装结构的步骤，包括：在所述孔内以及所述第二塑封层的表面电镀铜层，使所述铜层填充所述孔以及覆盖于所述第二塑封层的表面；利用蚀刻工艺对所述第二塑封层表面的所述铜层进行蚀刻，以得到所述第一焊盘和所述第二焊盘；其中，所述第一焊盘和所述第二焊盘平行且间隔设置，所述第一焊盘与所述第二铜柱连接，所述第二焊盘与所述第二芯片的表面焊盘连接。
本申请还提供一种多芯合封结构，其中，所述多芯片封装结构由上述任一方法实施例中所述的多芯片的封装方法制作而成。
本申请的有益效果是：通过在凸台的表面分别焊接第一芯片和第一铜柱，使第一芯片的底部焊盘通过凸台与第一铜柱连接，利用塑封层对第一芯片和第一铜柱进行塑封，并露出第一芯片的表面焊盘和第一铜柱的表面，得到第一塑封层，在第一芯片的表面焊盘上焊接第二芯片，在第一铜柱表面焊接第二铜柱，使第二铜柱和第二芯片平行且间隔设置，从而使第二铜柱通过第一铜柱与第一芯片的底部焊盘连接，第二芯片的底部焊盘与第一芯片的表面焊盘连接；对第二芯片和第二铜柱进行塑封，并露出第二芯片的表面焊盘和第二铜柱的表面，在第二铜柱和第二芯片的表面焊盘上分别制作第一焊盘和第二焊盘，使第一焊盘与第二铜柱连接，并通过第二铜柱与第一芯片的底部焊盘形成电连接，使第二焊盘与第二芯片的表面焊盘电连接，从而使第一芯片的底部焊盘通过铜柱引出以与第二芯片的表面焊盘在同一侧，且第二芯片位于第一芯片的表面，第二芯片的底部焊盘与第一芯片的表面焊盘形成电连接，大大缩短了第一芯片和第二芯片的连接电路，这有利于降低由于封装结构对芯片电性能参数的影响。
附图说明
图1为本申请多芯合封的封装方法第一实施例的流程示意图；
图2为图1中步骤S11-S17的多芯合封的结构变化示意图；
图3为本申请多芯合封的封装方法第二实施例的流程示意图；
图4为图3中步骤S31-S37的多芯合封的结构变化示意图；
图5为本申请多芯合封的封装方法第三实施例的流程示意图；
图6为图5中步骤S51-S59的多芯合封的结构变化示意图；
图7为本申请多芯合封结构一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上文清楚地表示其他含义，“多种”一般包含至少两种，但是不排除包含至少一种的情况。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，本文中使用的术语“包括”、“包含”或者其他任何变化意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
需要说明，若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的每一个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
本申请提供第一种多芯合封的封装方法，具体请参阅图1和图2，图1为本申请多芯合封的封装方法第一实施例的流程示意图，图2为图1中步骤S11-S17的多芯合封的结构变化示意图。如图1所示，本实施例的加工方法包括如下步骤：
步骤S11：提供一种基板。
其中，基板为刚性绝缘层，能为芯片的封装提高支撑。在本实施例中，基板20为一层不透光的绝缘层，如图2中a所示。
步骤S12：在基板上制作凸台。
其中，凸台21为铜层材质，可以包括两个相互连接的凸型区和平坦区，也可以为整块平整的铜层。在本实施例中，凸台21为一块等高的铜层，其中凸台的面积大于芯片的底面积，小于基板的面积。具体请参阅图2中b所示。
步骤S13：在凸台的表面焊接第一芯片和第一铜柱。
其中，第一铜柱211为T型铜柱，第一铜柱211垂直于凸台21表面设置，第一铜柱211与第一芯片201分别设置于凸台21表面的两侧，第一铜柱211和第一芯片201平行且间隔设置，以使第一铜柱211和第一芯片201仅通过凸台21形成电连接，从而使第一铜柱211与第一芯片201的底部焊盘形成电连接，以通过第一铜柱211将第一芯片201的底部焊盘引出。在本实施例中，每个芯片均包括一个底部焊盘和一个表面焊盘，底部焊盘是位于芯片底面的焊盘，表面焊盘是位于芯片表面的焊盘，其中，底面焊盘和表面焊盘表示芯片的正负极。具体地请参阅图2中c所示，第一铜柱211位于凸台21的左侧，第一芯片201位于凸台21的右侧，第一铜柱211和第一芯片201平行且间隔设置。在另一实施例中，第一铜柱也可以位于凸台的右侧，第一芯片位于凸台的左侧，在此不作限定。
步骤S14：对第一芯片和第一铜柱进行塑封，并露出第一芯片的表面焊盘和第一铜柱的表面，得到第一塑封层。
其中，第一芯片201的表面焊盘和第一铜柱211的表面在同一水平面上，以使塑封后的第一塑封层22的表面与第一芯片201的表面和第一铜柱211的表面在同一水平面上。具体地，请参阅图2中d所示。
其中，在本实施例中，第一铜柱211为T型铜柱。在其它实施例中，第一铜柱也可以为l型铜柱或L型铜柱，在此不作限定。在本实施例中，由于T型铜柱的存在，使得第一塑封层22不易与基板分层，增加了整个封装结构的可靠性，减小了层与层之间的分层风险。
在其它实施例中，第一芯片的表面焊盘和第一铜柱的表面也可以不在同一水平面上，例如第一芯片的表面比第一铜柱的表面低等，在此不作限定。
步骤S15：在第一芯片的表面焊盘上焊接第二芯片，在第一铜柱的表面焊接第二铜柱。
具体地，将第二芯片202放置于第一芯片201的表面，并利用回流焊将第二芯片202的底部焊盘和第一芯片201的表面焊盘进行焊接，以使第二芯片202与第一芯片201形成电连接。在第一铜柱211的表面焊接第二铜柱212，使第二铜柱212垂直于第一铜柱211设置，从而使第二铜柱212与第二芯片202平行且间隔设置。具体地请参阅图2中e所示。
在本实施例中，第二铜柱212为l型铜柱。第二铜柱212的表面与第二芯片202的表面位于同一水平面上，有利于塑封层平行塑封。在其它实施例中，第二铜柱的表面与第二芯片的表面也可以不位于同一水平面上，在此不作限定。
步骤S16：对第二芯片和第二铜柱进行塑封，并露出第二芯片的表面焊盘和第二铜柱的表面，得到第二塑封层。
在本步骤中包括：对第二芯片202和第二铜柱212的表面进行塑封，即使第二塑封层23覆盖于第二芯片202的表面和第二铜柱212的表面；然后在第二塑封层23对应第二芯片202和第二铜柱212的位置处钻孔，以露出第二芯片202的表面和第二铜柱212的表面。其中，露出第二芯片202的表面包括露出第二芯片202的表面焊盘，表面焊盘是设置于芯片表面的一层铜层，比较薄，且具有导电性能，因此，表面焊盘不增加芯片的高度。
本步骤还包括：第二塑封层23只对第二芯片202和第二铜柱212的侧壁进行封装，以露出第二芯片202的表面和第二铜柱212的表面。其中，第二塑封层23与第二芯片202的表面和第二铜柱212的表面在同一水平面上。具体请参阅图2中f所示。
步骤S17：在第二铜柱和第二芯片的表面分别制作第一焊盘和第二焊盘，并使第一焊盘和第二焊盘分别与第二铜柱和第二芯片的表面焊盘连接，以得到双芯合封的封装结构。
其中，第一焊盘241和第二焊盘242平行且间隔设置，以分别引出封装芯片的正极和负极。
其中，第一焊盘241与第二铜柱212连接，以通过第二铜柱212、第一铜柱211以及凸台21与第一芯片201的底部焊盘。第二焊盘242与第二芯片202的表面焊盘连接。从而既缩短了第一芯片201和第二芯片202的连接电路，还使第一芯片201的底部焊盘和第二芯片202的表面焊盘位于同侧，降低了封装难度。
在本实施例中，第一焊盘241和第二焊盘242覆盖于第二芯片202的表面和第二铜柱212的表面，以及部分第二塑封层23的表面，以保证对第一芯片201和第二芯片202封装的同时，引出底部焊盘和表面焊盘。具体请参阅图2中g所示。
本实施例的有益效果是：通过上述方法，使第一芯片和第二芯片在正向放置的同时还使其底部焊盘和表面焊盘在同一侧露出，且使第一芯片和第二芯片堆叠放置，大大缩短了第一芯片和第二芯片的互连电路，降低封装结构对芯片电性能参数的影响，也减小了芯片封装后带来的表面积增大的影响。
本申请还提供第二种多芯合封的封装方法，具体请参阅图3和图4，图3为本申请多芯合封的封装方法第二实施例的流程示意图，图4为图3中步骤S31-S37的多芯合封的结构变化示意图。包括：
步骤S31：提供一种基板。
其中，基板为刚性绝缘层，能为芯片的封装提高支撑。在本实施例中，基板40为一层不透光的绝缘层，具体结构请参阅如图4中a所示。
步骤S32：在基板上制作凸台。
其中，凸台41为铜层制得，凸台41包括相互连接的凸型区4101和平坦区4102，凸型区4101高于平坦区4102。具体地结构请参阅图4中b所示。
在本步骤中包括：在基板的表面整面镀铜；然后利用蚀刻工艺对铜层进行蚀刻的所需要的凸台。在本实施例中，可以包括多次图形蚀刻，以蚀刻出所需要的凸台。
步骤S33：在凸台的凸型区焊接第一芯片，在凸台的平坦区焊接第一铜柱，以及在第一芯片的表面焊接焊盘铜柱。
在本实施例中包括三个步骤，在凸台41的凸型区(未标注)焊接第一芯片401，然后在凸台41的平坦区(未标注)焊接第一铜柱411，最后在第一芯片401的表面焊接焊盘铜柱4011。在另一实施例中，当第一芯片的表面与第一铜柱的表面在同一水平面上时，可以不用在第一芯片表面焊接焊盘铜柱。当第一芯片的高度低于第一铜柱的高度时，通过在第一芯片的表面焊接焊盘铜柱，以使第一芯片的焊盘铜柱的表面与第一铜柱的表面在同一水平面上，以方便封装。
在本实施例中，在凸台41的凸型区焊接第一芯片401，也是为了使第一芯片401的表面焊盘与第一铜柱411的表面在同一水平面上，以方便封装。
在凸台41的凸型区焊接第一芯片401，在凸台41的平坦区焊接第一铜柱411，以及在第一芯片401的表面焊接焊盘铜柱之后的封装结构如图4中c所示，焊盘铜柱4011的表面与第一铜柱411的表面在同一水平面上。
步骤S34：对第一芯片、第一铜柱以及焊盘铜柱进行塑封，并露出第一铜柱的表面和焊盘铜柱的表面，得到第一塑封层。
第一塑封层42的表面与第一铜柱411的表面和焊盘铜柱4011的表面在同一水平面上。第一铜柱411为T型铜柱，以增加封装结构的可靠性，减小分层风险。焊盘铜柱4011为l型铜柱。具体地如图4中d所示。
在其它实施例中，第一铜柱也可以为L型铜柱，或l型铜柱。焊盘铜柱也可为L型铜柱等，在此不作限定。
其中，第一塑封层42的材质可以与第二塑封层的材质相同，均为环氧树脂材料。
步骤S35：在第一铜柱的表面焊接第二铜柱，在焊盘铜柱表面焊接第二芯片。
在本实施例中，第二铜柱412和第二芯片402的表面在同一水平面上。第二铜柱412为l型铜柱。第二铜柱412垂直焊接于与第一铜柱411的表面，以使第二铜柱412与第二芯片402平行且间隔设置。具体如图4中e所示。
在其它实施例中，第二铜柱412和第二芯片402的表面也可以不在同一水平面上。
步骤S36：对第二芯片和第二铜柱进行塑封，并露出第二芯片的表面焊盘和第二铜柱的表面，得到第二塑封层。
在本实施例中，本步骤包括：对第二芯片402和第二铜柱412的表面进行塑封，使第二塑封层43覆盖于第二芯片402的表面和第二铜柱412的表面；然后在第二塑封层43对应第二芯片402和第二铜柱412的位置处钻孔，以露出第二芯片402的表面和第二铜柱412的表面。其中，第二塑封层43的厚度/高度高于第二芯片402和第二铜柱412的表面。在其它实施例中，还包括使第二塑封层43的表面与第二芯片402和第二铜柱412的表面在同一水平面上，以露出第二芯片402的表面焊盘和第二铜柱412的表面。具体地结构如图4中f所示。
在本实施例中，第二铜柱412和第二芯片402的表面可以不在同一水平面上。
步骤S37：在第二铜柱和第二芯片的表面分别制作第一焊盘和第二焊盘，并使第一焊盘和第二焊盘分别与第二铜柱和第二芯片的表面焊盘连接，以得到双芯合封的封装结构。
在本步骤中包括：在孔内以及第二塑封层的表面电镀铜层，使铜层填充孔以及覆盖于第二塑封层的表面；然后利用蚀刻工艺对第二塑封层表面的铜层进行蚀刻，以得到第一焊盘和第二焊盘。其中还包括利用沉铜工艺对孔进行金属化处理，然后利用整板电镀工艺对封装结构进行整面镀铜。
其中，在孔内以及第二塑封层43的表面电镀铜层的具体结构如图4中g所示，铜层44填充孔以及覆盖于第二塑封层43的表面。对第二塑封层43表面的铜层进行蚀刻，以得到第一焊盘441和第二焊盘442的具体结构如图4中h所示，第一焊盘441和第二焊盘442平行且间隔设置，第一焊盘441和第二铜柱412的表面连接，第二焊盘442与第二芯片402的表面焊盘连接。在其它实施例中，也可以是第一焊盘与第二芯片的表面焊盘连接，第二焊盘与第二铜柱的表面连接，在此不作限定。
在本实施例中，第一芯片401和第二芯片402的大小相同，即同型号。在其它实施例中，第一芯片和第二芯片的大小也可以不相同，在此不作限定。
本实施例的有益效果是：通过上述步骤，使第一芯片和第二芯片正向堆叠放置，从而缩短第一芯片和第二芯片的互连电路，降低封装结构对芯片电性能参数的影响。
在第一实施例和第二实施例中，第一芯片和第二芯片只是为了区分，并不是限定只有两个芯片。
本申请还提供第三种多芯合封的封装方法，具体请参阅图5和图6，图5为本申请多芯合封的封装方法第三实施例的流程示意图，图6为图5中步骤S51-S59的多芯合封的结构变化示意图。如图5所示，多芯合封的封装方法包括：
步骤S51：提供一种基板。
其中，基板为刚性绝缘层，能为芯片的封装提高支撑。在本实施例中，基板60为一层不透光的绝缘层。具体结构请参阅图6中a所示。
步骤S52：在基板上制作凸台。
其中，凸台61为铜层制得，凸台61包括相互连接的凸型区和平坦区(图中未示出)，凸型区高于平坦区。具体地结构请参阅图6中b所示。
步骤S53：在凸台的凸型区焊接第一芯片，在凸台的平坦区焊接第一铜柱，以及在第一芯片的表面焊接焊盘铜柱。
在本实施例中，第一铜柱611的表面与焊盘铜柱6011的表面在同一水平面上。其中，第一芯片601的高度低于第一铜柱611的高度。焊盘铜柱6011为l型铜柱，第一铜柱611为T型铜柱。具体地结构请参阅图6中c所示。
步骤S54：对第一芯片、第一铜柱以及焊盘铜柱进行塑封，并露出第一铜柱的表面和焊盘铜柱的表面，得到第一塑封层。
其中，第一塑封层62的表面与第一铜柱611的表面和焊盘铜柱6011的表面在同一水平面上。具体地结构请参阅图6中d所示。
步骤S55：在第一铜柱的表面焊接第二铜柱，在焊盘铜柱表面焊接第二芯片。
在本实施例中，第二铜柱612和第二芯片602的表面在同一水平面上。在本实施例中，第二铜柱612可为l型铜柱也可为T型铜柱。第二铜柱612垂直焊接于与第一铜柱611的表面，以使第二铜柱612与第二芯片602平行且间隔设置。具体请参阅图6中e所示，第二铜柱612为T型铜柱，以提高封装可靠性，避免分层。
在另一实施例中，本步骤还包括在第二芯片的表面焊接第二焊盘铜柱，第二铜柱的表面与第二焊盘铜柱的表面在同一水平面上。
步骤S56：对第二芯片和第二铜柱进行塑封，并露出第二芯片的表面焊盘和第二铜柱的表面，得到第二塑封层。
在本实施例中，第二塑封层63的表面与第二芯片602的表面和第二铜柱612的表面在同一水平面上。具体结构请参阅图6中f所示。
在另一实施例中，第二塑封层的表面与第二铜柱的表面和第二焊盘铜柱的表面在同一水平面上。
步骤S57：在第二芯片的表面焊盘上焊接第三芯片，在第二铜柱表面焊接第三铜柱。
在本实施例中，第三铜柱613为l型铜柱，第三铜柱613的表面与第三芯片603的表面在同一水平面上，即第三铜柱613与第三芯片603等高。第三铜柱613垂直于第二铜柱612的表面，以与第三芯片603平行且间隔设置。具体结构请参阅图6中g所示。
在另一实施例中，第三铜柱613为l型、T型或L型铜柱，第三铜柱613的表面也可以与第三芯片603的表面不在同一水平面上，在此不作限定。
步骤S58：对第三芯片和第三铜柱进行塑封，并露出第三芯片的表面焊盘和第三铜柱的表面，得到第三塑封层。
在本实施例中，第三塑封层64的表面高于第三芯片603的表面和第三铜柱613的表面。本步骤包括：对第三芯片603和第三铜柱613的表面进行塑封得到第三塑封层64；然后在第三铜柱613和第三芯片603的表面对第二塑封层63进行钻孔，以露出第三铜柱613的表面和第三芯片603的表面焊盘。具体地请参阅图6中h所示。
步骤S59：在第三铜柱和第三芯片的表面分别制作第一焊盘和第二焊盘，并使第一焊盘和第二焊盘分别与第三铜柱和第三芯片的表面焊盘连接，得到三芯合封的封装结构。
在本步骤中包括：在孔以及第三塑封层64的表面电镀铜层，使铜层65填充孔以及覆盖于第三塑封层64的表面；然后利用蚀刻工艺对第三塑封层64表面的铜层65进行蚀刻，以得到第一焊盘651和第二焊盘652。其中还包括利用沉铜工艺对孔进行金属化处理，然后利用整板电镀工艺对封装结构进行整面镀铜。在孔以及第三塑封层64的表面电镀铜层65的具体结构如图6中i所示，铜层65填充孔以及覆盖于第三塑封层64的表面。对第三塑封层64表面的铜层进行蚀刻，以得到第一焊盘651和第二焊盘652的具体结构如图6中j所示，第一焊盘651和第二焊盘652平行且间隔设置，第一焊盘651和第三铜柱613的表面连接，第二焊盘652与第三芯片603的表面焊盘连接。在其它实施例中，也可以是第一焊盘与第三芯片的表面焊盘连接，第二焊盘与第三铜柱的表面连接，在此不作限定，具体参考第一实施例的图2中g的部分图示。
其中，第一芯片601和第二芯片602以及第三芯片603的大小相同，在其它实施例中也可以不同，在此不作限定。
其中，第三塑封层64的材质可以与第一塑封层62以及第二塑封层63的材质相同，也可以不同，在此不作限定。第三塑封层64为不透光的环氧树脂材料制成。
本实施例的有益效果是：通过上述步骤，实现至少三个芯片的正向封装，同时使其底部焊盘和表面焊盘在同一侧露出，降低了对装片设备精度要求。通过三个芯片堆叠放置，缩短芯片之间的互连电路，降低封装结构对芯片电性能参数的影响，且降低了芯片封装的表面积。
上述第一实施例、第二实施例以及第三实施例可以相互变换组合以形成本申请的双芯片的封装方法，在此不一一列举。
本申请还提供一种多芯合封结构。具体请参阅图7，图7为本申请多芯合封结构一实施例的结构示意图。多芯合封结构由上述方法实施例中的步骤制作而成。如图7所示，在一具体实施例中，多芯合封结构具体包括：至少两个垂直设置的第一芯片71和第二芯片72，第二芯片72放置于第一芯片71的表面，并与第一芯片71的表面焊盘连接，第一芯片71的底部焊盘通过铜柱73垂直引出，以形成第一芯片71的底部焊盘和第二芯片72的表面焊盘同侧设置的多芯合封结构。
其中，第二芯片72的底部焊盘与第一芯片71的表面焊盘焊接。
在本实施例中，第一芯片71的表面焊接有焊盘铜柱711，焊盘铜柱711为l型铜柱。
在本实施例中，铜柱73包括第一铜柱731和第二铜柱732，第一铜柱731的表面与第一芯片71表面的焊盘铜柱711的表面在同一水平面上，第二铜柱732的表面与第二芯片72的表面焊盘在同一水平面上。第一铜柱731为T型铜柱，第二铜柱732为l型铜柱。
在本实施例中，第一芯片71的底部焊盘通过第一焊盘701引出，第二芯片72的表面焊盘通过第二焊盘702引出。第一焊盘701和第二焊盘702为T型焊盘。第一焊盘701的底部与第二铜柱732的表面连接，第二焊盘702的底部与第二芯片72的表面焊盘连接。
在本实施例中，第一芯片71的底部还设置有凸台703，凸台703连接第一铜柱731和第一芯片71的底部焊盘。铜柱73垂直于凸台703设置，以使铜柱73与第一芯片71和第二芯片72平行且间隔设置。
在另一实施例中，多芯合封结构还可以包括第三芯片等，具体结构请参阅图6中j所示，在此不作限定。
本实施例的有益效果是：通过将第一芯片和第二芯片堆叠放置，从而缩短第一芯片和第二芯片的互连电路，降低封装结构对芯片电性能参数的影响。另外，通过这种堆叠式放置还可以在第二芯片上堆叠放置第三芯片和第四芯片，且不会增加芯片封装的表面积，从而可以大大减少多个芯片封装后带来的表面积增大的影响。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种多芯合封的封装方法，其特征在于，包括：
提供一种基板；
在所述基板上制作凸台；
在所述凸台的表面焊接第一芯片和第一铜柱；
对所述第一芯片和所述第一铜柱进行塑封，并露出所述第一芯片的表面焊盘和所述第一铜柱的表面，得到第一塑封层；
在所述第一芯片的表面焊盘上焊接第二芯片，在所述第一铜柱表面焊接第二铜柱；
对所述第二芯片和所述第二铜柱进行塑封，并露出所述第二芯片的表面焊盘和所述第二铜柱的表面，得到第二塑封层；
在所述第二铜柱和所述第二芯片的表面分别制作第一焊盘和第二焊盘，并使所述第一焊盘和所述第二焊盘分别与所述第二铜柱和所述第二芯片的表面焊盘连接，得到双芯合封的封装结构。
2.根据权利要求1所述的多芯合封的封装方法，其特征在于，所述对所述第二芯片和所述第二铜柱进行塑封，并露出所述第二芯片的表面焊盘和所述第二铜柱的表面，得到第二塑封层的步骤之后，还包括：
在所述第二芯片的表面焊盘上焊接第三芯片，在所述第二铜柱表面焊接第三铜柱；
对所述第三芯片和所述第三铜柱进行塑封，并露出所述第三芯片的表面焊盘和第三铜柱的表面，得到第三塑封层；
所述在所述第二铜柱和所述第二芯片的表面分别制作第一焊盘和第二焊盘，并使所述第一焊盘和所述第二焊盘分别与所述第二铜柱和所述第二芯片的表面焊盘连接，得到双芯合封芯片的步骤，包括：
在所述第三铜柱和所述第三芯片的表面分别制作第一焊盘和第二焊盘，并使所述第一焊盘和所述第二焊盘分别与所述第三铜柱和所述第三芯片的表面焊盘连接，得到三芯合封的封装结构。
3.根据权利要求1所述的多芯合封的封装方法，其特征在于，所述在所述基板上制作凸台的步骤，包括：
在所述基板的表面镀铜层；
利用蚀刻工艺对所述铜层进行蚀刻得到所述凸台；
其中，所述凸台包括相互连接凸型区和平坦区，所述凸型区高于所述平坦区。
4.根据权利要求3所述的多芯合封的封装方法，其特征在于，所述在所述凸台的表面焊接第一芯片和第一铜柱的步骤，包括：
在所述凸台的凸型区焊接所述第一芯片；
在所述凸台的平坦区垂直焊接所述第一铜柱，使所述第一铜柱与所述第一芯片平行且间隔设置，以使所述第一铜柱通过所述凸台与所述第一芯片的底部焊盘连接。
5.根据权利要求1所述的多芯合封的封装方法，其特征在于，所述第一芯片的表面与所述第一铜柱的表面在同一水平面上；所述第二芯片的表面和所述第二铜柱的表面在同一水平面上。
6.根据权利要求1所述的多芯合封的封装方法，其特征在于，所述在所述凸台的表面焊接第一芯片和第一铜柱的步骤，还包括：
在所述第一芯片的表面焊接焊盘铜柱，以使所述焊盘铜柱与所述第一铜柱的表面在同一水平面上；
所述对所述第一芯片和所述第一铜柱进行塑封，并露出所述第一芯片的表面焊盘和所述第一铜柱的表面，得到第一塑封层的步骤，包括：
对所述第一芯片、所述第一铜柱以及所述焊盘铜柱进行塑封，并露出所述第一铜柱的表面和所述焊盘铜柱的表面，得到所述第一塑封层；
所述在所述第一芯片的表面焊盘上焊接第二芯片，在所述第一铜柱表面焊接第二铜柱的步骤，包括：
在所述第一铜柱的表面焊接所述第二铜柱，在所述焊盘铜柱表面焊接所述第二芯片，并使所述第二铜柱的表面和所述第二芯片的表面在同一水平面上。
7.根据权利要求6所述的多芯合封的封装方法，其特征在于，所述焊盘铜柱为l型铜柱或T型铜柱。
8.根据权利要求1所述的多芯合封的封装方法，其特征在于，所述第一铜柱为T型铜柱，所述第二铜柱为l型铜柱。
9.根据权利要求1所述的多芯合封的封装方法，其特征在于，所述对所述第二芯片和所述第二铜柱进行塑封，并露出所述第二芯片的表面焊盘和所述第二铜柱的表面，得到第二塑封层的步骤，包括：
在所述第二铜柱和所述第二芯片的表面对所述第二塑封层进行钻孔，以露出所述第二铜柱的表面和所述第二芯片的表面焊盘；其中，所述第二塑封层的高度高于所述第二芯片和第二铜柱的表面；
所述在所述第二铜柱和所述第二芯片的表面分别制作第一焊盘和第二焊盘，并使所述第一焊盘和所述第二焊盘分别与所述第二铜柱和所述第二芯片的表面焊盘连接，得到双芯合封的封装结构的步骤，包括：
在所述孔内以及所述第二塑封层的表面电镀铜层，使所述铜层填充所述孔以及覆盖于所述第二塑封层的表面；
利用蚀刻工艺对所述第二塑封层表面的所述铜层进行蚀刻，以得到所述第一焊盘和所述第二焊盘；
其中，所述第一焊盘和所述第二焊盘平行且间隔设置，所述第一焊盘与所述第二铜柱连接，所述第二焊盘与所述第二芯片的表面焊盘连接。
10.一种多芯合封结构，其特征在于，所述多芯片封装结构由权利要求1～9任一项所述的多芯片的封装方法制作而成。
CN202310446437.7A 2023-04-14 2023-04-14 一种多芯合封的封装方法及多芯合封结构 Pending CN116631976A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310446437.7A CN116631976A (zh) 2023-04-14 2023-04-14 一种多芯合封的封装方法及多芯合封结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310446437.7A CN116631976A (zh) 2023-04-14 2023-04-14 一种多芯合封的封装方法及多芯合封结构

Publications (1)

Publication Number Publication Date
CN116631976A true CN116631976A (zh) 2023-08-22

Family

ID=87612521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310446437.7A Pending CN116631976A (zh) 2023-04-14 2023-04-14 一种多芯合封的封装方法及多芯合封结构

Country Status (1)

Country Link
CN (1) CN116631976A (zh)

Similar Documents

Publication Publication Date Title
US7170158B2 (en) Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture
US8030135B2 (en) Methods for a multiple die integrated circuit package
US8415789B2 (en) Three-dimensionally integrated semicondutor device and method for manufacturing the same
US7981796B2 (en) Methods for forming packaged products
CN104851842A (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
CN103715166A (zh) 用于部件封装件的装置和方法
CN105280601A (zh) 封装结构及封装基板结构
CN108878398B (zh) 包括导电凸块互连的半导体器件
CN115547852A (zh) 一种高功率芯片的半成品结构、器件及其封装工艺
US6855573B2 (en) Integrated circuit package and manufacturing method therefor with unique interconnector
CN114582731A (zh) 一种层叠封装的下封装体结构及其形成方法
CN110299328B (zh) 一种堆叠封装器件及其封装方法
US7763983B2 (en) Stackable microelectronic device carriers, stacked device carriers and methods of making the same
KR100726892B1 (ko) 3차원 칩 적층 패키지 모듈 및 이의 제조방법
US8878346B2 (en) Molded SiP package with reinforced solder columns
TWI614814B (zh) 基於薄膜之扇出及多晶粒封裝平台
CN116666347A (zh) 一种多芯片的封装方法及多芯片封装结构
CN116631976A (zh) 一种多芯合封的封装方法及多芯合封结构
US11749647B2 (en) Semiconductor device including vertical wire bonds
CN212695146U (zh) 芯片封装基板和芯片封装结构
CN211428121U (zh) 一种低厚度3d堆叠封装结构
KR20130023432A (ko) 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법
JP3781998B2 (ja) 積層型半導体装置の製造方法
CN111883439B (zh) 一种芯片封装方法
KR101118719B1 (ko) 와이어 접합을 위한 국소 공동을 구비한 적층 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination