CN111883439B - 一种芯片封装方法 - Google Patents

一种芯片封装方法 Download PDF

Info

Publication number
CN111883439B
CN111883439B CN202010740310.2A CN202010740310A CN111883439B CN 111883439 B CN111883439 B CN 111883439B CN 202010740310 A CN202010740310 A CN 202010740310A CN 111883439 B CN111883439 B CN 111883439B
Authority
CN
China
Prior art keywords
layer
chip
forming
carrier plate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010740310.2A
Other languages
English (en)
Other versions
CN111883439A (zh
Inventor
戴颖
李骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Tongfu Microelectronics Co ltd
Original Assignee
Nantong Tongfu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Tongfu Microelectronics Co ltd filed Critical Nantong Tongfu Microelectronics Co ltd
Priority to CN202010740310.2A priority Critical patent/CN111883439B/zh
Publication of CN111883439A publication Critical patent/CN111883439A/zh
Application granted granted Critical
Publication of CN111883439B publication Critical patent/CN111883439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本申请公开了一种芯片封装方法，属于半导体技术领域。本申请公开的芯片封装方法在芯片功能面一侧形成与功能面上的焊盘电连接的电连接结构，该电连接结构从包含单颗芯片的封装体的侧面露出，以使芯片功能面上的焊盘从芯片的侧面引出，进而与其他电气元件电连接。本申请未在芯片上开设通孔，保障了芯片结构的完整性，并且通过多个封装体侧面的电连接结构与其他电连接件电连接后，使芯片之间实现互连，该方式相较于打线的方式连接更可靠，相较于开设通孔的方式芯片的结构强度更高。

Description

一种芯片封装方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种芯片封装方法。
背景技术
随着电子产品的更新换代，愈发要求电子产品的功能更多元化而体积更精小化，因此对于能够实现不能功能的芯片的堆叠方式需要尽可能压缩其堆叠后的体积。
现有技术中，在3D堆叠时，通常采用硅通孔技术(TSV，Through Silicon Via)在堆叠后的芯片上打一个贯穿的通孔，在通孔内填充导电材料以使芯片上的焊盘能够与其他芯片的焊盘电连接；或者，采用交错层叠的方式，将芯片正面的焊盘露出，进而通过打线的方式使芯片与芯片之间的焊盘能够电连接。
但是，硅通孔技术的对于工艺的精度要求极高，且会降低芯片的良品率，减小芯片的强度，而交错层叠再打线的方式，芯片交错层叠后所占的体积较大，并且打线连接存在不牢固的问题。
发明内容
本申请主要解决的技术问题是提供一种芯片封装方法，能够将芯片功能面上的焊盘从芯片的侧面引出，进而与其他电气元件电连接。
为解决上述技术问题，本申请采用的一个技术方案是：
提供一种芯片封装方法，包括：将多个芯片的非功能面一侧间隔黏贴于载板上；在所述载板黏贴有所述芯片的一侧表面形成多个第一导电柱，所述第一导电柱分布在相邻所述芯片的间隔区域以及所述载板的边缘区域；在所述载板黏贴有所述芯片的一侧形成第一塑封层，所述第一导电柱远离所述载板的一侧表面以及位于所述芯片的功能面上的焊盘从所述第一塑封层中露出；在所述第一塑封层远离所述载板的一侧形成电连接层，所述第一导电柱、所述焊盘和所述电连接层形成电连接；移除所述载板并切割掉相邻所述芯片之间的部分所述第一导电柱，以获得包含单颗所述芯片的封装体，其中，所述封装体的侧面保留有所述第一导电柱。
其中，所述在所述第一塑封层远离所述载板的一侧形成电连接层的步骤之前，还包括：在所述第一塑封层远离所述载板的一侧形成图案化的第一钝化层，所述第一钝化层对应所述第一导电柱和所述焊盘的位置形成第一开口，所述第一开口暴露出所述第一导电柱和所述焊盘；所述在所述第一塑封层远离所述载板的一侧形成电连接层的步骤包括：在所述第一钝化层远离所述第一塑封层的一侧表面和所述第一开口内形成所述电连接层。
其中，所述电连接层包括溅射金属层和再布线层，所述在所述第一钝化层远离所述第一塑封层的一侧表面和所述第一开口内形成所述电连接层的步骤包括：在所述第一钝化层远离所述第一塑封层的一侧表面和所述第一开口内形成所述溅射金属层；在所述溅射金属层远离所述第一塑封层的一侧表面形成所述再布线层。
其中，所述第一导电柱的高度大于或等于所述芯片的高度。
其中，所述芯片的所述功能面的所述焊盘位置处设置有第二导电柱，所述第一导电柱、所述第二导电柱、所述电连接层和所述焊盘形成电连接。
其中，所述第一导电柱的高度大于或等于所述芯片的高度与所述第二导电柱的高度之和。
其中，所述在所述载板黏贴有所述芯片的一侧表面形成多个第一导电柱的步骤包括：在所述载板黏贴有所述芯片的一侧表面形成图案化的光阻涂层，所述光阻涂层对应相邻所述芯片的间隔区域以及所述载板的边缘区域设置有第二开口，所述第二开口暴露部分所述载板；在所述第二开口内形成所述第一导电柱；去除所述光阻涂层。
其中，所述移除所述载板的步骤之前，还包括：在所述电连接层远离所述载板的一侧形成第二钝化层，以保护所述电连接层。
其中，所述移除所述载板的步骤之前，还包括：在所述电连接层远离所述载板的一侧刷胶形成绝缘胶层，以保护所述电连接层。
其中，所述移除所述载板的步骤之前，还包括：在所述电连接层远离所述载板的一侧形成第一平坦化层；在所述第一平坦化层上形成第二塑封层，以保护所述电连接层。
本申请的有益效果是：区别于现有技术的情况，本申请在芯片功能面一侧形成与功能面上的焊盘电连接的电连接结构，该电连接结构从包含单颗芯片的封装体的侧面露出，以使芯片功能面上的焊盘从芯片的侧面引出，进而与其他电气元件电连接。本申请未在芯片上开设通孔，保障了芯片结构的完整性，并且通过多个封装体侧面的电连接结构与其他电连接件电连接后，使芯片之间实现互连，该方式相较于打线的方式连接更可靠，相较于开设通孔的方式芯片的结构强度更高。
附图说明
为了更清楚地说明本申请实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请芯片封装方法一实施方式的流程示意图；
图2a为图1中步骤S11对应的一实施方式的结构示意图；
图2b为图1中步骤S12对应的一实施方式的结构示意图；
图2c为图1中步骤S13对应的一实施方式的结构示意图；
图2d为图1中步骤S14对应的一实施方式的结构示意图；
图2e为图1中步骤S15对应的一实施方式的结构示意图；
图3为图1中步骤S12包括的步骤一实施方式的流程示意图；
图4a为图3中步骤S21对应的一实施方式的结构示意图；
图4b为图3中步骤S22对应的一实施方式的结构示意图；
图5为封装体一实施方式的结构示意图；
图6为本申请芯片封装方法另一实施方式的流程示意图；
图7a为图6中步骤S34对应的一实施方式的结构示意图；
图7b为图6中步骤S35对应的一实施方式的结构示意图；
图7c为图6中步骤S36对应的一实施方式的结构示意图；
图8为封装体另一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
请参阅图1，图1为本申请芯片封装方法一实施方式的流程示意图，该芯片封装方法包括如下步骤：
S11，将多个芯片的非功能面一侧间隔黏贴于载板上。
具体地，请参阅图2a，图2a为图1中步骤S11对应的一实施方式的结构示意图。首先将多个芯片11的非功能面一侧间隔黏贴于载板100上，载板100为硬质的、表面平整的绝缘基板，可利用可移除胶(如双面胶等)将芯片11黏贴于载板100上。图2a示意性画出将两个芯片11的非功能面一侧间隔黏贴于载板100上的情况。其中，在步骤S11之前或者之后，还可以在芯片11的功能面上的焊盘111位置处形成第二导电柱13，以将芯片11的电连接位置引出。
S12，在载板黏贴有芯片的一侧表面形成多个第一导电柱，第一导电柱分布在相邻芯片的间隔区域以及载板的边缘区域。
具体地，请结合图2a参阅图2b，图2b为图1中步骤S12对应的一实施方式的结构示意图。将多个芯片11的非功能面一侧间隔黏贴于载板100上之后，在载板100黏贴有芯片11的一侧表面形成多个第一导电柱12，第一导电柱12分布在相邻芯片11的间隔区域以及载板11的边缘区域，以使每个芯片11的两侧均分布有第一导电柱12。形成第一导电柱12的具体方法将在下文进行陈述。
当芯片11的功能面的焊盘111位置处设置有第二导电柱13时，焊盘111与第二导电柱13形成电连接。优选地，第一导电柱12的材质为金、铜、镊等，其高度大于或等于芯片11的高度与第二导电柱13的高度之和，图2b示意性画出第一导电柱12的高度大于芯片11的高度与第二导电柱13的高度之和的情况。
S13，在载板黏贴有芯片的一侧形成第一塑封层，第一导电柱远离载板的一侧表面以及位于芯片的功能面上的焊盘从第一塑封层中露出。
具体地，请结合图2b参阅图2c，图2c为图1中步骤S13对应的一实施方式的结构示意图。形成第一导电柱12之后，在载板100黏贴有芯片11的一侧形成第一塑封层14，第一导电柱12远离载板100的一侧表面以及位于芯片11的功能面上的焊盘111从第一塑封层14中露出。当焊盘111位置处形成有第二导电柱13时，第二导电柱13远离载板100的一侧表面从第一塑封层14中露出，位于载板100边缘位置处的第一导电柱12的一个侧面也露出，未被第一塑封层14覆盖，如图2c所示。具体可先形成较厚的第一塑封层，再研磨至需要的厚度，使表面平整，也可以使用塑封模具直接形成所需厚度的第一塑封层14。
S14，在第一塑封层远离载板的一侧形成电连接层，第一导电柱、焊盘和电连接层形成电连接。
具体地，请结合图2c参阅图2d，图2d为图1中步骤S14对应的一实施方式的结构示意图。形成第一塑封层14之后，在第一塑封层14远离载板100的一侧形成图案化的电连接层15，第一导电柱12、焊盘111和对应的电连接层15形成电连接。当焊盘111位置处形成有第二导电柱13时，第一导电柱12、第二导电柱13、电连接层15和焊盘111形成电连接，如图2d所示。具体可采用溅射的方式形成电连接层15，随后将焊盘111之间的电连接层15刻蚀掉，避免内部短路，该电连接层15可以覆盖第一导电柱12远离载板100的一侧表面，也可以仅与第一导电柱12的侧面搭接，只要能够形成电连接即可。优选地，电连接层15的材质为金、铜、镊等。当电连接层15和第一导电柱12的材质相同(例如均为铜)时，两者之间没有明显的分界线，本申请附图中仅是示意性地画出电连接层15和第一导电柱12之间的分界线。
S15，移除载板并切割掉相邻芯片之间的部分第一导电柱，以获得包含单颗芯片的封装体，其中，封装体的侧面保留有第一导电柱。
具体地，请结合图2d参阅图2e，图2e为图1中步骤S15对应的一实施方式的结构示意图。形成电连接层15之后，移除载板100并切割掉相邻芯片11之间的部分第一导电柱12，例如沿图2d中虚线A进行切割，以获得如图2e所示的包含单颗芯片11的封装体，其中，封装体的侧面保留有第一导电柱12。也就是说，最终形成的封装体将包含在内的芯片11的电连接位置引出至封装体的侧面，可以通过侧面外露的第一导电柱12与其他器件实现电连接。
本实施方式未在芯片上开设通孔，保障了芯片结构的完整性，并且通过多个封装体侧面的电连接结构与其他电连接件电连接后，使芯片之间实现互连，该方式相较于打线的方式连接更可靠，相较于开设通孔的方式芯片的结构强度更高。
请参阅图3，图3为图1中步骤S12包括的步骤一实施方式的流程示意图，即通过以下步骤形成第一导电柱：
S21，在载板黏贴有芯片的一侧表面形成图案化的光阻涂层，光阻涂层对应相邻芯片的间隔区域以及载板的边缘区域设置有第二开口，第二开口暴露部分载板。
具体地，请结合图2a参阅图4a，图4a为图3中步骤S21对应的一实施方式的结构示意图。将多个芯片11的非功能面一侧间隔黏贴于载板100上之后，在载板100黏贴有芯片11的一侧表面形成图案化的光阻涂层16，光阻涂层16对应相邻芯片11的间隔区域以及载板100的边缘区域设置有第二开口(未标示)，第二开口暴露部分载板100。
S22，在第二开口内形成第一导电柱。
具体地，请结合图4a参阅图4b，图4b为图3中步骤S22对应的一实施方式的结构示意图。形成图案化的光阻涂层16之后，在第二开口内形成第一导电柱12，第一导电柱12的高度可根据实际需要进行调节，其分布于第二开口内，即分布于相邻芯片11的间隔区域以及载板100的边缘区域，以使每个芯片11的两侧均分布有第一导电柱12。具体可利用电镀工艺形成第一导电柱12，在电镀之前也可以在第二开口内先溅射形成电镀种子层，以提高第一导电柱12的品质。
S23，去除光阻涂层。
具体地，请结合图4b继续参阅图2b，在第二开口内形成第一导电柱12之后，去除光阻涂层16，得到图2b所示的结构，每个芯片11的两侧均分布有第一导电柱12。
本实施方式利用光刻工艺配合电镀工艺在相邻芯片的间隔区域及载板的边缘区域形成第一导电柱，工艺成熟，操作便捷，成品率高。
进一步地，请结合图2d参阅图5，图5为封装体一实施方式的结构示意图。为了提高封装体的可靠性，防止器件在使用过程中形成不必要的导通，本实施方式在移除载板的步骤之前，还包括如下步骤：
在电连接层远离载板的一侧形成第一平坦化层；
在第一平坦化层上形成第二塑封层，以保护电连接层。
具体地，在图2d所示结构的基础上，移除载板100之前，在电连接层15远离载板100的一侧形成第一平坦化层171，再在第一平坦化层171上形成第二塑封层172，以保护电连接层15。然后再移除载板100，并沿图2d中虚线A切割，得到图5所示的封装体。也就是说，第一平坦化层171和第二塑封层172构成封装体的电连接结构的保护层17，该保护层覆盖封装体的上表面，且封装体侧面的第一导电柱12外露，使得封装体仅能通过侧面外露的第一导电柱12与其他器件实现电连接，避免了不必要的导通，提高了封装体的可靠性。
在其他实施方式中，也可以采取其他的保护层来替代第一平坦化层和第二塑封层的方案，例如直接在电连接层远离载板的一侧刷胶形成绝缘胶层，或者在电连接层远离载板的一侧形成钝化层，以保护电连接层。
在另一实施方式中，请参阅图6，图6为本申请芯片封装方法另一实施方式的流程示意图，本实施方式包括如下步骤：
S31，将多个芯片的非功能面一侧间隔黏贴于载板上。
S32，在载板黏贴有芯片的一侧表面形成多个第一导电柱，第一导电柱分布在相邻芯片的间隔区域以及载板的边缘区域。
S33，在载板黏贴有芯片的一侧形成第一塑封层，第一导电柱远离载板的一侧表面以及位于芯片的功能面上的焊盘从第一塑封层中露出。
上述步骤S31-S33与上述实施方式中的步骤S11-S13相似，首先将多个芯片21的非功能面一侧间隔黏贴于载板200上；然后在载板200黏贴有芯片21的一侧表面形成多个第一导电柱22，第一导电柱22分布在相邻芯片21的间隔区域以及载板21的边缘区域；再在载板200黏贴有芯片21的一侧形成第一塑封层24，第一导电柱22远离载板200的一侧表面以及位于芯片21的功能面上的焊盘211从第一塑封层24中露出。可参阅下述步骤对应的结构示意图，不再具体展开赘述。
S34，在第一塑封层远离载板的一侧形成图案化的第一钝化层，第一钝化层对应第一导电柱和焊盘的位置形成第一开口，第一开口暴露出第一导电柱和焊盘。
具体地，请参阅图7a，图7a为图6中步骤S34对应的一实施方式的结构示意图。本实施方式中，优选第一导电柱22的高度大于或等于芯片21的高度，图7a意性画出第一导电柱22的高度等于芯片21的高度的情况。在形成第一塑封层24之后，在第一塑封层24远离载板200的一侧形成图案化的第一钝化层26，第一钝化层26对应第一导电柱22和焊盘211的位置形成第一开口(未标示)，第一开口暴露出第一导电柱22和焊盘211。
具体可先在第一塑封层24上沉积形成第一钝化层26，然后利用光刻工艺配合刻蚀工艺在对应第一导电柱22和焊盘211的位置处形成第一开口，得到图案化的第一钝化层26。第一钝化层26的材质为氧化硅、氮化硅等材料。
S35，在第一钝化层远离第一塑封层的一侧表面和第一开口内形成电连接层。
具体地，请结合图7a参阅图7b，图7b为图6中步骤S35对应的一实施方式的结构示意图。形成第一钝化层26之后，在第一钝化层26远离第一塑封层24的一侧表面和第一开口内形成图案化的电连接层25，该电连接层25与对应的第一开口暴露出的第一导电柱22以及焊盘211形成电连接。具体地，电连接层25可包括溅射金属层和再布线层，形成电连接层25时可先在第一钝化层26远离第一塑封层24的一侧表面和第一开口内形成溅射金属层，随后将焊盘211之间的溅射金属层刻蚀掉，避免内部短路，再在溅射金属层远离第一塑封层的一侧表面形成图案化的再布线层。当电连接层25和第一导电柱22的材质相同(例如均为铜)时，两者之间没有明显的分界线，本申请附图中仅是示意性地画出电连接层25和第一导电柱22之间的分界线。
S36，移除载板并切割掉相邻芯片之间的部分第一导电柱，以获得包含单颗芯片的封装体，其中，封装体的侧面保留有第一导电柱。
具体地，请结合图7b参阅图7c，图7c为图6中步骤S36对应的一实施方式的结构示意图。形成电连接层25之后，移除载板200并切割掉相邻芯片21之间的部分第一导电柱22，例如沿图7b中的虚线B进行切割，以获得如图7c所示的包含单颗芯片21的封装体，其中，封装体的侧面保留有第一导电柱22。也就是说，最终形成的封装体将包含在内的芯片21的电连接位置引出至封装体的侧面，可以通过侧面外露的第一导电柱22与其他器件实现电连接。
本实施方式未在芯片上开设通孔，保障了芯片结构的完整性，并且通过多个封装体侧面的电连接结构与其他电连接件电连接后，使芯片之间实现互连，该方式相较于打线的方式连接更可靠，相较于开设通孔的方式芯片的结构强度更高。
进一步地，请结合图7b参阅图8，图8为封装体另一实施方式的结构示意图。为了提高封装体的可靠性，防止器件在使用过程中形成不必要的导通，本实施方式在移除载板的步骤之前，还包括如下步骤：
在电连接层远离载板的一侧形成第二钝化层，以保护电连接层。
具体地，在图7b所示结构的基础上，移除载板200之前，在电连接层25远离载板200的一侧形成第二钝化层27；然后再移除载板200，并沿图7b中虚线B切割，得到图8所示的封装体。也就是说，第二钝化层27构成封装体的电连接结构的保护层，覆盖封装体的上表面，且封装体侧面的第一导电柱22外露，使得封装体仅能通过侧面外露的第一导电柱22与其他器件实现电连接，避免了不必要的导通，提高了封装体的可靠性。
在其他实施方式中，也可以采取其他的保护层来替代第二钝化层的方案，例如直接在电连接层远离载板的一侧刷胶形成绝缘胶层，或者在电连接层远离载板的一侧先形成平坦化层，再在平坦化层上形成塑封层，以保护电连接层。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (9)

1.一种芯片封装方法，其特征在于，包括：
将多个芯片的非功能面一侧间隔黏贴于载板上；
在所述载板黏贴有所述芯片的一侧表面形成多个第一导电柱，所述第一导电柱分布在相邻所述芯片的间隔区域以及所述载板的边缘区域；
在所述载板黏贴有所述芯片的一侧形成第一塑封层，所述第一导电柱远离所述载板的一侧表面以及位于所述芯片的功能面上的焊盘从所述第一塑封层中露出；
在所述第一塑封层远离所述载板的一侧形成电连接层，所述第一导电柱、所述焊盘和所述电连接层形成电连接；
在所述电连接层远离所述载板的一侧形成第一平坦化层；
在所述第一平坦化层上形成第二塑封层，以保护所述电连接层；
移除所述载板并切割掉相邻所述芯片之间的部分所述第一导电柱，以获得包含单颗所述芯片的封装体，其中，所述封装体的侧面保留有所述第一导电柱。
2.根据权利要求1所述的芯片封装方法，其特征在于，
所述在所述第一塑封层远离所述载板的一侧形成电连接层的步骤之前，还包括：
在所述第一塑封层远离所述载板的一侧形成图案化的第一钝化层，所述第一钝化层对应所述第一导电柱和所述焊盘的位置形成第一开口，所述第一开口暴露出所述第一导电柱和所述焊盘；
所述在所述第一塑封层远离所述载板的一侧形成电连接层的步骤包括：
在所述第一钝化层远离所述第一塑封层的一侧表面和所述第一开口内形成所述电连接层。
3.根据权利要求2所述的芯片封装方法，其特征在于，所述电连接层包括溅射金属层和再布线层，所述在所述第一钝化层远离所述第一塑封层的一侧表面和所述第一开口内形成所述电连接层的步骤包括：
在所述第一钝化层远离所述第一塑封层的一侧表面和所述第一开口内形成所述溅射金属层；
在所述溅射金属层远离所述第一塑封层的一侧表面形成所述再布线层。
4.根据权利要求1或者2所述的芯片封装方法，其特征在于，所述第一导电柱的高度大于或等于所述芯片的高度。
5.根据权利要求4所述的芯片封装方法，其特征在于，所述芯片的所述功能面的所述焊盘位置处设置有第二导电柱，所述第一导电柱、所述第二导电柱、所述电连接层和所述焊盘形成电连接。
6.根据权利要求5所述的芯片封装方法，其特征在于，所述第一导电柱的高度大于或等于所述芯片的高度与所述第二导电柱的高度之和。
7.根据权利要求1所述的芯片封装方法，其特征在于，所述在所述载板黏贴有所述芯片的一侧表面形成多个第一导电柱的步骤包括：
在所述载板黏贴有所述芯片的一侧表面形成图案化的光阻涂层，所述光阻涂层对应相邻所述芯片的间隔区域以及所述载板的边缘区域设置有第二开口，所述第二开口暴露部分所述载板；
在所述第二开口内形成所述第一导电柱；
去除所述光阻涂层。
8.根据权利要求1所述的芯片封装方法，其特征在于，所述移除所述载板的步骤之前，还包括：
在所述电连接层远离所述载板的一侧形成第二钝化层，以保护所述电连接层。
9.根据权利要求1所述的芯片封装方法，其特征在于，所述移除所述载板的步骤之前，还包括：
在所述电连接层远离所述载板的一侧刷胶形成绝缘胶层，以保护所述电连接层。
CN202010740310.2A 2020-07-28 2020-07-28 一种芯片封装方法 Active CN111883439B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010740310.2A CN111883439B (zh) 2020-07-28 2020-07-28 一种芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010740310.2A CN111883439B (zh) 2020-07-28 2020-07-28 一种芯片封装方法

Publications (2)

Publication Number Publication Date
CN111883439A CN111883439A (zh) 2020-11-03
CN111883439B true CN111883439B (zh) 2022-07-26

Family

ID=73200903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010740310.2A Active CN111883439B (zh) 2020-07-28 2020-07-28 一种芯片封装方法

Country Status (1)

Country Link
CN (1) CN111883439B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304605A (zh) * 2015-11-20 2016-02-03 江阴长电先进封装有限公司 一种芯片嵌入式封装结构及其封装方法
US9490195B1 (en) * 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
CN106206332A (zh) * 2016-07-17 2016-12-07 王培培 一种集成电路封装结构的制造方法
CN110517966A (zh) * 2019-08-07 2019-11-29 电子科技大学 一种高密度集成电路芯片扇出封装的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490195B1 (en) * 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
CN105304605A (zh) * 2015-11-20 2016-02-03 江阴长电先进封装有限公司 一种芯片嵌入式封装结构及其封装方法
CN106206332A (zh) * 2016-07-17 2016-12-07 王培培 一种集成电路封装结构的制造方法
CN110517966A (zh) * 2019-08-07 2019-11-29 电子科技大学 一种高密度集成电路芯片扇出封装的制作方法

Also Published As

Publication number Publication date
CN111883439A (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
CN103715166B (zh) 用于部件封装件的装置和方法
KR101614960B1 (ko) 반도체 다이 어셈블리 및 반도체 다이 준비 방법
US8487421B2 (en) Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US6239496B1 (en) Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same
CN1875481B (zh) 半导体装置及其制造方法
EP2769412B1 (en) Microelectronic package with stacked microelectronic units and method for manufacture thereof
CN111883521B (zh) 多芯片3d封装结构及其制作方法
CN106328619A (zh) 3d封装件结构及其形成方法
KR20010029402A (ko) 반도체장치용 패키지 및 그의 제조방법
JP2000340714A (ja) 半導体パッケージ及びその製造方法
JP2013513969A (ja) パネルベースのリードフレームパッケージング方法及び装置
CN111883431B (zh) 一种具有高效散热结构的封装基板及其制造方法
CN112420641A (zh) 一种功率元件封装结构及其制备方法
US11869844B2 (en) Semiconductor device
CN111883439B (zh) 一种芯片封装方法
CN111883480B (zh) 一种芯片互连方法
CN111554629A (zh) 一种芯片封装方法
JP3781998B2 (ja) 積層型半導体装置の製造方法
CN114446918A (zh) Mcm封装结构及其制作方法
CN111554618A (zh) 一种芯片封装方法
CN111863717B (zh) 一种芯片互连方法
CN111863719B (zh) 一种芯片互连方法
CN111863640B (zh) 一种芯片封装方法
CN214588747U (zh) 一种板级三维芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant