CN111863640B - 一种芯片封装方法 - Google Patents

一种芯片封装方法 Download PDF

Info

Publication number
CN111863640B
CN111863640B CN202010739178.3A CN202010739178A CN111863640B CN 111863640 B CN111863640 B CN 111863640B CN 202010739178 A CN202010739178 A CN 202010739178A CN 111863640 B CN111863640 B CN 111863640B
Authority
CN
China
Prior art keywords
layer
chip
opening
chips
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010739178.3A
Other languages
English (en)
Other versions
CN111863640A (zh
Inventor
戴颖
姜艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Tongfu Microelectronics Co ltd
Original Assignee
Nantong Tongfu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Tongfu Microelectronics Co ltd filed Critical Nantong Tongfu Microelectronics Co ltd
Priority to CN202010739178.3A priority Critical patent/CN111863640B/zh
Publication of CN111863640A publication Critical patent/CN111863640A/zh
Application granted granted Critical
Publication of CN111863640B publication Critical patent/CN111863640B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本申请公开了一种芯片封装方法，该方法包括：在多个芯片的侧面和功能面一侧形成第一塑封层，其中，芯片的功能面上的焊盘从第一塑封层中露出，且相邻芯片之间的第一塑封层上形成有第一开口；在第一塑封层上形成电连接结构，电连接结构与焊盘电连接且覆盖第一开口表面；切割掉相邻芯片之间的部分第一塑封层和部分电连接结构，以获得包含单颗芯片的封装体，其中，封装体的侧面保留有与焊盘电连接的电连接结构。通过上述方式，本申请能够将芯片功能面上的焊盘从芯片的侧面引出，进而与其他电气元件电连接，提高连接的可靠性和芯片的结构强度。

Description

一种芯片封装方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种芯片封装方法。
背景技术
随着电子产品的更新换代，愈发要求电子产品的功能更多元化而体积更精小化，因此对于能够实现不能功能的芯片的堆叠方式需要尽可能压缩其堆叠后的体积。
现有技术中，在3D堆叠时，通常采用硅通孔技术(TSV，Through Silicon Via)在堆叠后的芯片上打一个贯穿的通孔，在通孔内填充导电材料以使芯片上的焊盘能够与其他芯片的焊盘电连接；或者，采用交错层叠的方式，将芯片正面的焊盘露出，进而通过打线的方式使芯片与芯片之间的焊盘能够电连接。
但是，硅通孔技术的对于工艺的精度要求极高，且会降低芯片的良品率，减小芯片的强度，而交错层叠再打线的方式，芯片交错层叠后所占的体积较大，并且打线连接存在不牢固的问题。
发明内容
本申请主要解决的技术问题是提供一种芯片封装方法，能够将芯片功能面上的焊盘从芯片的侧面引出，进而与其他电气元件电连接。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片封装方法，该方法包括：在多个芯片的侧面和功能面一侧形成第一塑封层，其中，所述芯片的所述功能面上的焊盘从所述第一塑封层中露出，且相邻所述芯片之间的所述第一塑封层上形成有第一开口；在所述第一塑封层上形成电连接结构，所述电连接结构与所述焊盘电连接且覆盖所述第一开口表面；切割掉相邻所述芯片之间的部分所述第一塑封层和部分所述电连接结构，以获得包含单颗所述芯片的封装体，其中，所述封装体的侧面保留有与所述焊盘电连接的所述电连接结构。
其中，所述在多个芯片的侧面和功能面一侧形成第一塑封层，包括：
将多个所述芯片的非功能面一侧黏贴于第一载板上；在多个所述芯片的功能面一侧设置第一模具，其中，所述第一模具面向所述芯片一侧设有多个第一凸部，所述第一凸部对应相邻所述芯片之间的区域；在所述芯片的侧面和功能面一侧形成所述第一塑封层，所述芯片的所述功能面上的焊盘从所述第一塑封层中露出，且所述第一塑封层在对应所述第一凸部的位置处形成所述第一开口；移除所述第一模具。
其中，所述在多个芯片的侧面和功能面一侧形成第一塑封层，包括：
将多个所述芯片的非功能面一侧黏贴于第一载板上；在所述第一载板设有所述芯片的一侧形成所述第一塑封层，所述芯片的所述功能面上的焊盘从所述第一塑封层中露出；在所述第一塑封层对应相邻所述芯片之间的位置处开设所述第一开口。
其中，所述第一开口的底部与所述第一载板之间具有预设间隔；或，所述第一开口的底部与所述第一载板齐平，所述第一载板从所述第一开口中露出。
其中，所述在所述第一塑封层对应相邻所述芯片之间的位置处开设所述第一开口，之后，包括：在与所述第一开口邻近的所述第一塑封层远离所述第一载板表面形成第一缺口，所述第一缺口与所述第一开口连通。
其中，所述在所述第一塑封层上形成电连接结构，包括：在所述第一塑封层上形成第一溅射金属层，所述第一溅射金属层与所述焊盘电连接，其中，所述电连接结构包括所述第一溅射金属层。
其中，所述的芯片封装方法，还包括：在所述第一溅射金属层上形成第一绝缘层，所述第一绝缘层对应所述第一开口的位置处设置有第二开口；在所述第一开口内形成第一导电柱，所述电连接结构包括所述第一导电柱和所述第一溅射金属层。
其中，所述第一绝缘层形成保护层。
其中，所述第一绝缘层为光刻胶层，所述在所述第一开口内形成第一导电柱，之后还包括：去除所述光刻胶层；在所述电连接结构上刷胶形成保护层。
其中，所述第一绝缘层为光刻胶层，所述在所述第一开口内形成第一导电柱，之后还包括：去除所述光刻胶层；在所述电连接结构上形成第一平坦化层；在所述第一平坦化层上形成第二塑封层，所述第一平坦化层和所述第二塑封层形成保护层。
本申请的有益效果是：本申请在芯片功能面一侧形成与功能面上的焊盘电连接的电连接结构，该电连接结构从包含单颗芯片的封装体的侧面露出，以使芯片功能面上的焊盘从芯片的侧面引出，进而与其他电气元件电连接，本申请未在芯片上开设通孔，保障了芯片结构的完整性，并且通过其他电连接件与多个封装体侧面的电连接结构电连接后，使芯片之间实现互连，该方式相较于打线的方式连接更可靠，相较于开设通孔的方式芯片的结构强度更高。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请芯片封装方法一实施方式的流程示意图；
图2是图1中步骤S101对应的一实施方式的剖视结构示意图；
图3是图1中步骤S101对应的一实施方式的流程示意图；
图4a是图3中步骤S201对应的一实施方式的剖视结构示意图；
图4b是图3中步骤S202对应的一实施方式的剖视结构示意图；
图4c是图3中步骤S203对应的一实施方式的剖视结构示意图；
图4d是图3中步骤S204对应的一实施方式的剖视结构示意图；
图5是图1中步骤S101对应的另一实施方式的流程示意图；
图6a是图5中步骤S301对应的一实施方式的剖视结构示意图；
图6b是图5中步骤S302对应的一实施方式的剖视结构示意图；
图6c是图5中步骤S303对应的一实施方式的剖视结构示意图；
图6d是图5中步骤S303之后对应的一实施方式的剖视结构示意图；
图7是图1中步骤S102对应的一实施方式的剖视结构示意图；
图8是图1中步骤S102对应的一实施方式的流程示意图；
图9a是图8中步骤S401对应的一实施方式的剖视结构示意图；
图9b是图8中步骤S402对应的一实施方式的剖视结构示意图；
图9c是图8中步骤S403对应的一实施方式的剖视结构示意图；
图9d是图8中步骤S403之后对应的一实施方式的剖视结构示意图；
图9e是图8中步骤S403之后对应的另一实施方式的剖视结构示意图；
图9f是图8中步骤S403之后对应的又一实施方式的剖视结构示意图；
图9g是图8中步骤S403之后对应的又一实施方式的剖视结构示意图；
图10是图1中步骤S103对应的一实施方式的剖视结构示意图；
图11是本申请芯片封装方法另一实施方式的流程示意图；
图12是图11中步骤S502对应的一实施方式的流程示意图；
图13a是图12中步骤S601对应的一实施方式的剖视结构示意图；
图13b是图12中步骤S602对应的一实施方式的剖视结构示意图；
图14是图12中步骤S603对应的一实施方式的剖视结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1是本申请芯片封装方法一实施方式的流程示意图，该方法包括：
步骤S101：在多个芯片的侧面和功能面一侧形成第一塑封层，其中，芯片的功能面上的焊盘从第一塑封层中露出，且相邻芯片之间的第一塑封层上形成有第一开口。
具体地，请参阅图2，图2是图1中步骤S101对应的一实施方式的剖视结构示意图，其中，芯片10设有焊盘100的一侧即为功能面，与功能面相背设置的即为非功能面，在芯片10的侧面和功能面一侧形成第一塑封层12，为使焊盘100从第一塑封层12中露出，可进一步研磨第一塑封层12以使焊盘100露出，进而形成图2所示的结构，或者在第一塑封层12上对应焊盘100的位置形成开口以使焊盘100露出。在相邻的芯片10之间的第一塑封层12上设有第一开口(未标示)，以使芯片10间隔开来。
在一应用方式中，请参阅图3，图3是图1中步骤S101对应的一实施方式的流程示意图，步骤S101具体包括：
步骤S201：将多个芯片的非功能面一侧黏贴于第一载板上。
具体地，请参阅图4a，图4a是图3中步骤S201对应的一实施方式的剖视结构示意图，图4a中的第一载板20仅仅是示意性的表示其中一个区域，实际应用中第一载板20可为一较大的区域，划分成多个小区域，在每个小区域内用可剥离胶将芯片10的非功能面一侧黏贴在第一载板20上。
步骤S202：在多个芯片的功能面一侧设置第一模具，其中，第一模具面向芯片一侧设有多个第一凸部，第一凸部对应相邻芯片之间的区域。
具体地，请参阅图4b，图4b是图3中步骤S202对应的一实施方式的剖视结构示意图，在多个芯片10上设置第一模具13后，第一模具13上的第一凸部130将芯片10间隔开来。图4b仅仅是示意性的，当设置有N个芯片10时，第一模具13上对应芯片10之间的第一凸部130为N-1个，第一模具13上最边缘的第一凸部130为两个，并且第一模具13对应芯片10之间的第一凸部130的宽度是最边缘的第一凸部130宽度的两倍。第一凸部130可与第一载板20接触，也可如图4b中所示与第一载板20之间具有一定距离。
步骤S203：在芯片的侧面和功能面一侧形成第一塑封层，芯片的功能面上的焊盘从第一塑封层中露出，且第一塑封层在对应第一凸部的位置处形成第一开口。
具体地，请参阅图4c，图4c是图3中步骤S203对应的一实施方式的剖视结构示意图，将第一载板20、芯片10以及第一模具13设置在塑封腔内进行塑封，形成第一塑封层12，图4c上已示意性地将第一模具13向远离芯片10的方向移开，以使图示更清晰。如图4c中所示，第一凸部130与第一载板20之间具有距离，则第一塑封层12上的第一开口的底部与第一载板20之间具有间隔。若第一凸部130与第一载板20接触则在形成第一塑封层12后，第一载板20从第一开口中露出。若第一凸部130与第一模具13接触的一端比芯片10的功能面更远离第一载板20，则形成的第一塑封层12将芯片10的功能面覆盖。具体可根据实际需要选择第一模具13的尺寸以及设置第一模具13的位置。
步骤S204：移除第一模具。
具体地，在一具体应用场景中，请结合参阅图2和图4c，当第一塑封层12未覆盖芯片10的功能面时，将第一模具13移除后即可形成如图2所示的结构。
在另一具体应用场景中，请结合参阅图2和图4c，当第一塑封层12覆盖芯片10的功能面时，在移除第一模具13后，直接研磨芯片10功能面一侧的第一塑封层12，以使芯片10功能面一侧的焊盘100露出即可形成如图2所示的结构。
在又一具体应用场景中，请参阅图4d，图4d是图3中步骤S204对应的一实施方式的剖视结构示意图，当第一塑封层12a覆盖芯片10的功能面时，在移除第一模具13后，在第一塑封层12a上对应焊盘100的位置开设开口(图未示)，在第一开口内形成导电凸块15，导电凸块15与焊盘100电连接并从第一塑封层12a中露出，以形成如图4d所示的结构。
在另一应用方式中，请参阅图5，图5是图1中步骤S101对应的另一实施方式的流程示意图，步骤S101具体包括：
步骤S301：将多个所述芯片的非功能面一侧黏贴于第一载板上。
具体地，请参阅图6a，图6a是图5中步骤S301对应的一实施方式的剖视结构示意图，在本应用方式中，也可在包含多个芯片10的晶圆上进行，在本应用方式中仍以将芯片10通过可剥离胶黏贴在第一载板20上进行后续步骤的说明。
步骤S302：在所述第一载板设有所述芯片的一侧形成所述第一塑封层，所述芯片的所述功能面上的焊盘从所述第一塑封层中露出。
具体地，请参阅图6b，图6b是图5中步骤S302对应的一实施方式的剖视结构示意图，在第一载板20设有芯片10的一侧形成第一塑封层12b，研磨第一塑封层12b的表面，以使焊盘100露出。
步骤S303：在所述第一塑封层对应相邻所述芯片之间的位置处开设所述第一开口。
具体地，请参阅图6c，图6c是图5中步骤S303对应的一实施方式的剖视结构示意图，通过机械研磨或激光开孔的方式在芯片10之间的第一塑封层12b上开设第一开口，可控制第一开口的深度，比如使第一开口的底部开设至第一载板20的位置形成如图6c所示的结构，也可以在开设第一开口时使第一开口的底部与第一载板20保持一定距离。
可以理解的是，第一开口的底部与第一载板20之间具有预设间隔；或，第一开口的底部与第一载板20齐平，第一载板20从第一开口中露出。其中，间隔的距离可视实际需要自行设定，进而在设置第一模具13的第一凸部130的位置时对于该间隔的距离设置，或者，在开设第一开口时控制开设开口的深度。其中，设置第一模具13的方式对于控制第一开口的底部与第一载板20的间隔更加精确。机械或激光开口的方式对于将第一开口的底部开设至与第一载板20齐平，工艺更加简便。
可选地，在步骤S303之后还包括：在与第一开口邻近的第一塑封层12b远离第一载板20表面形成第一缺口，第一缺口与第一开口连通。
具体地，请参阅图6d，图6d是图5中步骤S303之后对应的一实施方式的剖视结构示意图，在第一塑封层12b的第一开口远离第一载板20的一侧表面开设第一缺口(未标示)，第一缺口可位于芯片10的一侧如图6d中左侧的芯片10，也可位于芯片10的两侧如图6d中右侧的芯片10。具体可示芯片10封装后所需的结构而定，以满足不同安装和连接需求的场景。
步骤S102：在第一塑封层上形成电连接结构，电连接结构与焊盘电连接且覆盖第一开口表面。
具体地，请参阅图7，图7是图1中步骤S102对应的一实施方式的剖视结构示意图，在芯片10功能面一侧形成电连接结构16，电连接结构16与焊盘100电连接，且电连接结构16覆盖第一开口的表面。
在一应用方式中，请参阅图8，图8是图1中步骤S102对应的一实施方式的流程示意图，步骤S102具体包括：
步骤S401：在第一塑封层上形成第一溅射金属层，第一溅射金属层与焊盘电连接。
具体地，请参阅图9a，图9a是图8中步骤S401对应的一实施方式的剖视结构示意图，其中，图7中所示的电连接结构16包括第一溅射金属层160。第一溅射金属层160附着在第一塑封层12上并与焊盘100电连接。在形成第一溅射金属层160后，对第一溅射金属层160进行蚀刻，以保留需要的部分第一溅射金属层160，进而使焊盘100独立，且第一溅射金属层160较为细密，与树脂材质的第一塑封层12结合更为紧密。第一溅射金属层160还附着在第一开口的表面，进而将能与焊盘100电连接的位置延伸至第一开口表面，第一开口的表面位于芯片10的侧面，进而将芯片10的焊盘100引至芯片10的侧面第一塑封层12一侧。
步骤S402：在第一溅射金属层上形成第一绝缘层，第一绝缘层对应第一开口的位置处设置有第二开口。
具体地，请参阅图9b，图9b是图8中步骤S402对应的一实施方式的剖视结构示意图，在第一溅射金属层160上形成第一绝缘层22并开设第二开口(未标示)，并将第一塑封层12上的第一开口从第一绝缘层22上的第二开口中露出。第一绝缘层22覆盖芯片10功能面一侧的第一溅射金属层160，以使该位置处的第一溅射金属层160不与其他电气元件电连接提高安全性，并且在后续形成其他导电件时不会有对此处的第一溅射金属层160造成影响。
步骤S403：在第一开口内形成第一导电柱。
具体地，请参阅图9c，图9c是图8中步骤S403对应的一实施方式的剖视结构示意图，第一导电柱162填满第一开口并与第一溅射金属层160电连接。其中，电连接结构16包括第一导电柱162和第一溅射金属层160。第一导电柱162扩大了芯片10侧面的电连接结构16与其他电气元件可接触的面积，并填充芯片10侧面第一开口的空缺，提高整体结构的强度。
在一具体应用场景中，第一绝缘层22形成保护层，请参阅图9d，图9d是图8中步骤S403之后对应的一实施方式的剖视结构示意图，在第一导电柱162上进一步形成第二导电柱164，第二导电柱164与第一导电柱162电连接。电连接结构16a包括第一导电柱162、第一溅射金属层160和第二导电柱164，其中第二导电柱164可在形成第一导电柱162时一体形成，即在形成第一导电柱162时让第一导电柱162填充第一开口和第二开口。第二导电柱164远离芯片10的一侧仍可通过打线的方式与其他芯片10电连接，第一导电柱162、第一溅射金属层160和第二导电柱164从芯片10的侧面露出的部分可通过电连接件相互连接。
在另一具体应用场景中，请参阅图9e，图9e是图8中步骤S403之后对应的另一实施方式的剖视结构示意图，使用绝缘材料填充第二开口，以形成第一绝缘层22a，第一绝缘层22a覆盖第一溅射金属层160和第一导电柱162远离芯片10的一侧的表面，第一绝缘层22a形成保护层，将芯片10的功能面一侧的电连接结构16保护起来，降低误触、短路的概率。
在又一具体应用场景中，请参阅图9f，图9f是图8中步骤S403之后对应的又一实施方式的剖视结构示意图，其中，图9b中的第一绝缘层22为光刻胶层(图未示)，在第一开口内形成第一导电柱162，之后还包括：去除光刻胶层，在电连接结构16上刷胶形成保护层。绝缘胶层24覆盖电连接结构16远离芯片10一侧的表面，绝缘胶层24形成保护层，将芯片10的功能面一侧的电连接结构16保护起来，降低误触、短路的概率。
在又一具体应用场景中，请参阅图9g，图9g是图8中步骤S403之后对应的又一实施方式的剖视结构示意图，所述第一绝缘层22为光刻胶层，在第一开口内形成第一导电柱162，之后还包括：去除光刻胶层(图未示)；在电连接结构16上形成第一平坦化层26；在第一平坦化层26上形成第二塑封层28，第一平坦化层26和第二塑封层28形成保护层。第一平坦化层26一面与电连接结构16远离芯片10的一侧接触，填充电连接结构16表面不平坦之处，第一平坦化层26在远离电连接结构16的一侧平坦，进而在第一平坦化层26上形成的第二塑封层28与第一平坦化层26的结合更紧密，当然，也可在电连接结构16远离芯片10的一侧直接形成第二塑封层28，本申请对此不做具体限定。
步骤S103：切割掉相邻芯片之间的部分第一塑封层和部分电连接结构，以获得包含单颗芯片的封装体，其中，封装体的侧面保留有与焊盘电连接的电连接结构。
具体地，请参阅图10，图10是图1中步骤S103对应的一实施方式的剖视结构示意图，并结合参阅图9d-图9g，以图9d至图9g中相邻芯片10之间的区域的中分线，将部分保护层以及电连接结构16和第一塑封层12切割开来并去除第一载板20以形成包含单颗芯片10的封装体200。其中，图10所示的封装体200以图9e中所示的结构进行切割形成，电连接结构16与焊盘100电连接，电连接结构16顶部和底部分别被第一绝缘层22a和第一塑封层12覆盖，只有从封装体200的侧面露出的部分可与其他电气元件或芯片10电连接。
请参阅图11，图11是本申请芯片封装方法另一实施方式的流程示意图，该方法包括：
步骤S501：在多个芯片的侧面和功能面一侧形成第一塑封层，其中，芯片的功能面上的焊盘从第一塑封层中露出，且相邻芯片之间的第一塑封层上形成有第一开口。
具体地，本实施例步骤S501与上一实施例步骤S101类似，具体可参阅上一实施例，在此不再赘述。
步骤S502：在第一塑封层上形成电连接结构，电连接结构与焊盘电连接且覆盖第一开口表面。
具体地，请参阅图12，图12是图11中步骤S502对应的一实施方式的流程示意图，步骤S502具体包括：
步骤S601：在第一塑封层上形成第一溅射金属层，第一溅射金属层与焊盘电连接。
具体地，请参阅图13a，图13a是图12中步骤S601对应的一实施方式的剖视结构示意图，该步骤与上一实施例步骤S401类似，其中，第一塑封层12b上的开口优选与第一载板20无间隔的方式，如图6c所示。在第一塑封层12b上形成的第一溅射金属层160b与芯片10上焊盘100电连接。
步骤S602：在第一溅射金属层上形成第一再布线层，第一再布线层与第一溅射金属层电连接。
具体地，请参阅图13b，图13b是图12中步骤S602对应的一实施方式的剖视结构示意图，在第一溅射金属层160b上形成第一再布线层166b，可根据实际需要在第一溅射金属层160b上形成图案化的第一再布线层166b，第一溅射金属层160b和第一再布线层166b的材质可为金、银、铜、镍中的一种或几种，第一溅射金属层160b和第一再布线层166b的材质可相同或不同，电连接结构16b包括第一溅射金属层160b和第一再布线层166b。
步骤S603：切割掉相邻芯片之间的部分电连接结构，以获得包含单颗芯片的封装体，在封装体表面形成保护层。
具体地，请参阅图14，图14是图12中步骤S603对应的一实施方式的剖视结构示意图，请结合参阅图13b，去除第一载板20以图中虚线A和虚线B的位置处将芯片10之间的部分电连接结构16b切除，进而在电连接结构16b远离芯片10的一侧形成如图14中的第一保护层29，其中，第一保护层29可通过刷胶、塑封和使用绝缘材料等方式，具体请参阅上一实施例中步骤S403之后的部分，在此不再赘述。
综上，本申请在芯片10功能面一侧形成与功能面上的焊盘100电连接的电连接结构16，该电连接结构16从包含单颗芯片10的封装体200的侧面露出，以使芯片10功能面上的焊盘100从芯片10的侧面引出，进而与其他电气元件电连接，本申请未在芯片10上开设通孔，保障了芯片10结构的完整性，并且通过其他电连接件与多个封装体200侧面的电连接结构16电连接后，使芯片10之间实现互连，该方式相较于打线的方式连接更可靠，相较于开设通孔的方式芯片10的结构强度更高。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (5)

1.一种芯片封装方法，其特征在于，所述芯片封装方法包括：
在多个芯片的侧面和功能面一侧形成第一塑封层，其中，所述芯片的所述功能面上的焊盘从所述第一塑封层中露出，且相邻所述芯片之间的所述第一塑封层上形成有第一开口；
在所述第一塑封层上形成电连接结构，所述电连接结构与所述焊盘电连接且覆盖所述第一开口表面；
切割掉相邻所述芯片之间的部分所述第一塑封层和部分所述电连接结构，以获得包含单颗所述芯片的封装体，其中，所述封装体的侧面保留有与所述焊盘电连接的所述电连接结构；
其中，所述在所述第一塑封层上形成电连接结构，包括：
在所述第一塑封层上形成第一溅射金属层，所述第一溅射金属层与所述焊盘电连接，其中，所述电连接结构包括所述第一溅射金属层；
所述方法还包括：
在所述第一溅射金属层上形成第一绝缘层，所述第一绝缘层对应所述第一开口的位置处设置有第二开口；
在所述第一开口内形成第一导电柱，所述电连接结构包括所述第一导电柱和所述第一溅射金属层；
其中，所述第一绝缘层为光刻胶层，所述在所述第一开口内形成第一导电柱，之后还包括：去除所述光刻胶层；在所述电连接结构上刷胶形成保护层；或者，去除所述光刻胶层；在所述电连接结构上形成第一平坦化层；在所述第一平坦化层上形成第二塑封层，所述第一平坦化层和所述第二塑封层形成保护层。
2.根据权利要求1所述的芯片封装方法，其特征在于，所述在多个芯片的侧面和功能面一侧形成第一塑封层，包括：
将多个所述芯片的非功能面一侧黏贴于第一载板上；
在多个所述芯片的功能面一侧设置第一模具，其中，所述第一模具面向所述芯片一侧设有多个第一凸部，所述第一凸部对应相邻所述芯片之间的区域；
在所述芯片的侧面和功能面一侧形成所述第一塑封层，所述芯片的所述功能面上的焊盘从所述第一塑封层中露出，且所述第一塑封层在对应所述第一凸部的位置处形成所述第一开口；
移除所述第一模具。
3.根据权利要求1所述的芯片封装方法，其特征在于，所述在多个芯片的侧面和功能面一侧形成第一塑封层，包括：
将多个所述芯片的非功能面一侧黏贴于第一载板上；
在所述第一载板设有所述芯片的一侧形成所述第一塑封层，所述芯片的所述功能面上的焊盘从所述第一塑封层中露出；
在所述第一塑封层对应相邻所述芯片之间的位置处开设所述第一开口。
4.根据权利要求2或3所述的芯片封装方法，其特征在于，
所述第一开口的底部与所述第一载板之间具有预设间隔；或，所述第一开口的底部与所述第一载板齐平，所述第一载板从所述第一开口中露出。
5.根据权利要求4所述的芯片封装方法，其特征在于，所述在所述第一塑封层对应相邻所述芯片之间的位置处开设所述第一开口，之后，包括：
在与所述第一开口邻近的所述第一塑封层远离所述第一载板表面形成第一缺口，所述第一缺口与所述第一开口连通。
CN202010739178.3A 2020-07-28 2020-07-28 一种芯片封装方法 Active CN111863640B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010739178.3A CN111863640B (zh) 2020-07-28 2020-07-28 一种芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010739178.3A CN111863640B (zh) 2020-07-28 2020-07-28 一种芯片封装方法

Publications (2)

Publication Number Publication Date
CN111863640A CN111863640A (zh) 2020-10-30
CN111863640B true CN111863640B (zh) 2021-11-23

Family

ID=72948271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010739178.3A Active CN111863640B (zh) 2020-07-28 2020-07-28 一种芯片封装方法

Country Status (1)

Country Link
CN (1) CN111863640B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413798A (zh) * 2013-08-02 2013-11-27 南通富士通微电子股份有限公司 芯片结构、芯片封装结构
CN110943041A (zh) * 2019-12-16 2020-03-31 山东砚鼎电子科技有限公司 一种侧面引出的半导体结构及其制造方法、堆叠结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413798A (zh) * 2013-08-02 2013-11-27 南通富士通微电子股份有限公司 芯片结构、芯片封装结构
CN110943041A (zh) * 2019-12-16 2020-03-31 山东砚鼎电子科技有限公司 一种侧面引出的半导体结构及其制造方法、堆叠结构

Also Published As

Publication number Publication date
CN111863640A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
CN104253115B (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
CN104025285B (zh) 多管芯封装结构
CN102067310B (zh) 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
CN103681613B (zh) 具有离散块的半导体器件
KR101858952B1 (ko) 반도체 패키지 및 이의 제조 방법
CN105489591A (zh) 半导体封装及其制造方法
CN104025288A (zh) 半导体封装及其制造方法
CN104051365A (zh) 芯片布置以及用于制造芯片布置的方法
KR20140141474A (ko) 반도체 장치
CN111863791A (zh) 一种半导体封装体和芯片封装体
CN112736031A (zh) 转接板及其制作方法，半导体器件及其制作方法
CN111863641B (zh) 一种芯片封装方法
KR20190090162A (ko) 반도체 패키지 및 그 제조 방법
CN111863640B (zh) 一种芯片封装方法
CN111554620A (zh) 一种芯片封装方法
CN111883480B (zh) 一种芯片互连方法
CN111863796B (zh) 一种半导体封装器件
KR100752665B1 (ko) 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
CN111883439B (zh) 一种芯片封装方法
CN111863792B (zh) 一种半导体封装体和芯片封装体
CN111554618A (zh) 一种芯片封装方法
CN111554629A (zh) 一种芯片封装方法
CN111863790A (zh) 一种半导体封装器件
CN111863795A (zh) 一种半导体封装体和芯片封装体
CN111863719B (zh) 一种芯片互连方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant