JP2004260164A - 多層回路基板とその製造方法 - Google Patents
多層回路基板とその製造方法 Download PDFInfo
- Publication number
- JP2004260164A JP2004260164A JP2004038077A JP2004038077A JP2004260164A JP 2004260164 A JP2004260164 A JP 2004260164A JP 2004038077 A JP2004038077 A JP 2004038077A JP 2004038077 A JP2004038077 A JP 2004038077A JP 2004260164 A JP2004260164 A JP 2004260164A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric layer
- conductive
- circuit board
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】チップをプリント回路基板等にカップリングさせるため、コモン層を利用して積層インターポーザのごとき多層コンポーネントに垂直整合状態の導電開口部を形成する。そのようなチップと回路基板を含んだその構造体は情報処理装置内での利用に理想的である。
【選択図】図12
Description
「回路基板製造方法であって、
第1誘電層を提供するステップと、
該第1誘電層に第1導電層を固定するステップと、
該第1誘電層を貫通する少なくとも1つの第1開口部を形成するステップと、
前記第1導電層をコモン層として使用して前記第1開口部内に第1量の導電材料を電気メッキするステップと、
前記第1誘電層に第2誘電層を固定するステップと、
該第2誘電層に前記第1開口部と整合させて少なくとも1つの第2開口部を形成するステップと、
該第2開口部内に前記第1導電層をコモン層として使用して第2量の導電材料を電気メッキするステップと、
を含んでいることを特徴とする製造方法」
であり、この請求項1記載の製造方法について、
「前記第1導電層を第1誘電層に固定するステップは積層処理によるものであること」
としたのが請求項2の発明であり、
「前記第1量の導電材料の電気メッキは電気分解メッキであること」
が請求項3記載の製造方法である。
「前記第1量の導電材料は銅または銅合金であること」
を特徴とする。
「前記第1誘電層に第2誘電層を固定する前に開口部内の第1量の導電材料の上に第2導電層を提供するステップをさらに含んでおり、第2量の導電材料は該第2導電層上に提供されること」
であり、この請求項5の発明は、請求項6に係る発明のように、
「前記第2導電層は光リトグラフ加工で提供されること」
とされ、さらに、請求項7に係る発明のように、
「前記第2導電層は第1量の導電材料と第1誘電層の上で回路パターンを形成すること」
ともなされ、さらに、請求項8に係る発明のように、
「前記第2誘電層は第1誘電層と第2導電層の少なくとも一部に積層固定されること」
とも、また、請求項9に係る発明のように、
「前記第1誘電層に固定された第1導電層の少なくとも一部を除去するステップをさらに含んでいること」
ともなされる。
「前記第2誘電層は第1誘電層に積層固定されること」
ともなされ、さらに、請求項11に係る発明のように、
「前記第2誘電層の上に誘電材料の複数追加層を追加し、第2誘電層の第2開口部と整合させて該追加層のそれぞれに少なくとも1つの開口部を提供し、該開口部に導電材料を電気メッキし、第1導電層をその電気メッキ用のコモン層として利用するステップをさらに含んでいること」
ともなされる。
「最終電気メッキ後に第1導電層の少なくとも一部を除去するステップをさらに含んでいること」
ともなされ、この請求項12記載の製造方法は、請求項13に係る発明のように、
「除去後に第1導電層の一部を残留させること」
にもなされる。
「残留部分を複数の導電パッドとすること」
ともなされる。
「第1量の導電材料は第1誘電層の開口部内に所定の深度で提供され、該深度は該第1誘電層の上面と略同一面であるか、少々隆起していること」
ともなされ、あるいは、請求項16に係る発明のように、
「回路基板を別回路基板と中間インターポーザと共に整合させ、該量回路基板と該中間インターポーザを接合させて他層回路基板を構成させるステップをさらに含んでいること」
ともなされる。
13、13’ 開口部
15 導電層、コモン層
17、17’、17’’ 導電材料
19、19’、19’’
21 誘電層
27 導電材料
29 導電層
31 回路パターン
33 第2誘電層
35 導電回路層
41、49 パッド
43、51 ハンダボール
47 誘電層、構造体
53 回路コンポーネント、チップ
55 多層回路基板
61、63 多層サブアッセンブリ、構造体
65、67 コモン層
69 インターボーザ構造体
71 開口部
73、75 導電パッド
81 導電性ペースト
91 最終構造体
Claims (18)
- 多層回路基板の製造方法であって、
第1誘電層を提供するステップと、
該第1誘電層に第1導電層を固定するステップと、
該第1誘電層を貫通する少なくとも1つの第1開口部を形成するステップと、
前記第1導電層をコモン層として使用して前記第1開口部内に第1量の導電材料を電気メッキするステップと、
前記第1誘電層に第2誘電層を固定するステップと、
該第2誘電層に前記第1開口部と整合させて少なくとも1つの第2開口部を形成するステップと、
該第2開口部内に前記第1導電層をコモン層として使用して第2量の導電材料を電気メッキするステップと、
を含んでいることを特徴とする製造方法。 - 前記第1導電層を第1誘電層に固定するステップは積層処理によるものであることを特徴とする請求項1記載の製造方法。
- 前記第1量の導電材料の電気メッキは電気分解メッキであることを特徴とする請求項1記載の製造方法。
- 前記第1量の導電材料は銅または銅合金であることを特徴とする請求項3記載の製造方法。
- 前記第1誘電層に第2誘電層を固定する前に開口部内の第1量の導電材料の上に第2導電層を提供するステップをさらに含んでおり、第2量の導電材料は該第2導電層上に提供されることを特徴とする請求項1記載の製造方法。
- 前記第2導電層は光リトグラフ加工で提供されることを特徴とする請求項5記載の製造方法。
- 前記第2導電層は第1量の導電材料と第1誘電層の上で回路パターンを形成することを特徴とする請求項5記載の製造方法。
- 前記第2誘電層は第1誘電層と第2導電層の少なくとも一部に積層固定されることを特徴とする請求項5記載の製造方法。
- 前記第1誘電層に固定された第1導電層の少なくとも一部を除去するステップをさらに含んでいることを特徴とする請求項5記載の製造方法。
- 前記第2誘電層は第1誘電層に積層固定されることを特徴とする請求項1記載の製造方法。
- 前記第2誘電層の上に誘電材料の複数追加層を追加し、第2誘電層の第2開口部と整合させて該追加層のそれぞれに少なくとも1つの開口部を提供し、該開口部に導電材料を電気メッキし、第1導電層をその電気メッキ用のコモン層として利用するステップをさらに含んでいることを特徴とする請求項1記載の製造方法。
- 最終電気メッキ後に第1導電層の少なくとも一部を除去するステップをさらに含んでいることを特徴とする請求項11記載の製造方法。
- 除去後に第1導電層の一部を残留させることを特徴とする請求項12記載の製造方法。
- 残留部分を複数の導電パッドとすることを特徴とする請求項13記載の製造方法。
- 第1量の導電材料は第1誘電層の開口部内に所定の深度で提供され、該深度は該第1誘電層の上面と略同一面であるか、少々隆起していることを特徴とする請求項1記載の製造方法。
- 回路基板を別回路基板と中間インターポーザと共に整合させ、該量回路基板と該中間インターポーザを接合させて他層回路基板を構成させるステップをさらに含んでいることを特徴とする請求項1記載の製造方法。
- 請求項1の製造方法によって製造された回路基板。
- 請求項1の製造方法によって製造された回路基板を含んでいる情報処
理装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/370,529 US6905589B2 (en) | 2003-02-24 | 2003-02-24 | Circuitized substrate and method of making same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004260164A true JP2004260164A (ja) | 2004-09-16 |
Family
ID=32736444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004038077A Pending JP2004260164A (ja) | 2003-02-24 | 2004-02-16 | 多層回路基板とその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6905589B2 (ja) |
EP (1) | EP1450590A3 (ja) |
JP (1) | JP2004260164A (ja) |
CA (1) | CA2457299A1 (ja) |
TW (1) | TWI299645B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014103510A1 (ja) * | 2012-12-26 | 2014-07-03 | 株式会社村田製作所 | 多層基板及びその製造方法 |
WO2018216597A1 (ja) * | 2017-05-26 | 2018-11-29 | 株式会社村田製作所 | 多層配線基板、電子機器、及び、多層配線基板の製造方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005017617A1 (en) | 2003-07-17 | 2005-02-24 | Honeywell International Inc. | Planarization films for advanced microelectronic applications and devices and methods of production thereof |
US7211289B2 (en) * | 2003-12-18 | 2007-05-01 | Endicott Interconnect Technologies, Inc. | Method of making multilayered printed circuit board with filled conductive holes |
US7501839B2 (en) * | 2005-04-21 | 2009-03-10 | Endicott Interconnect Technologies, Inc. | Interposer and test assembly for testing electronic devices |
DE102005032804B4 (de) * | 2005-07-12 | 2010-08-05 | Ksg Leiterplatten Gmbh | Mehrschichtstruktur zum Aufnehmen einer elektronischen Schaltung |
US7211470B2 (en) * | 2005-09-01 | 2007-05-01 | Endicott Interconnect Technologies, Inc. | Method and apparatus for depositing conductive paste in circuitized substrate openings |
US8188375B2 (en) * | 2005-11-29 | 2012-05-29 | Tok Corporation | Multilayer circuit board and method for manufacturing the same |
US8405229B2 (en) * | 2009-11-30 | 2013-03-26 | Endicott Interconnect Technologies, Inc. | Electronic package including high density interposer and circuitized substrate assembly utilizing same |
US8245392B2 (en) * | 2009-12-01 | 2012-08-21 | Endicott Interconnect Technologies, Inc. | Method of making high density interposer and electronic package utilizing same |
JP5600427B2 (ja) * | 2009-12-25 | 2014-10-01 | 株式会社フジクラ | 貫通配線基板の材料基板 |
TWI395310B (zh) * | 2010-04-29 | 2013-05-01 | Advanced Semiconductor Eng | 基板及應用其之半導體封裝件與其製造方法 |
US20140124124A1 (en) * | 2012-11-08 | 2014-05-08 | Boardtek Electronics Corporation | Printed circuit board manufacturing method |
US9406531B1 (en) | 2014-03-28 | 2016-08-02 | STATS ChipPAC Pte. Ltd. | Integrated circuit packaging system with photoimagable dielectric-defined trace and method of manufacture thereof |
CN112310036A (zh) * | 2020-11-03 | 2021-02-02 | 日月光半导体制造股份有限公司 | 半导体基板及其制造方法 |
CN112752438A (zh) * | 2020-12-11 | 2021-05-04 | 厦门市铂联科技股份有限公司 | 一种fpc镀孔方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US190378A (en) * | 1877-05-01 | Improvement in modes of relieving high-pressure engines | ||
US170827A (en) * | 1875-12-07 | Improvement in instruments for aiding animals in giving birth | ||
US22013A (en) * | 1858-11-09 | Improvement in plows | ||
US172019A (en) * | 1876-01-11 | Improvement in grated entrances to bee-hives | ||
US840A (en) * | 1838-07-16 | Machine for shelling and cleaning corn | ||
US150673A (en) * | 1874-05-12 | Improvement in automatic fly-brushes | ||
GB1379558A (en) * | 1971-05-15 | 1975-01-02 | Int Computers Ltd | Methods of manufacture of multilayer circuit structures |
US5246817A (en) | 1985-08-02 | 1993-09-21 | Shipley Company, Inc. | Method for manufacture of multilayer circuit board |
US5106461A (en) * | 1989-04-04 | 1992-04-21 | Massachusetts Institute Of Technology | High-density, multi-level interconnects, flex circuits, and tape for tab |
US5045167A (en) | 1990-03-30 | 1991-09-03 | The Carolinch Company | Continuous electroplating apparatus |
US6710259B2 (en) | 1993-05-17 | 2004-03-23 | Electrochemicals, Inc. | Printed wiring boards and methods for making them |
US5567329A (en) * | 1995-01-27 | 1996-10-22 | Martin Marietta Corporation | Method and system for fabricating a multilayer laminate for a printed wiring board, and a printed wiring board formed thereby |
US6197182B1 (en) | 1999-07-07 | 2001-03-06 | Technic Inc. | Apparatus and method for plating wafers, substrates and other articles |
JP2001267747A (ja) * | 2000-03-22 | 2001-09-28 | Nitto Denko Corp | 多層回路基板の製造方法 |
JP2001308532A (ja) * | 2000-04-25 | 2001-11-02 | Toshiba Chem Corp | プリント配線板およびプリント配線板の製造方法 |
US6495005B1 (en) | 2000-05-01 | 2002-12-17 | International Business Machines Corporation | Electroplating apparatus |
US6506979B1 (en) * | 2000-05-12 | 2003-01-14 | Shipley Company, L.L.C. | Sequential build circuit board |
JP2002232135A (ja) * | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板 |
US6669805B2 (en) | 2001-02-16 | 2003-12-30 | International Business Machines Corporation | Drill stack formation |
JP2003046250A (ja) | 2001-02-28 | 2003-02-14 | Furukawa Electric Co Ltd:The | ビア付きビルドアップ用多層基板及びその製造方法 |
KR100492498B1 (ko) | 2001-05-21 | 2005-05-30 | 마츠시다 덴코 가부시키가이샤 | 프린트 배선판의 제조 방법 |
TW583348B (en) | 2001-06-19 | 2004-04-11 | Phoenix Prec Technology Corp | A method for electroplating Ni/Au layer substrate without using electroplating wire |
JP3664669B2 (ja) | 2001-06-27 | 2005-06-29 | 株式会社荏原製作所 | 電解めっき装置 |
US7084509B2 (en) * | 2002-10-03 | 2006-08-01 | International Business Machines Corporation | Electronic package with filled blinds vias |
-
2003
- 2003-02-24 US US10/370,529 patent/US6905589B2/en not_active Expired - Lifetime
-
2004
- 2004-02-10 TW TW093103039A patent/TWI299645B/zh not_active IP Right Cessation
- 2004-02-11 CA CA002457299A patent/CA2457299A1/en not_active Abandoned
- 2004-02-12 EP EP04250755A patent/EP1450590A3/en not_active Withdrawn
- 2004-02-16 JP JP2004038077A patent/JP2004260164A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014103510A1 (ja) * | 2012-12-26 | 2014-07-03 | 株式会社村田製作所 | 多層基板及びその製造方法 |
WO2018216597A1 (ja) * | 2017-05-26 | 2018-11-29 | 株式会社村田製作所 | 多層配線基板、電子機器、及び、多層配線基板の製造方法 |
US11257779B2 (en) | 2017-05-26 | 2022-02-22 | Murata Manufacturing Co., Ltd. | Multilayer wiring board, electronic device and method for producing multilayer wiring board |
Also Published As
Publication number | Publication date |
---|---|
TW200423849A (en) | 2004-11-01 |
EP1450590A3 (en) | 2007-01-17 |
TWI299645B (en) | 2008-08-01 |
CA2457299A1 (en) | 2004-08-24 |
US6905589B2 (en) | 2005-06-14 |
US20040163964A1 (en) | 2004-08-26 |
EP1450590A2 (en) | 2004-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5129142A (en) | Encapsulated circuitized power core alignment and lamination | |
KR100733253B1 (ko) | 고밀도 인쇄회로기판 및 그 제조방법 | |
US5229550A (en) | Encapsulated circuitized power core alignment and lamination | |
US8058558B2 (en) | Printed circuit board and manufacturing method thereof | |
US7381587B2 (en) | Method of making circuitized substrate | |
JP4555852B2 (ja) | 回路基板の製造方法 | |
JP2004260164A (ja) | 多層回路基板とその製造方法 | |
US20120030938A1 (en) | Method of manufacturing printed circuit board | |
WO2004103039A1 (ja) | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 | |
WO2003100851A1 (fr) | Carte de montage pour dispositif a semi-conducteur, procede de fabrication, procede d'inspection de la carte et boitier de semi-conducteurs | |
JP2007088009A (ja) | 電子部品の埋め込み方法及び電子部品内蔵プリント配線板 | |
JP2016072398A (ja) | 配線基板 | |
JP2007088475A (ja) | キャビティを備えた基板製造方法 | |
JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
US20120243155A1 (en) | Conductive metal nub for enhanced electrical interconnection, and information handling system utilizing same | |
JP3592129B2 (ja) | 多層配線基板の製造方法 | |
JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
JP2004111915A (ja) | 多層配線基板およびその製造方法 | |
JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
JP2749472B2 (ja) | 多層薄膜配線基板、該基板を用いたモジュール | |
KR100658437B1 (ko) | 범프기판를 이용한 인쇄회로기판 및 제조방법 | |
JP2001015912A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP2002271026A (ja) | 多層型プリント配線基板及び多層型プリント配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090522 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090522 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090617 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091209 |