CN112310036A - 半导体基板及其制造方法 - Google Patents

半导体基板及其制造方法 Download PDF

Info

Publication number
CN112310036A
CN112310036A CN202011212390.0A CN202011212390A CN112310036A CN 112310036 A CN112310036 A CN 112310036A CN 202011212390 A CN202011212390 A CN 202011212390A CN 112310036 A CN112310036 A CN 112310036A
Authority
CN
China
Prior art keywords
layer
dielectric layer
hole
opening width
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011212390.0A
Other languages
English (en)
Inventor
黄文宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202011212390.0A priority Critical patent/CN112310036A/zh
Publication of CN112310036A publication Critical patent/CN112310036A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Abstract

本发明提供了一种半导体基板及其制造方法，该半导体基板包括：第一介电层，具有位于所述第一介电层中的第一通孔；第一电镀层，具有位于所述第一通孔内的第一通道层以及从所述第一通道层延伸至位于所述第一介电层上表面上的第一焊盘层；其中，所述第一焊盘层的厚度与所述第一通孔的开口宽度之间的比值大于或等于1。本发明的技术方案，至少至少能够避免通孔电镀表面的凹陷问题。

Description

半导体基板及其制造方法
技术领域
本发明涉及半导体技术领域，更具体的，涉及一种半导体基板及制造半导体基板的方法。
背景技术
在半导体基板设计中，例如当介电层厚度越厚(绝缘)时，通孔(via，也称为盲孔)12的电镀表面凹陷14(dimple)程度将提升，如图1A所示。由于电镀表面凹陷，进而在镭射钻孔制程时，镭射20射击表面的凹陷14时发生散射，导致上方的通孔16的侧壁18被侵蚀而开孔异常、通孔开孔产生孔破30，如图1B所示。因此，目前遇到的瓶颈是对于通孔堆叠的位置处都会产生孔破现象，这会使通孔的电性大幅降低，对产量产生大约50～60％的影响。
在目前技术中，在电镀通孔时会产生凹陷是由于电镀药水基本的特性所导致，除非变更新类型的电镀液，否则无法避免产生凹陷的问题。若要变更新电镀药水则有成本及可靠度的疑虑，无法及时满足需求。另外，虽然凹陷表面可通过研磨来使电镀表面平坦化，但由于基板本身表面的不平整性，因此研磨后会产生总厚度变化(TTV)扩大的问题。虽然还可以通过提高电镀电流密度来改善凹陷状况，但是这须耗费较高成本。
发明内容
针对相关技术中的上述问题，本发明提出一种半导体基板及制造半导体基板的方法，至少能够避免通孔电镀表面的凹陷问题。
本发明的实施例提供了一种半导体基板，包括：第一介电层，具有位于第一介电层中的第一通孔；第一电镀层，具有位于第一通孔内的第一通道层以及从第一通道层延伸至位于第一介电层上表面上的第一焊盘层。其中，第一焊盘层的厚度与第一通孔的开口宽度之间的比值大于或等于1。
根据本发明的实施例，半导体基板还包括：第二介电层，位于第一介电层上，并且具有位于第二介电层中且位于第一通孔上方的第二通孔；第二电镀层，具有位于第二通孔内的第二通道层以及从第二通道层延伸至位于第二介电层上表面上的第二焊盘层。其中，第二焊盘层的厚度大于第一焊盘层的厚度。
根据本发明的实施例，半导体基板还包括第二介电层，第二介电层位于第一介电层上并且具有位于第二介电层中且位于第一通孔上方的第二通孔。其中，第二通孔的开口宽度大于第一通孔的开口宽度。
根据本发明的实施例，第二通孔的开口宽度与第一通孔的开口宽度之间的比值为1.25。
根据本发明的实施例，第一通孔的开口宽度大于20μm，第二通孔的侧壁相比于第一通孔的侧壁横向偏移，并且横向偏移的距离大于或等于2.5μm。
根据本发明的实施例，第二通孔具有倾斜的侧壁，其中，侧壁的倾斜程度在第二通孔的各个周向位置处相同。
根据本发明的实施例，半导体基板还包括第三介电层，第三介电层位于第二介电层上并且具有位于第三介电层中且位于第二通孔上方的第三通孔。其中，第三通孔的开口宽度大于第二通孔的开口宽度。
根据本发明的实施例，第一通孔的开口宽度小于20μm，第一焊盘层的厚度在7μm至10μm的范围内。
根据本发明的实施例，第一电镀层的第一通道层的上表面和第一焊盘层的上表面齐平并且是平坦的。
根据本发明的实施例，半导体基板为天线基板，并且第一电镀层电性连接天线基板中的天线。
本发明的实施例提供了一种制造半导体基板的方法，包括：提供第一介电层；在第一介电层中形成第一通孔；在第一通孔上方电镀第一电镀层，第一电镀层具有位于第一通孔内的第一通道层以及从第一通道层延伸至位于第一介电层上表面上的第一焊盘层。其中，第一焊盘层的厚度与第一通孔的开口宽度之间的比值大于或等于1。
根据本发明的实施例，方法还包括：在第一介电层上形成第二介电层；使用镭射射击在第二介电层中且在第一通孔上方形成第二通孔；在第二通孔上方电镀第二电镀层，第二电镀层具有位于第二通孔内的第二通道层以及从第二通道层延伸至位于第二介电层上表面上的第二焊盘层，其中，第二焊盘层的厚度大于第一焊盘层的厚度。
根据本发明的实施例，方法还包括：在第一介电层上形成第二介电层；使用镭射射击在第二介电层中且在第一通孔上方形成第二通孔，其中，第二通孔的开口宽度大于第一通孔的开口宽度，并且镭射射击的镭射被限定在第二通孔的范围内。
根据本发明的实施例，第二通孔的开口宽度与第一通孔的开口宽度之间的比值为1.25。
根据本发明的实施例，第一通孔的开口宽度大于20μm，第二通孔的侧壁相比于第一通孔的侧壁横向偏移，并且横向偏移的距离大于或等于2.5μm。
根据本发明的实施例，第二通孔具有倾斜的侧壁，其中，侧壁的倾斜程度在第一通孔的各个周向位置处相同。
根据本发明的实施例，方法还包括：在位于第二介电层上形成第三介电层；在第三介电层中且在第二通孔上方形成第三通孔，其中，第三通孔的开口宽度大于第二通孔的开口宽度。
根据本发明的实施例，第一通孔的开口宽度小于20μm，第一焊盘层的厚度在7μm至10μm的范围内。
根据本发明的实施例，第一电镀层的第一通道层的上表面和第一焊盘层的上表面齐平并且是平坦的。
根据本发明的实施例，半导体基板为天线基板，并且第一电镀层电性连接天线基板中的天线。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A和图1B是现有技术中形成通孔具有的凹陷和破孔问题的示意图。
图2A和图2B是根据本发明实施例的半导体基板的示意图。
图3是根据本发明实施例的焊盘层和电镀层的厚度分别随通孔的开口宽度变化的曲线图。
图4是根据本发明实施例的半导体基板的示意图。
图5是根据本发明实施例的制造半导体基板的方法的流程图。
图6是根据本发明实施例的半导体基板的示意图。
图7是图6的实施例的镭射射击的示意图。
图8是根据本发明实施例的制造半导体基板的方法的流程图。
具体实施方式
下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
根据本发明的实施例，提供了一种形成有通孔的半导体基板。图2A是根据本发明实施例的半导体基板100的示意图。如图2A所示，半导体基板100包括第一介电层102，第一通孔104位于第一介电层102中。半导体基板100还包括形成在第一通孔104上方的第一电镀层106，第一电镀层106具有第一通道层108和第一焊盘层109，第一通道层108位于第一通孔104内，第一焊盘层109从第一通道层108延伸至位于第一介电层102的上表面上。第一电镀层106可以由导电金属材料形成。第一焊盘层109具有厚度y1，第一通孔104具有开口宽度x。现有技术中，例如由于电镀药水基本的特性将导致第一电镀的表面产生凹陷。本发明通过增加第一焊盘层109的厚度来将凹陷整平，由此可以解决由表面凹陷导致的孔破问题。在一些实施例中，第一焊盘层的厚度y1与第一通孔的开口宽度x之间的比值大于或等于1，即，第一焊盘层109的厚度y1大于或等于1第一通孔104的开口宽度x。由于第一焊盘层109的厚度增加，所以形成的第一电镀层106的第一通道层108的上表面和第一焊盘层109的上表面可以是平坦的并且彼此齐平。
可以通过增加第一电镀层形成工艺的时间来增加第一焊盘层109的厚度。还可以通过多个工艺阶段来形成厚度增加的第一焊盘层109。如图2B所示，可以在第一工艺阶段形成第一电镀层106的第一部分1061。在第一工艺阶段之后，在第一部分1061上方形成第一电镀层106的第二部分1062。然后类似地，分别在第三和第四工艺阶段在第二部分1062上方堆叠地形成第三部分1063和第四部分1064。第一部分1061至第四部分1064中的每个都具有位于第一通孔104内的通道层和从通道层延伸至位于第一介电层102的上表面上的焊盘层。由此可形成厚度增加的第一焊盘层109，而获得具有平坦上表面的第一电镀层106。
半导体基板100可以是各种类型的半导体基板。在一些实施例中，半导体基板100可以是天线基板，并且在这样的实施例中，第一电镀层106电性连接天线基板中的天线。
图3是根据本发明实施例的第一焊盘层和第一电镀层的厚度分别随第一通孔的开口宽度变化的曲线图。其中，y1表示第一焊盘层109的厚度，y2表示第一电镀层106的总厚度(图2B)，x表示第一通孔104的开口宽度。在一些实施例中，第一通孔的开口宽度可以小于20μm。介电层的厚度可以约为10μm。第一焊盘层的厚度可以在7μm至10μm的范围内。在其他实施例中，也可以通过其他适当的方法来配置第一焊盘层109的厚度，本发明不对此做出限定。
图4是根据本发明实施例的半导体基板的示意图。如图4所示，半导体基板200可以包括位于102第一介电层上的第二介电层202。第二介电层202中具有位于第一通孔104上方的第二通孔204。第二电镀层206位于第二通孔204上方。第二电镀层206具有第二通道层208和第二焊盘层209，第二通道层208位于第二通孔204内，第二焊盘层209从第二通道层208延伸至位于第二介电层202的上表面上。如上所述，由于第一焊盘层109的厚度较大，所以第一电镀层106的上表面是平坦的。从而堆叠形成在第一通孔104上方的第二通孔204将不会产生破孔问题。在本实施例中，第二焊盘层209的厚度可以大于第一焊盘层109的厚度。
另外，本发明提供的通孔及电镀导结构(例如第一通孔104、第二通孔204、第一电镀层106和第二电镀层206)，除了第一焊盘层109的厚度增加以外，结构的其他方面(例如焊盘层)没有变更。在一些实施例中，第一通孔104的开口宽度与第二通孔204的开口宽度相等。在一些实施例中，第一通孔104和第二通孔204中的任意一个的开口宽度可以小于20μm。
图5是根据本发明实施例的制造半导体基板的方法的流程图。如图5所示，在步骤S502处，提供第一介电层。在第一介电层中形成第一通孔。
在步骤S504处，在第一通孔上方电镀第一电镀层。第一电镀层具有位于第一通孔内的第一通道层以及从第一通道层延伸至位于第一介电层上表面上的第一焊盘层。第一焊盘层的厚度与第一通孔的开口宽度之间的比值形成为大于或等于1。
然后，还可以在步骤S506处，在第一介电层上形成第二介电层。使用镭射射击在第二介电层中且在第一通孔上方形成第二通孔。
步骤S508处，在第二通孔上方电镀第二电镀层。第二电镀层具有位于第二通孔内的第二通道层以及从第二通道层延伸至位于第二介电层上表面上的第二焊盘层。第二焊盘层的厚度大于第一焊盘层的厚度。
图6是根据本发明另一实施例的半导体基板的示意图。如图6所示，半导体基板600包括第一介电层602和位于第一介电层602中的第一通孔604。第一通孔604可以类似于关于图2A所描述的第一通孔104。半导体基板600还包括位于第一介电层602上的第二介电层612，第二介电层612具有位于第二介电层612中且位于第一通孔602上方的第二通孔614。在本实施例中，第二通孔614的开口宽度x2大于第一通孔604的开口宽度x1，因此第二通孔614的侧壁相比于第一通孔604的侧壁横向地偏移。
在一些实施例中，第二通孔614的开口宽度x2与第一通孔604的开口宽度x1之间的比值为1.25。在一些实施例中，第一通孔604的开口宽度x1可以大于20μm，在这样的实施例中，第二通孔614的侧壁相比于第一通孔604的侧壁横向偏移的距离可以大于或等于2.5μm。
现有的半导体基板设计中，每个介电层中的通孔尺寸都一样，所以在电镀通孔时所产生的凹陷会使得镭射反射产生孔破的问题(如图1A和图1B)，影响制程良率。本发明通过将第二通孔614的开口宽度x2配置为大于第一通孔604的开口宽度x1，即，采用通孔的开口宽度逐层外扩的设计，使得在形成第二通孔604期间，镭射20射击凹陷处导致的镭射反射的位置依旧落在上方第二通孔604的开口区域内，所以就可以避免因为凹陷所产生的破孔问题，如图7所示。
在图6所示的实施例中，半导体基板600具有多个堆叠设置的通孔。图6中示出了堆叠的四个通孔，但是本发明不限于此，通孔的数量可以是其他的数量。继续参考图6，半导体基板600还包括位于第二介电层612上的第三介电层622，第三介电层622中具有位于第二通孔614上方的第三通孔624。第三通孔624的开口宽度x3也大于第二通孔614的开口宽度x2。第四介电层632位于第三介电层622上，第四介电层632中具有位于第三通孔624上方的第四通孔634。第四通孔634的开口宽度x4也大于第三通孔624的开口宽度x3。如上所述，第一通孔604至第四通孔634的开口宽度x1至x4逐层增加外扩，可以避免因为凹陷所产生的破孔问题。
图8是根据本发明实施例的制造半导体基板的方法的流程图。如图8所示，在步骤S802处，提供第一介电层。在第一介电层中形成第一通孔。
在步骤S804处，在第一通孔上方电镀第一电镀层。第一电镀层具有位于第一通孔内的第一通道层以及从第一通道层延伸至位于第一介电层上表面上的第一焊盘层。第一焊盘层的厚度与第一通孔的开口宽度之间的比值形成为大于或等于1。
然后在步骤S806处，在第一介电层上形成第二介电层，使用镭射射击在第二介电层中且在第一通孔上方形成第二通孔。第二通孔的开口宽度大于第一通孔的开口宽度，并且镭射射击的镭射被限定在第二通孔的范围内。
如上所述，由于在电镀通孔时所产生的凹陷会使得镭射反射产生孔破的问题(如图1A和图1B)，影响制程良率。本发明通过将第二通孔的开口宽度配置为大于第一通孔的开口宽度，即，通孔的开口宽度逐层外扩的设计，使得在形成第二通孔期间，凹陷导致的镭射反射的位置依旧落在上方第二通孔的开口区域内，所以就可以避免因为凹陷所产生的破孔问题。
然后还可以在步骤S806之后，在位于第二介电层上形成第三介电层；在第三介电层中且在第二通孔上方形成第三通孔。第三通孔的开口宽度大于第二通孔的开口宽度。
综上所述，本发明利用增加焊盘层厚度整平电镀层的凹陷，借以避免由凹陷所产生的孔破问题。本发明还通过逐层增加通孔的开口宽度，借以避免通孔的孔破问题。本发明可以解决基板孔破问题，减少50～60％良率损失，使半导体基板的合格率可以大于90％。
上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种半导体基板，其特征在于，包括：
第一介电层，具有位于所述第一介电层中的第一通孔；
第一电镀层，具有位于所述第一通孔内的第一通道层以及从所述第一通道层延伸至位于所述第一介电层上表面上的第一焊盘层；
其中，所述第一焊盘层的厚度与所述第一通孔的开口宽度之间的比值大于或等于1。
2.根据权利要求1所述的半导体基板，其特征在于，还包括：
第二介电层，位于所述第一介电层上，并且具有位于所述第二介电层中且位于所述第一通孔上方的第二通孔；
其中，所述第二通孔的开口宽度大于所述第一通孔的开口宽度。
3.根据权利要求2所述的半导体基板，其特征在于，所述第二通孔的开口宽度与所述第一通孔的开口宽度之间的比值为1.25。
4.根据权利要求1所述的半导体基板，其特征在于，所述第一通孔的所述开口宽度小于20μm，所述第一焊盘层的厚度在7μm至10μm的范围内。
5.根据权利要求1所述的半导体基板，其特征在于，
所述半导体基板为天线基板，并且所述第一电镀层电性连接所述天线基板中的天线。
6.一种制造半导体基板的方法，其特征在于，包括：
提供第一介电层；
在所述第一介电层中形成第一通孔；
在所述第一通孔上方电镀第一电镀层，所述第一电镀层具有位于所述第一通孔内的第一通道层以及从所述第一通道层延伸至位于所述第一介电层上表面上的第一焊盘层；
其中，所述第一焊盘层的厚度与所述第一通孔的开口宽度之间的比值大于或等于1。
7.根据权利要求6所述的制造半导体基板的方法，其特征在于，还包括：
在所述第一介电层上形成第二介电层；
使用镭射射击在所述第二介电层中且在所述第一通孔上方形成第二通孔；
在所述第二通孔上方电镀第二电镀层，所述第二电镀层具有位于所述第二通孔内的第二通道层以及从所述第二通道层延伸至位于所述第二介电层上表面上的第二焊盘层，其中，所述第二焊盘层的厚度大于所述第一焊盘层的厚度。
8.根据权利要求6所述的制造半导体基板的方法，其特征在于，还包括：
在所述第一介电层上形成第二介电层；
使用镭射射击在所述第二介电层中且在所述第一通孔上方形成第二通孔，其中，所述第二通孔的开口宽度大于所述第一通孔的开口宽度，并且所述镭射射击的镭射被限定在所述第二通孔的范围内。
9.根据权利要求8所述的制造半导体基板的方法，其特征在于，所述第二通孔的开口宽度与所述第一通孔的开口宽度之间的比值为1.25。
10.根据权利要求6所述的制造半导体基板的方法，其特征在于，所述第一通孔的所述开口宽度小于20μm，所述第一焊盘层的厚度在7μm至10μm的范围内。
CN202011212390.0A 2020-11-03 2020-11-03 半导体基板及其制造方法 Pending CN112310036A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011212390.0A CN112310036A (zh) 2020-11-03 2020-11-03 半导体基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011212390.0A CN112310036A (zh) 2020-11-03 2020-11-03 半导体基板及其制造方法

Publications (1)

Publication Number Publication Date
CN112310036A true CN112310036A (zh) 2021-02-02

Family

ID=74334037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011212390.0A Pending CN112310036A (zh) 2020-11-03 2020-11-03 半导体基板及其制造方法

Country Status (1)

Country Link
CN (1) CN112310036A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040163964A1 (en) * 2003-02-24 2004-08-26 Endicott Interconnect Technologies, Inc. Circuitized substrate and method of making same
US20060186537A1 (en) * 2005-02-23 2006-08-24 Intel Corporation Delamination reduction between vias and conductive pads
TW200743420A (en) * 2006-05-10 2007-11-16 Siliconware Precision Industries Co Ltd Multilayer circuit board with stack vias and manufacturing method thereof
CN101398579A (zh) * 2007-09-30 2009-04-01 中芯国际集成电路制造(上海)有限公司 制作微反射镜层及硅基液晶显示器的方法
CN102315182A (zh) * 2010-07-08 2012-01-11 台湾积体电路制造股份有限公司 半导体芯片及其制造方法
CN103199027A (zh) * 2012-01-05 2013-07-10 台湾积体电路制造股份有限公司 用于集成电路的ubm的形成
CN104008981A (zh) * 2013-02-27 2014-08-27 台湾积体电路制造股份有限公司 形成凸块结构的方法
US20170194229A1 (en) * 2015-12-30 2017-07-06 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same
CN109585391A (zh) * 2017-09-29 2019-04-05 台湾积体电路制造股份有限公司 半导体封装件及其形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040163964A1 (en) * 2003-02-24 2004-08-26 Endicott Interconnect Technologies, Inc. Circuitized substrate and method of making same
US20060186537A1 (en) * 2005-02-23 2006-08-24 Intel Corporation Delamination reduction between vias and conductive pads
TW200743420A (en) * 2006-05-10 2007-11-16 Siliconware Precision Industries Co Ltd Multilayer circuit board with stack vias and manufacturing method thereof
CN101398579A (zh) * 2007-09-30 2009-04-01 中芯国际集成电路制造(上海)有限公司 制作微反射镜层及硅基液晶显示器的方法
CN102315182A (zh) * 2010-07-08 2012-01-11 台湾积体电路制造股份有限公司 半导体芯片及其制造方法
CN103199027A (zh) * 2012-01-05 2013-07-10 台湾积体电路制造股份有限公司 用于集成电路的ubm的形成
CN104008981A (zh) * 2013-02-27 2014-08-27 台湾积体电路制造股份有限公司 形成凸块结构的方法
US20170194229A1 (en) * 2015-12-30 2017-07-06 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same
CN109585391A (zh) * 2017-09-29 2019-04-05 台湾积体电路制造股份有限公司 半导体封装件及其形成方法

Similar Documents

Publication Publication Date Title
US10643870B2 (en) Diodes offering asymmetric stability during fluidic assembly
CN100511853C (zh) 具有精确工作范围的小型阵列接触
US20150027757A1 (en) Pcb having glass core
TWI534972B (zh) 佈線板及用於佈線板之設計方法
KR102163415B1 (ko) 코일 부품 및 그 제조방법
CN101916754A (zh) 通孔和通孔形成方法以及通孔填充方法
US10186483B2 (en) Fuse structure and method of manufacturing the same
US20210136927A1 (en) Multilayer wiring board and probe card including same
JP2009027068A (ja) 半導体装置
CN112310036A (zh) 半导体基板及其制造方法
KR102342806B1 (ko) 프로브 헤드 및 이를 구비하는 프로브 카드
US10537019B1 (en) Substrate dielectric crack prevention using interleaved metal plane
CN109673099B (zh) 多层线路结构及其制作方法
US7105927B2 (en) Structure of dummy pattern in semiconductor device
CN108123037B (zh) Mim电容器及其制作方法
CN219246671U (zh) 半导体封装
US11632858B2 (en) Anodic aluminum oxide structure
US20240038654A1 (en) Semiconductor device including dummy deep trench capacitors and a method of manufacturing thereof
US20220166187A1 (en) Optical device including a substrate with a conductor-filled trench on a conductive core
KR20040026427A (ko) 리프트 핀 및 이를 이용한 기판 리프팅 방법
CN112420653B (zh) 基板结构及其制作方法
US20210153354A1 (en) Interposer using inclined electrode and manufacturing method thereof
KR101366670B1 (ko) 인터포저조립체와 이를 포함한 프로브 카드
CN113675177A (zh) 半导体基板结构及其形成方法
CN112470269B (zh) 带有贯穿衬底通孔的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination