CN219246671U

CN219246671U - 半导体封装

Info

Publication number: CN219246671U
Application number: CN202320150241.9U
Authority: CN
Inventors: 欧宪勋; 阎金明; 刘娟娟; 林佳德
Original assignee: ASE Shanghai Inc
Current assignee: ASE Shanghai Inc
Priority date: 2023-02-07
Filing date: 2023-02-07
Publication date: 2023-06-23
Anticipated expiration: 2033-02-07

Abstract

本申请涉及一种半导体装置。本申请部分实施例提供了一种半导体封装，其包括：衬底，所述衬底包含第一表面与所述第一表面相对的第二表面，其特征在于，所述衬底包含自所述第一表面延伸至所述第二表面的通孔，其中所述通孔邻近所述第一表面的第一孔径与所述通孔的中间孔径相差小于或等于10μm，且所述通孔邻近所述第二表面的第二孔径与所述通孔的所述中间孔径相差小于或等于10μm。

Description

半导体封装

技术领域

本申请涉及半导体制程领域，具体涉及一种半导体封装。

背景技术

随着科学技术的不断发展，电子产品在人们生产生活中的应用越来越广泛。半导体封装作为电子产品重要的组成元件之一，随着电子产品性能需求的提高，半导体封装的设计需求走向密集且小尺寸。在半导体封装设计的尺寸不断降低的情况下，对于制备工艺的的精细度要求也逐渐提高。

钻孔工艺经常用于对半导体封装衬底的加工与连接设置。现有的机械钻孔所能够运行的最小孔径已无法满足半导体封装的尺寸设计需求。受限于制备工艺的限制，现行的半导体封装的通孔存在孔径分布不均匀的问题，导致通孔中的连接件出现设置缺陷或短路的情况，严重影响半导体封装的良率。

有鉴于此，确有必要对半导体封装进行研究与改进，以提升封装衬底制备的精度与良率。

实用新型内容

本申请实施例通过提供一种的半导体封装以在至少某种程度上解决至少一种存在于相关领域中的问题。

根据本申请的一方面，本申请部分实施例提供了一种半导体封装，其包括：衬底，所述衬底包含第一表面与所述第一表面相对的第二表面，其特征在于，所述衬底包含自所述第一表面延伸至所述第二表面的通孔，其中所述通孔邻近所述第一表面的第一孔径与所述通孔的中间孔径相差小于或等于10μm，且所述通孔邻近所述第二表面的第二孔径与所述通孔的所述中间孔径相差小于或等于10μm。

在一些实施例中，所述通孔中的沿长度方向上的最大孔径及最小孔径之间的差值与所述最大孔径的比值小于或等于10％。

在一些实施例中，所述衬底包含设置于所述通孔的孔壁上的金属层。

在一些实施例中，所述金属层的厚度大于或等于15μm。

在一些实施例中，所述通孔的中间孔径大于或等于60μm。

在一些实施例中，所述衬底的厚度为135μm至215μm。

在一些实施例中，所述衬底为玻璃纤维树脂。

在一些实施例中，所述第一孔径与所述第二孔径相差小于或等于10μm。

在一些实施例中，所述通孔垂直于所述第一表面。

本申请的半导体封装，通过镭射工艺在衬底上设置通孔，使该通孔沿长度方向上的孔径大小一致，能够有效优化在通孔孔壁上设置的金属层连接件，提升半导体封装的制备良率，同时降低衬底因钻孔工艺所造成的崩裂或破孔现象。

本申请实施例的额外层面及优点将部分地在后续说明中描述、显示、或是经由本申请实施例的实施而阐释。

附图说明

在下文中将简要地说明为了描述本申请实施例或现有技术所必要的附图以便于描述本申请的实施例。显而易见地，下文描述中的附图仅只是本申请中的部分实施例。对本领域技术人员而言，可以根据这些附图中所例示的结构来获得其他实施例的附图。

图1A-1D为根据本申请一些实施例对半导体封装的衬底进行镭射烧孔工艺的示意图。

图2为根据本申请一些实施例的衬底通孔的示意图。

图3为根据本申请一些实施例的衬底通孔上金属连接件的示意图。

具体实施方式

本申请的实施例将会被详细的描示在下文中。本申请的实施例不应该被解释为对本申请的限制。

除非另外明确指明，本文使用的下述术语具有下文指出的含义。

如本文中所使用，术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同。

再者，为便于描述，“第一”、“第二”、“第三”、“第四”等等可在本文中用于区分一个图或一系列图的不同组件。除非经特别指定或限定之外，“第一”、“第二”、“第三”、“第四”等等不意欲描述对应组件。

本文中的术语“孔径”是指通孔垂直于通孔方向的平面上的投射形状换算的圆形直径。

钻孔工艺经常用于对半导体封装衬底的加工，尤其是对于穿衬底连接孔(TSV，Through-Substrate Vias)的设置。随着半导体封装的设计趋向小尺寸及高密度，现行的钻孔工艺已无法有效在的半导体衬底上提供符合尺寸需求的通孔。对于光刻工艺或化学蚀刻工艺而言，穿衬底连接孔的尺寸又过大，且光刻工艺或化学蚀刻工艺的工艺复杂、工时长，这会导致了昂贵的加工成本与低下的产量。

请留意，虽然现行文件中对于TSV通孔的图示多为均匀一致的通孔，然而，实际上在钻孔过程中往往会出现接近表面的通孔孔径较大而通孔中间部分的孔径较小的情况，严重时还会影响金属连接件的结构，导致短路或失效的问题。

有鉴于上述问题，根据本申请的一个方面，本申请实施例采用了镭射烧制工艺以制备高精密的传衬底连接结构。本申请实施例提供的通孔沿通孔方向具有均匀的孔径，在该通孔的孔壁上设置的金属连接件，能够避免因通孔的孔径不均匀所导致的连接缺陷或短路。

图1A至图1D演示了本申请实施例所采用的镭射烧孔工艺的制备流程。

参考1A，提供半导体封装的衬底100以进行镭射烧孔工艺，衬底100包含第一表面100T与第二表面100B。衬底100的第一表面100T和/或第二表面100B可为实质上平坦的表面。

衬底100可以是本领域中任何合适的半导体封装衬底，而不受其限制。在一些实施例中，衬底100可包括设置于第一表面100T和/或第二表面100B的用于与其它任意类型的电子元件电连接的一或多个接合垫(未显示于附图中)。在一些实施例中，衬底100可包括多个层(未显示于附图中)，层可包括介电层、金属层、及连接单层或多层的电性连通(via)等本领域常见的衬底组成。在一些实施例中，衬底100可由任意合适类型的衬底材料构成。在一些实施例中，衬底为玻璃纤维树脂。

在一些实施例中，衬底100的厚度H1为约135μm至约215μm。在一些实施例中，衬底的厚度为135μm、150μm、165μm、185μm、200μm、215μm或上述任两者数值所构成的数值范围。

当半导体封装的衬底的厚度符合上述限制范围时，有助于进一步改善半导体封装的结构稳定性与产品良率。

参考图1B，在衬底100的第一表面100T上进行第一镭射施打，其中第一镭射施打的参数包括：脉宽为9μs，能量为5.5mj，且镭射发射数量为1次，以在通孔的设置位置形成盲孔101。

参考图1C，基于盲孔101的尺寸与深度，对镭射的参数进行调整，并在盲孔的位置上进行第二镭射施打，其中第二镭射施打的参数包括：脉宽为7μs，能量为5.5mj，且一共发射数量为2次，以延伸孔洞102的长度。应理解，虽然图1C中表示的孔洞102为盲孔，然而在实际制备工艺中，可以根据工艺需要在第二镭射施打时形成贯穿衬底的第二表面的通孔或是未贯穿的盲孔，而不受附图的限制。本领域技术人员基于上述实施例说明，可以在制备过程中根据实际工艺需要调整镭射的施打参数。在一些实施例中，第一镭射施打的脉宽低于第二镭射施打的脉宽，且第一镭射施打的偏压低于第二镭射施打的偏压。通过对第一表面的二次镭射施打能够优化通孔的孔径延伸，并且避免镭射对于衬底上的非钻孔区域的元件的影响或是破坏。

参考图1D，将衬底100反面设置后对第二表面100B进行第三镭射施打，其中第三镭射施打的参数包括：脉宽为9μs，能量为5.5mj，且一共发射数量为1次，以形成贯穿的通孔103。该通孔的孔径延伸具有一致性，且制备成本低廉，在其孔壁上设置金属连接层能够有效提升金属连接结构的良率，并减少短路的风险。

在一些实施例中，镭射烧孔工艺在第三镭射施打后，还可进一步包含第四镭射施打，基于通孔的尺寸与第三镭射施打的参数，对第四镭射施打的参数进行调整，其中第四镭射施打的参数包括：脉宽为7us，能量为5.5mj，且一共发射数量为3次，以修饰通孔的孔径。在一些实施例中，第三镭射施打的脉宽低于第四镭射施打的脉宽，且第三镭射施打的偏压低于第四镭射施打的偏压。

在一些实施例中，经镭射烧孔工艺所形成的通孔垂直于衬底的第一表面。在一些实施例中，经镭射烧孔工艺所形成的通孔垂直于衬底的第一表面，且该通孔垂直于衬底的第二表面。在一些实施例中，经镭射烧孔工艺所形成的通孔与衬底的第一表面之间倾斜形成夹角，且通孔与衬底的第二表面之间倾斜形成与上述夹角对应的夹角。本领域技术人员可以通过调整施加于衬底表面的镭射方向而改变通孔在衬底中的倾斜角度，以进行多种设计。

图2为根据本申请的一些实施例的半导体封装的衬底的结构示意图。

参考图2，本申请部分实施例提供了一种半导体封装，其包括：衬底100，衬底100包含第一表面100T与第一表面100T相对的第二表面100B，其特征在于，衬底100包含自第一表面100T延伸至第二表面100B的通孔103，其中通孔103邻近第一表面100T的第一孔径D1与通孔103的中间孔Dm径相差小于或等于10μm，且通孔邻近第二表面100B的第二孔径D2与通孔103的中间孔径Dm相差小于或等于10μm。

在一些实施例中，通孔邻近第一表面的第一孔径与通孔的中间孔径相差为0μm、0.1μm、0.5μm、1.0μm、2.0μm、3.0μm、4.0μm、5.0μm、6.0μm、7.0μm、8.0μm、9.0μm、10μm或在上述任两者数值所构成的数值范围内。

在一些实施例中，第一孔径与第二孔径相差小于或等于10μm。

在一些实施例中，第一孔径与第二孔径相差为0μm、0.1μm、0.5μm、1.0μm、2.0μm、3.0μm、4.0μm、5.0μm、6.0μm、7.0μm、8.0μm、9.0μm、10μm或在上述任两者数值所构成的数值范围内。

在一些实施例中，通孔的中间孔径大于或等于60μm。

在一些实施例中，通孔的中间孔径小于或等于90μm。

在一些实施例中，通孔的中间孔径为60μm、70μm、80μm、90μm或在上述任两者数值所构成的数值范围内。

在一些实施例中，通孔中的沿长度方向上的最大孔径及最小孔径之间的差值与最大孔径的比值小于或等于10％。在一些实施例中，通孔中的沿长度方向上的最大孔径及最小孔径之间的差值与最大孔径的比值小于或等于1.0％、2.0％、3.0％、4.0％、5.0％、6.0％、7.0％、8.0％、9.0％或10.0％。

通孔中的孔径可以通过本领域中任何合适的检测方式进行量测，而不受其限制，在一些实施例中，通孔可以采用AOI/自动光学检测扫描进行光学检测。

当半导体封装衬底中的通孔的孔径符合上述限制范围时，有助于进一步改善半导体封装衬底的结构稳定性与产品良率。

图3为根据本申请的一些实施例的半导体封装的衬底的通孔连接件的结构示意图。

参考图3，衬底100包含设置于通孔103的孔壁上的金属层104。金属层104可以是本领域中任何合适的金属材料，而不受其限制。在一些实施例中，金属层为铜层。

金属层能够沿着通孔的长度方向形成在衬底的第一表面与的第二表面之间延伸的连接结构，在一些实施例中，金属层所形成的连接结构能够与衬底100中设置于第一表面100T和/或第二表面100B的一或多个接合垫(未显示于附图中)连接。在一些实施例中，金属层所形成的连接结构能够与衬底100中设置的单个或多个连接层结构连接。在一些实施例中，通孔中的金属层包含一个或多个连接结构。根据本申请提供的实施例说明，本领域技术人员可以根据实际连接线路需要，对金属层在通孔的孔壁上的设置位置进行调整。

在不违背本申请的精神的情况下，金属层的设置方式可以是本领域任何而合适的设置方式，而不受限制。举例而言，在一些实施中，采用溅镀工艺进行金属层的设置。

在一些实施例中，金属层d1的厚度为大于或等于15μm。在一些实施例中，金属层的厚度为15μm、16μm、17μm、18μm、19μm、20μm或上述任两者数值所构成的数值范围。

整个说明书中对“实施例、“部分实施例”、“一个实施例”、“另一举例”、“举例”、“具体举例”或“部分举例”的引用，其所代表的意思是在本申请中的至少一个实施例或举例包含了该实施例或举例中所描述的特定特征、结构、材料或特性。因此，在整个说明书中的各处所出现的描述，例如：“在一些实施例中”、“在实施例中”、“在一个实施例中”、“在另一个举例中”，“在一个举例中”、“在特定举例中”或“举例”，其不必然是引用本申请中的相同的实施例或示例。此外，本文中的特定特征、结构、材料或特性可以以任何合适的方式在一个或多个实施例或举例中结合。

尽管已经演示和描述了说明性实施例，本领域技术人员应该理解上述实施例不能被解释为对本申请的限制，并且可以在不脱离本申请的精神、原理及范围的情况下对实施例进行改变，替代和修改。

Claims

1.一种半导体封装，其包括：

衬底，所述衬底包含第一表面与所述第一表面相对的第二表面，其特征在于，所述衬底包含自所述第一表面延伸至所述第二表面的通孔，其中所述通孔邻近所述第一表面的第一孔径与所述通孔的中间孔径相差小于或等于10μm，且所述通孔邻近所述第二表面的第二孔径与所述通孔的所述中间孔径相差小于或等于10μm。

2.根据权利要求1所述的半导体封装，其特征在于，所述通孔中的最大孔径及最小孔径之间的差值与所述最大孔径的比值小于或等于10％。

3.根据权利要求1所述的半导体封装，其特征在于，所述衬底包含设置于所述通孔的孔壁上的金属层。

4.根据权利要求3所述的半导体封装，其特征在于，所述金属层的厚度为大于或等于15μm。

5.根据权利要求1所述的半导体封装，其特征在于，所述通孔的中间孔径大于或等于60μm。

6.根据权利要求1所述的半导体封装，其特征在于，所述衬底的厚度为135μm至215μm。

7.根据权利要求1所述的半导体封装，其特征在于，所述衬底为玻璃纤维树脂。

8.根据权利要求1所述的半导体封装，其特征在于，所述第一孔径与所述第二孔径相差小于或等于10μm。

9.根据权利要求1所述的半导体封装，其特征在于，所述通孔垂直于所述第一表面。