TW201431028A - 佈線板及用於佈線板之設計方法 - Google Patents

佈線板及用於佈線板之設計方法 Download PDF

Info

Publication number
TW201431028A
TW201431028A TW102141918A TW102141918A TW201431028A TW 201431028 A TW201431028 A TW 201431028A TW 102141918 A TW102141918 A TW 102141918A TW 102141918 A TW102141918 A TW 102141918A TW 201431028 A TW201431028 A TW 201431028A
Authority
TW
Taiwan
Prior art keywords
wiring
line
lines
land
wiring line
Prior art date
Application number
TW102141918A
Other languages
English (en)
Other versions
TWI534972B (zh
Inventor
Tomoyuki Akahoshi
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201431028A publication Critical patent/TW201431028A/zh
Application granted granted Critical
Publication of TWI534972B publication Critical patent/TWI534972B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一佈線板包括形成於一基體上的第一佈線線路和第二佈線線路、分別形成於該第一佈線線路與該第二佈線線路之連接部的第一連接盤和第二連接盤。第二佈線線路具有比第一佈線線路長的佈線長度。連接盤係配合單一佈線線路的佈線圖樣而受到組織。此佈線板亦包括透過一絕緣膜而分別形成於第一連接盤和第二連接盤上的第一墊式電極和第二墊式電極、第一層間連接通孔、以及埋設於絕緣膜內之將連接盤電氣式連接至墊式電極的層間連接通孔。並且，第一連接盤之佈線圖樣的佈線長度係比第二連接盤之佈線圖樣的佈線長度更長。

Description

佈線板及用於佈線板之設計方法 發明領域
此處討論之實施例係有關於佈線板及用於佈線板之設計方法。
發明背景
隨著針對半導體晶片諸如中央處理單元(CPU)或特定應用積體電路(ASIC)實現更高密度的集積，晚近連接凸塊間距已變得愈來愈小。
矽中介件具有在二表面上的佈線層，亦即一半導體晶片安裝表面(前表面)及一封裝體板連接表面(後表面)，及矽貫穿孔係用以連接前表面佈線與後表面佈線。注意不形成矽貫穿孔及後表面佈線層，一封裝體板可藉打線接合而從矽中介件的前表面電氣式連接至一半導體晶片。
可能有一種情況於該處在矽中介件內部傳輸信號的佈線線路許可多個信號傳輸時間如同記憶體匯流排信號般變一致。此點先前係藉進行蜿蜒處理而予滿足，其中於矽中介件的一等長組群中，於該整個等長組群中之佈線線路的佈線長度係製作成等於在該等長組群中之該最長佈 線線路的佈線長度。
但隨著一矽中介件中的佈線製作成更細及具有更高密度，更加難以獲得夠大區域以在一矽中介件上執行蜿蜒處理。如此，已經期望一種新穎佈線結構及其設計方法，即便於高密度佈線之情況下仍可使得多條佈線線路的信號傳輸時間為一致。列舉下列文件作為相關技藝範例，亦即日本專利公開案第2003-152290號、日本專利公開案第2004-031531號、及日本專利公開案第2008-171950號。
發明概要
因而於本發明之一個面向中之目的係提出可實現佈線的微型化及等長處理之應用二者的一佈線板。
依據本發明之一面向，一佈線板包括形成於一基體上的一第一佈線線路，形成於該第一佈線線路之一連接部及以一單一佈線線路之一佈線圖樣組織的一第一連接盤，形成於該基體上且具有比該第一佈線線路更長的一佈線長度之一第二佈線線路，形成於該第二佈線線路之一連接部及以一單一佈線線路之一佈線圖樣組織的一第二連接盤。該佈線板也包括透過一絕緣膜形成於該第一連接盤上的一第一墊式電極，透過一絕緣膜形成於該第二連接盤上的一第二墊式電極，埋設於該絕緣膜內及電氣式連接該第一連接盤至該第一墊式電極之一第一層間連接通孔，及埋設於該絕緣膜內及電氣式連接該第二連接盤至該第二墊式電極之一第二層間連接通孔。又復，在該第一佈線線路之 該連接部與該第一層間連接通孔間之該第一連接盤的該佈線圖樣之一佈線長度係比在該第二佈線線路之該連接部與一第二層間連接通孔間之該第二連接盤的該佈線圖樣之該佈線長度更長。
10‧‧‧佈線板
20‧‧‧基體
22‧‧‧絕緣層
24、32‧‧‧絕緣膜
26‧‧‧佈線凹槽
28‧‧‧銅膜
30、30A-C‧‧‧佈線線路
33A-C‧‧‧端部
34‧‧‧導通孔
38、38A-C‧‧‧層間連接通孔
40、40A-F‧‧‧墊式電極
42、42A-C‧‧‧外部接線端子
44、44A-C‧‧‧多層佈線層
46、46A-C‧‧‧連接盤
48‧‧‧貫穿孔
50、50A-B‧‧‧半導體晶片
S11-14‧‧‧步驟
II、VIIIB、XIII、XIV‧‧‧視線
圖1為一示意剖面圖(部分1)示例說明依據第一實施例一佈線板的結構。
圖2為一示意剖面圖(部分2)示例說明依據第一實施例該佈線板的結構。
圖3為一平面圖示例說明依據第一實施例該佈線板的結構。
圖4為一示意剖面圖(部分3)示例說明依據第一實施例該佈線板的結構。
圖5為一平面圖(部分1)示例說明依據一第一實施例於一佈線板中之一佈線線路之一接線端子部的結構之結構。
圖6為一平面圖(部分2)示例說明依據一第一實施例於一佈線板中之一佈線線路之一接線端子部的結構之結構。
圖7為一平面圖(部分3)示例說明依據一第一實施例於一佈線板中之一佈線線路之一接線端子部的結構之結構。
圖8A及8B為平面圖及剖面圖示例說明於一比較例中於一佈線板中之一佈線線路之一接線端子部的結構。
圖9為一平面圖(部分1)示例說明依據該第一實施例之一修改例於一佈線板中之一佈線線路之一接線端子部的結構。
圖10為一平面圖(部分2)示例說明依據該第一實施例之一修改例於一佈線板中之一佈線線路之一接線端子部的結構。
圖11為一平面圖(部分3)示例說明依據該第一實施例之一修改例於一佈線板中之一佈線線路之一接線端子部的結構。
圖12為流程圖示例說明依據第一實施例的佈線板之設計方法。
圖13A至13D為剖面圖(部分1)示例說明依據第一實施例的佈線板之製造方法。
圖14A至14C為剖面圖(部分2)示例說明依據第一實施例的佈線板之製造方法。
圖15為一平面圖(部分1)示例說明依據一第二實施例於一佈線板中之一佈線線路之一接線端子部的結構。
圖16為一平面圖(部分2)示例說明依據一第二實施例於一佈線板中之一佈線線路之一接線端子部的結構。
圖17為一平面圖(部分3)示例說明依據一第二實施例於一佈線板中之一佈線線路之一接線端子部的結構。
圖18為一平面圖(部分1)示例說明依據該第二實施例之一修改例於一佈線板中之一佈線線路之一接線端子部的結構。
圖19為一平面圖(部分2)示例說明依據該第二實施例之一修改例於一佈線板中之一佈線線路之一接線端子部的結構。
圖20為一平面圖(部分3)示例說明依據該第二實施例之一修改例於一佈線板中之一佈線線路之一接線端子部的結構。
圖21為一示意剖面圖(部分1)示例說明依據一修改例一佈線板的結構。
圖22為一示意剖面圖(部分2)示例說明依據一修改例一佈線板的結構。
圖23為一平面圖(部分1)示例說明依據一修改例於一佈線板中之一佈線線路之一接線端子部的結構。
圖24為一平面圖(部分2)示例說明依據一修改例於一佈線板中之一佈線線路之一接線端子部的結構。
較佳實施例之詳細說明
第一實施例
因而將參考圖1至14C描述依據第一實施例的佈線板及製造方法。
圖1、2及4為示意剖面圖示例說明依據第一實施例一佈線板的結構。圖3為依據第一實施例一佈線板的結構之一平面圖。圖5至7為依據第一實施例於一佈線板中之一佈線線路之一接線端子部的結構之平面圖。圖8A及8B為平面圖及剖面圖示例說明於一比較例中於一佈線板中之一佈 線線路之一接線端子部的結構。圖9至11為平面圖示例說明依據第一實施例之一修改例於一佈線板中之一佈線線路之一接線端子部的結構。圖12為流程圖示例說明依據第一實施例用於一佈線板之一設計方法。圖13A至14C為剖面圖示例說明依據第一實施例於一佈線板之一製造方法中之一製程。
首先，將參考圖1至11描述依據第一實施例一佈線板的結構。
如圖1之示例說明，依據第一實施例一佈線板10包括一基體20及形成於該基體20上之一多層佈線層44。一半導體晶片50係安裝於該多層佈線層44上。
圖2為圖1中由虛線框出的一部分之放大視圖。圖3為於圖1中由虛線框出的該部分中佈線板10之頂視圖。
舉例言之，如圖2中之示例說明，墊式電極40(40A、40B及40C)及外部接線端子42(42A、42B及42C)係形成於該多層佈線層44之一前表面上。墊式電極40係透過形成於多層佈線層44內部的佈線線路30(30A、30B及30C)而電氣式連接至外部接線端子42。如圖2及3中之示例說明，墊式電極40A係透過佈線線路30A電氣式連接至外部接線端子42A；墊式電極40B係透過佈線線路30B電氣式連接至外部接線端子42B；及墊式電極40C係透過佈線線路30C電氣式連接至外部接線端子42C。
此處，佈線線路30A、30B及30C屬於許可多個信號傳輸時間變一致的一組佈線線路，例如記憶體匯流排信 號。此外，舉例言之，如圖3中之示例說明，就佈線長度而言，佈線線路30C、佈線線路30B及佈線線路30A係以升序列舉。
圖4為剖面圖示例說明佈線線路30與墊式電極40之連接部細節。圖5至7為平面圖示例說明佈線線路30A至30C及墊式電極40A至40C之層間連接通孔38的安排。
舉例言之，如圖5至7中之示例說明，墊式電極40A至40C為平面形狀，其就形狀及大小而言為彼此相同。墊式電極40A至40C的平面形狀並無特殊限制，除了如圖5至7中示例說明的正八角形外，可使用圓形或多角形諸如正方形。
舉例言之，如圖5至7中之示例說明，佈線線路30A包括於墊式電極40A下方的一區之一連接盤46A，佈線線路30B包括於墊式電極40B下方的一區之一連接盤46B，及佈線線路30C包括於墊式電極40C下方的一區之一連接盤46C。該連接盤46A係經由從該佈線線路30A的主體部延伸出的一佈線圖樣形成，該連接盤46B係經由從該佈線線路30B的主體部延伸出的一佈線圖樣形成，及該連接盤46C係經由從該佈線線路30C的主體部延伸出的一佈線圖樣形成。連接盤46A為用以將佈線線路30A連接至墊式電極40A的一區域，連接盤46B為用以將佈線線路30B連接至墊式電極40B的一區域，及連接盤46C為用以將佈線線路30C連接至墊式電極40C的一區域。連接盤46A至46C具有佈線圖樣，其就形狀及大小而言為彼此相同。形成連接盤46A至 46C的佈線圖樣並不限於特定圖樣。但從擴大其中可形成等長佈線的佈線線路範圍的觀點，期望佈線圖樣係由單一佈線線路而無分支佈線線路形成。由此觀點，於依據第一實施例的佈線板中，連接盤46A至46C各自係經由一佈線圖樣形成，該佈線圖樣係由單一佈線線路而無分支佈線線路形成，及具有矩形螺旋形狀。
注意為求本說明書的描述方便，在墊式電極40A至40C下方區域的佈線線路30A至30C部分係稱作為連接盤46A至46C。期望甄別連接盤46A至46C與佈線線路30A至30C之情況下，不包括連接盤46A至46C的佈線線路30A至30C部分(佈線線路之主體部分)可稱作佈線線路30A至30C。於此種情況下，佈線圖樣之一端部形成連接盤46A至46C，該佈線圖樣之該端部係接近外部接線端子42A至42C(在墊式電極40A至40C下方一區域內及在墊式電極40A至40C邊界的一部分)係稱作為連接盤46A至46C的一端部33A至33C。佈線圖樣之一端部形成連接盤46B，該佈線圖樣之該端部係接近外部接線端子42B(在墊式電極40B下方一區域內及在墊式電極40B邊界的一部分)係稱作為連接盤46B的一端部33B。佈線圖樣之一端部形成連接盤46C，該佈線圖樣之該端部係接近外部接線端子42C(在墊式電極40A至40C下方一區域內及在墊式電極40A至40C邊界的一部分)係稱作為連接盤46C的一端部33C。此外，連接盤46A至46C旁的佈線線路30A至30C之端部係稱作連接部。
如圖4至7中之示例說明，佈線線路30A至30C係 分別地透過層間連接通孔38而電氣式連接至墊式電極40A至40C。分別地連接墊式電極40A至40C至佈線線路30A至30C的層間連接通孔38之安排係根據佈線線路30A至30C的佈線長度而改變。換言之，層間連接通孔38之安排係使得連接至墊式電極40的佈線線路30之佈線長度愈長，則從一連接盤46的一端部33至最接近該連接盤46的該端部33之層間連接通孔38的佈線距離愈短。連接至墊式電極40的一佈線線路30之佈線長度愈長，則連接該佈線線路30與該墊式電極40的層間連接通孔38之數目愈多。
更明確言之，就從一連接盤46的一端部33至最接近該端部33之層間連接通孔38的佈線距離而言，連接盤46A、連接盤46B及連接盤46C係以升序列舉。此外，連接該佈線線路30A至該墊式電極40A的層間連接通孔38之數目係大於連接該佈線線路30B至該墊式電極40B的層間連接通孔38之數目。連接該佈線線路30B至該墊式電極40B的層間連接通孔38之數目係大於連接該佈線線路30C至該墊式電極40C的層間連接通孔38之數目。
舉例言之，墊式電極40A至40C為具有長及寬約為50微米的八角形之情況下，當具有1微米佈線線路寬度的一佈線圖樣係以2微米節距之螺旋形安排時，可形成具有30微米邊長的某個矩形形狀之連接盤46A至46C。當具有長及寬約為0.5微米的四邊形形狀之層間連接通孔38係以其間間距2微米而安排於連接盤46A至46C上時，連接盤46A至46C上可安排多達100個層間連接通孔38。
於此種情況下，例如如圖5中之示例說明，佈線線路30A係透過100個層間連接通孔38而電氣式連接至墊式電極40A，100為最大數目。
此外，例如如圖6中之示例說明，佈線線路30B係透過在連接盤46B的成卷佈線圖樣中心的該連接盤46B之端部依序安排的層間連接通孔38而電氣式連接至墊式電極40B。從連接盤46B的端部33B至最接近該端部33B之層間連接通孔38B的佈線距離係比從連接盤46A的端部33A至最接近該端部33A之層間連接通孔38A的佈線距離更長。換言之，佈線線路30A與佈線線路30B間之實際佈線長度差可藉從連接盤46B的端部33B至最接近該端部33B之層間連接通孔38B的佈線距離與從連接盤46A的端部33A至最接近該端部33A之層間連接通孔38A的佈線距離間之差而予縮短。
此外，例如如圖7中之示例說明，佈線線路30C係透過在連接盤46C的成卷佈線圖樣中心的該連接盤46C之端部依序安排的層間連接通孔38而電氣式連接至墊式電極40C。從連接盤46C的端部33C至最接近該端部33C之層間連接通孔38C的佈線距離係比從連接盤46B的端部33B至最接近該端部33B之層間連接通孔38B的佈線距離更長。換言之，佈線線路30B與佈線線路30C間之實際佈線長度差可藉從連接盤46C的端部33C至最接近該端部33C之層間連接通孔38C的佈線距離與從連接盤46B的端部33B至最接近該端部33B之層間連接通孔38B的佈線距離間之差而予縮短。
注意為何連接盤46A至46C係分別地藉從佈線線 路30A至30C延伸的佈線圖樣形成的理由中之一者係在多層佈線層44的製作時可能使用鑲嵌法。原因在於在形成於基體20上的多層佈線層44上，特別在安裝半導體晶片的一前表面側上的該多層佈線層44上期望精細佈線圖樣，及期望採用鑲嵌法，藉此容易製成1微米或更小的佈線線路。
於鑲嵌法中，於用以形成內層佈線的化學機械平面化(CMP)製程中，形成具有大面積的佈線圖樣通常不允許避免下述現象，其中佈線構件的高度變成低於周圍絕緣構件的高度，稱作為碟形變形。相反地，在無尺寸限制之下，未使用CMP製程形成最頂面佈線(墊式電極40、外部接線端子42等)，及因而可形成具有大面積的佈線圖樣。結果在該內層佈線與最頂面佈線間之佈線圖樣面積有重大差異。
如此，為了減小此項差異，藉使用多通孔結構其中配置多個通孔，內層佈線係連接至最頂面佈線。此外，一內層佈線圖樣連接至多個通孔的一區域(連接盤)具有一種形狀，諸如精細佈線線路的聚積體(例如網格圖樣)。圖8A及8B分別為平面圖及剖面圖示例說明一典型佈線結構，其中連接盤46係以網格圖樣形成，及內層佈線圖樣係藉使用多通孔結構而連接至最頂面佈線圖樣。
注意於前述實施例中，佈線線路30連接至墊式電極40的佈線距離愈長，則連接佈線線路30及墊式電極40的層間連接通孔38數目愈多；但針對佈線長度不同的佈線線路，無須每個情況的佈線線路與佈線線路間之層間連接通孔38的數目皆不同。
層間連接通孔38的數目增加具有縮短傳輸延遲時間的效果，類似於從一連接盤46的一端部33至最接近該端部33的該層間連接通孔38之佈線距離縮短的情況。但可想見可能有一種情況，於該處單純只藉調整從一連接盤46的一端部33至最接近該端部33的該層間連接通孔38之佈線距離而能減少傳輸延遲時間的變異及落入於一期望範圍內。於此種情況下，層間連接通孔38的數目無需改變。
例如如圖9至11中之示例說明，可只改變從一連接盤46的一端部33至最接近該端部33的該層間連接通孔38之佈線距離，而連接佈線線路30A至墊式電極40A的層間連接通孔38的數目、連接佈線線路30B至墊式電極40B的層間連接通孔38的數目、及連接佈線線路30C至墊式電極40C的層間連接通孔38的數目可彼此相同。圖9至11示例說明實施例其中四個層間連接通孔38連接佈線線路30A至30C各自至墊式電極40A至40C之相對應一者。
為了確證依據第一實施例的佈線板之優點，圖5至7示例說明的佈線組態各自係形成於佈線線路之端部，其佈線長度為0.2毫米、0.15毫米、及0.1毫米，及測量信號傳輸時間差異。此外，為了供比較，圖8A及8B示例說明的佈線組態各自係形成於佈線線路之端部，其佈線長度為0.2毫米、0.15毫米、及0.1毫米，及也針對佈線線路測量信號傳輸時間差異。結果，與用在比較例的佈線板情況相反，確證針對依據第一實施例的佈線板，針對其佈線長度為0.2毫米的該佈線線路之傳輸延遲時間與針對其佈線長度為0.1 毫米的該佈線線路之傳輸延遲時間間之差異可減少達約70%。
信號延遲時間的改變不僅取決於佈線長度，同時也係取決於佈線線路之線寬、佈線線路之厚度、佈線線路組成材料、製法等。為了補償延遲時間的變異，期望藉將佈線線路之線寬、佈線線路之厚度、佈線線路組成材料、製法等列入考慮而妥為設定層間連接通孔38之安排。
其次，將參考圖12描述依據第一實施例的佈線板之設計方法。
首先，於佈線板布局信號佈線線路，使得在該信號佈線線路之接線端子部間之各個信號佈線線路長度為最小化(步驟S11)。
其次，從信號佈線線路中設定一組信號佈線線路，對其執行處理以達成相等佈線長度(步驟S12)。
其次，從設計圖中擷取在該組信號佈線線路中之各條信號佈線線路之佈線長度(步驟S13)。
其次，根據所擷取的各條信號佈線線路之佈線長度，決定層間連接通孔38之安排(步驟S14)。注意至於決定層間連接通孔38之安排的參數，包括從一連接盤46的一端部33至最接近該端部33的該層間連接通孔38之佈線距離及所安排的層間連接通孔38的數目。
舉例言之，從一連接盤46的一端部33至最接近該端部33的該層間連接通孔38之佈線距離、層間連接通孔38的數目、及信號延遲時間預先儲存於資料庫。根據信號佈 線線路的佈線長度及信號佈線線路的佈線長度間之差異，妥為決定從一連接盤46的一端部33至最接近該端部33的該層間連接通孔38之佈線距離及層間連接通孔38的數目，使得信號延遲時間的變異及落入於一期望範圍內。
於用於依據第一實施例的佈線板之一設計方法中，接受布局變化以形成等長佈線的該唯一層乃層間連接通孔38之該層。佈線線路30該層未接受布局變化。如此，耗用以形成等長佈線的人工時數可顯著減少。
以此種方式，藉設計含括於該組的佈線線路之接線端子部結構，可減少進行處理以達成相等佈線線路長度的該組中所含括的信號佈線線路之信號延遲時間變異。
其次，將參考圖13A至14C敘述依據第一實施例的佈線板之製法。注圖圖13A至14C為剖面圖示例說明製法及沿圖5視線XIII-XIII及XIV-XIV所取之視圖。
首先，製備將作為佈線板10的基底的基體20。以佈線板為矽中介件為例，例如，使用8吋或12吋矽晶圓作為基體20。此外，於基體20上可形成貫穿孔及作為下層的佈線層。
其次，將藉例如化學氣相沈積(CVD)方法於基體20上沈積1微米膜厚度的氧化矽膜，及形成由氧化矽膜組成的絕緣膜24。
其次，藉微影術及蝕刻於絕緣膜24的一佈線形成區域形成一佈線凹槽26(圖13A)。
其次，例如藉電解鍍覆法而在其中形成佈線凹槽 26的該絕緣膜24上形成例如具有1微米膜厚度的銅(Cu)膜28(圖13B)。舉例言之，由鈦(Ti)膜等組成的黏著層可適當地形成作為銅膜28的基底。
其次，絕緣膜24上的銅膜28例如係藉CMP方法去除。
藉此方式，埋設於佈線凹槽26中的一佈線線路30係藉所謂的鑲嵌法製成(圖13C)。
其中佈線線路各自具有1微米線寬以2微米節距安排的兩個線與間圖樣係安排成使得在佈線線路30之接線端子部彼此正交。結果，形成具有網格圖樣的連接盤46。在形成一連接盤46的一佈線線路圖樣中的佈線線路數目係根據前述設計程序，基於信號佈線線路的佈線長度妥為設定，對此進行處理以達成相等佈線長度。舉例言之，連接盤46A有10條線，連接盤46B有4條線，及連接盤46C有一條線。
注意，於該處一佈線層(圖中未顯示)係形成於絕緣層22下方之情況下，連接至絕緣層22下方的該佈線層之佈線線路30可藉所謂的雙重鑲嵌法製成。
其次，具有例如1微米膜厚度的氧化矽膜例如係藉CVD法而沈積於其中埋設有佈線線路30的絕緣膜24上，及形成由氧化矽膜組成的絕緣膜32。
其次，到達佈線線路30的多個導通孔34係藉微影術及蝕刻而形成於絕緣膜32(圖13D)。
其次，例如藉濺鍍法而在其中形成導通孔34的該 絕緣膜32上形成鎢(W)膜36(圖14A)。例如，氮化鈦(TiN)膜等所組成的位障膜可適當地形成為鎢膜36的基底。
其次，絕緣膜32上的鎢膜36例如係藉CMP方法去除，及形成埋設於導通孔34內的層間連接通孔38(圖14B)。舉例言之，邊長0.5微米的層間連接通孔38例如係以2微米節距安排於連接盤46的網格圖樣的網格點上。
其次，例如藉濺鍍法而在全體表面上形成具有例如1.5微米膜厚度的鋁(Al)膜。例如，氮化鈦(TiN)膜等所組成的位障膜可適當地形成為鎢膜36的基底。
其次，藉微影術及蝕刻在鋁膜上進行製作圖樣，及形成一墊式電極40(圖14C)。
藉此方式，完成依據第一實施例的佈線板10之製作。
藉此方式，於該第一實施例中，使用從一佈線線路的主體部延伸出的一佈線圖樣形成一連接盤，連接一佈線線路與一連接盤的層間連接通孔之安排係根據該佈線線路的佈線長度決定。如此，針對具有不同佈線長度的佈線線路之信號傳輸時間可調整為一致。結果，可刪除蜿蜒處理或可執行簡化蜿蜒處理，更容易地形成實現較高密度的佈線。
第二實施例
將參考圖15至20描述依據第二實施例的佈線板及其製法。類似圖1至14C示例說明的佈線板及其製法之該等組件係標示以相同元件符號且將刪除或簡短陳述其說 明。
圖15至17為平面圖示例說明於依據第二實施例的佈線板中之一佈線線路之接線端子部結構。圖18至20為平面圖示例說明於依據第二實施例之一修改例的佈線板中之一佈線線路之接線端子部結構。
依據第二實施例的佈線板係類似依據第一實施例的佈線板但如圖15至17的示例說明，形成連接盤46A、46B及46C的佈線圖樣係與第一實施例不同。換言之，於依據第一實施例的佈線板中，連接盤46A、46B及46C各自係由單一佈線線路而無分支佈線線路形成，及具有形成為矩形螺旋形狀的一佈線圖樣。相反地，於依據第一實施例的佈線板中，連接盤46A、46B及46C各自係由單一佈線線路而無分支佈線線路形成，及具有形成為蜿蜒形狀的一佈線圖樣。
估計具有蜿蜒形狀的一佈線圖樣諸如以依據第二實施例的佈線板為例的電感成分係低於具有螺旋形狀的一佈線圖樣諸如以依據第一實施例的佈線板為例的電感成分。如此，預期依據第二實施例的佈線板具有減少於一連接盤46的信號延遲或信號波形改變的效果。另一方面，以依據第一實施例的佈線板為例，因具有螺旋形狀的佈線圖樣之電感成分所致之信號延遲可被正面使用及應用於處理以達成相等佈線長度。
圖18至20示例說明實施例其中類似第一實施例中示例說明的圖9至11，只有從一連接盤46的一端部33至最 接近該端部33的該層間連接通孔38之佈線距離改變，而連接佈線線路30A至墊式電極40A的層間連接通孔38的數目、連接佈線線路30B至墊式電極40B的層間連接通孔38的數目、及連接佈線線路30C至墊式電極40C的層間連接通孔38的數目彼此相同。圖18至20示例說明其中四個層間連接通孔38連接佈線線路30A至30C各自至墊式電極40A至40C中之相對應一者的實施例。
依據第二實施例的佈線板之設計方法及製造方法係類似依據第一實施例的佈線板之設計方法及製造方法係類似。
藉此方式，於該第二實施例中，使用從一佈線線路的主體部延伸出的一佈線圖樣形成一連接盤，連接一佈線線路與一連接盤的層間連接通孔之安排係根據該佈線線路的佈線長度決定。如此，針對具有不同佈線長度的佈線線路之信號傳輸時間可調整為一致。結果，可刪除蜿蜒處理或可執行簡化蜿蜒處理，更容易地形成實現較高密度的佈線。
修改例
除了前述實施例外，許可各項修改。
舉例言之，於前述實施例中描述其中使用矽中介件作為佈線板的實施例。但前述實施例可應用於多個佈線板，針對信號佈線線路進行處理以達成相等佈線長度。
此外，於前述實施例中，描述應用前述佈線圖樣於連接墊式電極至外部接線端子的佈線線路之接線端子部 之情況；但佈線連接組態並非限制於此。
舉例言之，如圖21中之示例說明，於佈線板10中其上安裝多個半導體晶片50，前述實施例中描述的佈線結構可應用至連接至半導體晶片50的佈線線路之接線端子部，其係連接某些墊式電極至彼此。
圖21示例說明的佈線板10包括半導體晶片50A連接其上的墊式電極40A、40B及40C，及半導體晶片50B連接其上的墊式電極40D、40E及40F。墊式電極40C及墊式電極40D係透過佈線線路30C而彼此電連接。此外，墊式電極40B及墊式電極40E係透過佈線長度比佈線線路30C更長的佈線線路30B而彼此電連接。此外，墊式電極40A及墊式電極40F係透過佈線長度比佈線線路30B更長的佈線線路30A而彼此電連接。
於此種情況下，例如，圖5示例說明的結構可應用於佈線線路30A與墊式電極40A間之接線端子部及佈線線路30A與墊式電極40F間之接線端子部。此外，例如，圖6示例說明的結構可應用於佈線線路30B與墊式電極40B間之接線端子部及佈線線路30B與墊式電極40E間之接線端子部。此外，例如，圖7示例說明的結構可應用於佈線線路30C與墊式電極40C間之接線端子部及佈線線路30C與墊式電極40D間之接線端子部。
又復，在佈線線路30A、30B及30C兩端的接線端子部無需具有相同結構。舉例言之，將以佈線線路30B的接線端子部為例作說明。圖5示例說明的結構可應用於佈線線 路30B與墊式電極40B間之接線端子部，及圖6示例說明的結構可應用於佈線線路30B與墊式電極40E間之接線端子部。佈線線路30B之兩個接線端子部皆具有圖6示例說明的結構之情況下，佈線延遲時間可調整為與佈線線路30B之接線端子部中之一者具有圖6示例說明的結構之情況相異。
另外，如圖22中之示例說明，於一佈線板於其中連接至半導體晶片50的墊式電極40係形成於前表面側上，而外部接線端子42係形成於後表面側上，前述實施例中描述結構可應用於佈線線路之接線端子部。
圖22示例說明的佈線板包括形成於基體20之前表面側上的多層佈線層44A及形成於基體20之後表面側上的多層佈線層44B。貫穿孔48係埋設於基體20，及在基體20之前表面側上的佈線層係透過貫穿孔48而連接至在基體20之後表面側上的佈線層。在前表面側上的墊式電極40C及在後表面側上的外部接線端子42C係透過佈線線路30C及貫穿孔48C而彼此電連接。此外，在前表面側上的墊式電極40B及在後表面側上的外部接線端子42B係透過佈線線路30B及貫穿孔48B而彼此電連接，佈線線路30B係具有比佈線線路30C更長的佈線長度。此外，在前表面側上的墊式電極40A及在後表面側上的外部接線端子42A係透過佈線線路30A及貫穿孔48A而彼此電連接，佈線線路30A係具有比佈線線路30B更長的佈線長度。
於此種情況下，舉例言之，圖5示例說明的結構可應用於佈線線路30A與墊式電極40A間之接線端子部。此 外例如，圖6示例說明的結構可應用於佈線線路30B與墊式電極40B間之接線端子部。此外例如，圖7示例說明的結構可應用於佈線線路30C與墊式電極40C間之接線端子部。前述實施例描述的結構可應用於貫穿孔48A與外部接線端子42A間之一連接部、貫穿孔48B與外部接線端子42B間之一連接部、及貫穿孔48C與外部接線端子42C間之一連接部。
此外，形成一連接盤46的佈線圖樣並不限於前述實施例中描述的螺旋形狀或蜿蜒形狀，而可視情況改變。舉例言之，如圖23及24中之示例說明，從連接盤46延伸出的延伸佈線部可位在墊式電極40的中部。
此外，藉由視情況需要而在多個佈線層形成連接盤的佈線圖樣，及藉於層厚度方向連接佈線圖樣，可使得於一連接盤的佈線長度變更長。
此外，於前述實施例中，描述實施例其中只藉改變連接佈線線路與墊式電極的層間連接通孔之安排而執行處理以達成相等佈線長度；但對信號佈線線路可進一步執行蜿蜒處理。舉例言之，從屬於一組執行處理以達成相等佈線長度的多個信號佈線線路中，針對多個信號佈線線路中之一部分可額外進行蜿蜒處理，該等多個信號佈線線路中之該部分係具有比其它佈線線路顯著更短的一佈線長度。
注意蜿蜒處理乃其中藉由蜿蜒一信號佈線線路使得一佈線長度變更長，及該信號佈線線路與其它信號佈線線路間之佈線長度差異縮小的處理。
此外，於前述實施例中描述的一佈線板的結構、組成材料、製造條件等僅供示例說明之用，熟諳技藝人士鑑於普通技術知識可對其做出改變與修正。
10‧‧‧佈線板
20‧‧‧基體
30A-C‧‧‧佈線線路
40A-C‧‧‧墊式電極
42C‧‧‧外部接線端子
44‧‧‧多層佈線層
50‧‧‧半導體晶片

Claims (12)

  1. 一種佈線板，其包含：形成於一基體上的一第一佈線線路；於該第一佈線線路之一連接部所形成的一第一連接盤，該第一連接盤係配合一單一佈線線路的佈線圖樣而受到組織；形成於該基體上的一第二佈線線路，該第二佈線線路具有比該第一佈線線路更長的佈線長度；於該第二佈線線路之一連接部所形成的一第二連接盤，該第二連接盤係配合一單一佈線線路的佈線圖樣而受到組織；透過一絕緣膜而形成於該第一連接盤上的一第一墊式電極；透過該絕緣膜而形成於該第二連接盤上的一第二墊式電極；埋設於該絕緣膜內的一第一層間連接通孔，該第一層間連接通孔將該第一連接盤電氣式連接至該第一墊式電極；以及埋設於該絕緣膜內的一第二層間連接通孔，該第二層間連接通孔將該第二連接盤電氣式連接至該第二墊式電極，其中，在該第一佈線線路之該連接部與該第一層間連接通孔之間的該第一連接盤之佈線圖樣的佈線長度 大於在該第二佈線線路之該連接部與一第二層間連接通孔之間的該第二連接盤之佈線圖樣的佈線長度。
  2. 如請求項1之佈線板，其中，在該第一佈線線路之該連接部與該第一層間連接通孔之間的該第一連接盤之佈線圖樣的佈線長度以及在該第二佈線線路之該連接部與該第二層間連接通孔之間的該第二連接盤之佈線圖樣的佈線長度被界定為會使得將一信號從該第一佈線線路傳輸至該第一墊式電極的傳輸時間與將該信號從該第二佈線線路傳輸至該第二墊式電極的傳輸時間相近似。
  3. 如請求項1之佈線板，其中，將該第二連接盤連接至該第二墊式電極的該第二層間連接通孔的數目大於將該第一連接盤連接至該第一墊式電極的該第一層間連接通孔的數目。
  4. 如請求項1之佈線板，其中，形成該第一連接盤和該第二連接盤的該等佈線圖樣為螺旋形狀。
  5. 如請求項1之佈線板，其中，形成該第一連接盤和該第二連接盤的該等佈線圖樣為蜿蜒形狀。
  6. 如請求項1之佈線板，其中，該第一連接盤為與該第二連接盤相同的形狀。
  7. 如請求項1之佈線板，其中，該第一層間連接通孔和該第一墊式電極分別連接 至該第一佈線線路的兩個端部，並且該第二層間連接通孔和該第二墊式電極分別連接至該第二佈線線路的該第二佈線線路的兩個端部。
  8. 如請求項1之佈線板，其中，該第一佈線線路和該第二佈線線路各具有穿透該基體的一貫穿孔。
  9. 一種佈線板，其包含：形成於一基體上的多個佈線線路；於該等多個佈線線路之各個連接部所形成的多個連接盤，該等連接盤分別係配合一單一佈線線路之佈線圖樣而受到組織；透過一絕緣膜而形成於該等多個連接盤中之各者上的多個墊式電極；以及埋設於該絕緣膜內的多個層間連接通孔，該等層間連接通孔將該等多個連接盤中之各者電氣式連接至該等多個墊式電極，其中，該等層間連接通孔被安排成會使得在該等多個佈線線路當中，該等佈線線路之佈線長度愈長則在該等佈線線路之該連接部與該等層間連接通孔之間的佈線圖樣之佈線長度愈短。
  10. 一種用於佈線板的設計方法，該佈線板包括形成於一基體上的多個佈線線路、形成於該等多個佈線線路之各個連接部且分別配合一單一佈線線路之佈線圖樣而受到組織的多個連接盤、透過一絕緣膜而形成於該等多個連 接盤中之各者上的多個墊式電極、及埋設於該絕緣膜內且將該等多個連接盤中之各者電氣式連接至該等多個墊式電極的多個層間連接通孔，該設計方法包含下列步驟：決定該等多個墊式電極的位置；將連接於該等墊式電極之間的該等多個佈線線路分別安排為會使得在該等佈線線路之接線端子部之間的該等佈線線路之佈線長度受到最小化；從受到安排的該等多個佈線線路當中擷取出該等佈線線路之一等長處理所需的一佈線線路群組；計算屬於該組群的一佈線線路之佈線長度；以及根據所計算出的該佈線線路之佈線長度，將該等層間連接通孔安排成會使得該佈線線路之佈線長度愈長則在該等佈線線路之該連接部與該等層間連接通孔之間的佈線圖樣之佈線長度愈短。
  11. 如請求項10之設計方法，其中，該等層間連接通孔被安排成會使得該等佈線線路之佈線長度愈長則連接至該等連接盤的該等層間連接通孔之數量愈大。
  12. 如請求項10之設計方法，其中，該等層間連接通孔被安排成會使得從該等佈線線路經由該等連接盤和該等層間連接通孔傳輸至該等墊式電極的一信號之信號延遲時間與在具有不同佈線長度的該等佈線線路之間的信號延遲時間相近似。
TW102141918A 2013-01-22 2013-11-18 佈線板及用於佈線板之設計方法 TWI534972B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013009120A JP6115147B2 (ja) 2013-01-22 2013-01-22 配線基板及びその設計方法

Publications (2)

Publication Number Publication Date
TW201431028A true TW201431028A (zh) 2014-08-01
TWI534972B TWI534972B (zh) 2016-05-21

Family

ID=51206844

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102141918A TWI534972B (zh) 2013-01-22 2013-11-18 佈線板及用於佈線板之設計方法

Country Status (3)

Country Link
US (1) US9179539B2 (zh)
JP (1) JP6115147B2 (zh)
TW (1) TWI534972B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249567B2 (en) 2017-08-18 2019-04-02 Industrial Technology Research Institute Redistribution layer structure of semiconductor package
US10622326B2 (en) 2017-08-18 2020-04-14 Industrial Technology Research Institute Chip package structure
TWI734455B (zh) * 2019-10-09 2021-07-21 財團法人工業技術研究院 多晶片封裝件及其製造方法
CN113571496A (zh) * 2020-04-29 2021-10-29 财团法人工业技术研究院 多芯片封装件及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153808A (ja) * 2014-02-12 2015-08-24 ソニー株式会社 半導体チップ、および、半導体モジュール
BR102015027316B1 (pt) * 2014-10-31 2021-07-27 Nichia Corporation Dispositivo emissor de luz e sistema de lâmpada frontal de farol de acionamento adaptativo
CN108711483B (zh) * 2018-05-14 2024-03-29 南京航空航天大学 一种可变间距的线圈
JP7238481B2 (ja) * 2019-03-05 2023-03-14 株式会社アイシン 半導体モジュール及び半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124322A (ja) * 1992-10-12 1994-05-06 Fujitsu Ltd 等長指定ネットの配線方法
JP2003152290A (ja) 2001-11-13 2003-05-23 Canon Inc プリント配線基板
JP2003258147A (ja) * 2002-02-28 2003-09-12 Seiko Epson Corp 配線基板及びその製造方法、電子部品並びに電子機器
JP3912199B2 (ja) * 2002-06-25 2007-05-09 凸版印刷株式会社 高密度配線板及びその製造方法
JP2006278847A (ja) 2005-03-30 2006-10-12 Seiko Epson Corp 等長配線構造、該等長配線構造を備えた記録装置及び電子機器
JP2007281004A (ja) 2006-04-03 2007-10-25 Fuji Xerox Co Ltd 多層配線構造体および多層プリント基板
JP4963969B2 (ja) 2007-01-10 2012-06-27 ルネサスエレクトロニクス株式会社 配線基板
JP5348862B2 (ja) 2007-08-06 2013-11-20 新光電気工業株式会社 インダクタ素子
JP2010093018A (ja) * 2008-10-07 2010-04-22 Panasonic Corp 配線基板
JP2012069543A (ja) 2010-09-21 2012-04-05 Ngk Spark Plug Co Ltd 配線基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249567B2 (en) 2017-08-18 2019-04-02 Industrial Technology Research Institute Redistribution layer structure of semiconductor package
US10622326B2 (en) 2017-08-18 2020-04-14 Industrial Technology Research Institute Chip package structure
TWI734455B (zh) * 2019-10-09 2021-07-21 財團法人工業技術研究院 多晶片封裝件及其製造方法
US11424190B2 (en) 2019-10-09 2022-08-23 Industrial Technology Research Institute Multi-chip package and manufacture method thereof
CN113571496A (zh) * 2020-04-29 2021-10-29 财团法人工业技术研究院 多芯片封装件及其制造方法

Also Published As

Publication number Publication date
JP6115147B2 (ja) 2017-04-19
TWI534972B (zh) 2016-05-21
US20140202752A1 (en) 2014-07-24
JP2014143231A (ja) 2014-08-07
US9179539B2 (en) 2015-11-03

Similar Documents

Publication Publication Date Title
TWI534972B (zh) 佈線板及用於佈線板之設計方法
US20230223365A1 (en) Semiconductor device and manufacturing method thereof
KR100709775B1 (ko) 반도체 소자 및 그 제조 방법
US20070268105A1 (en) Electrical component having an inductor and a method of formation
US20100270668A1 (en) Dual Interconnection in Stacked Memory and Controller Module
JP2016051834A (ja) プリント配線基板およびその製造方法
JP2004221583A (ja) 平衡積層構造（ｂａｌａｎｃｅｄｌａｍｉｎａｔｉｏｎ）を利用したフレックス（ｆｌｅｘ）・ベースのＩＣパッケージ構造
JP5172341B2 (ja) 基板アッセンブリ、多層回路板アッセンブリ、ボール・グリッド・アレーパッケージ、電子アッセンブリ、基板アッセンブリ内の寄生容量を最小にする方法および基板アッセンブリを製造する方法
US20080237806A1 (en) Through-electrode and semiconductor device
TWI479959B (zh) 印刷電路板及其製造方法
TWI811287B (zh) 配線基板及半導體裝置
US10615248B1 (en) On-die capacitor for a VLSI chip with backside metal plates
JP2005079700A (ja) マイクロストリップライン構造を有する基板、マイクロストリップライン構造を有する半導体装置、及びマイクロストリップライン構造を有する基板の製造方法
US9553043B2 (en) Interconnect structure having smaller transition layer via
JP6519785B2 (ja) 貫通電極及びその製造方法、並びに半導体装置及びその製造方法
TW201933568A (zh) 中介層及電性元件併於基底板中之線路板製法
JP2009071157A (ja) 配線基板及びその製造方法ならびに半導体装置
JP6120964B2 (ja) 半導体装置およびその製造方法
JP6070120B2 (ja) 配線基板及びその設計方法
JP4801133B2 (ja) 半導体装置
US20170092579A1 (en) Multi-layer full dense mesh
US20130313720A1 (en) Packaging substrate with reliable via structure
US8330190B2 (en) Semiconductor device
JP2016166855A (ja) 半導体装置及びその製造方法
CN117766513A (zh) 设备、半导体装置及其重布层结构

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees