JP2009071157A - 配線基板及びその製造方法ならびに半導体装置 - Google Patents
配線基板及びその製造方法ならびに半導体装置 Download PDFInfo
- Publication number
- JP2009071157A JP2009071157A JP2007239578A JP2007239578A JP2009071157A JP 2009071157 A JP2009071157 A JP 2009071157A JP 2007239578 A JP2007239578 A JP 2007239578A JP 2007239578 A JP2007239578 A JP 2007239578A JP 2009071157 A JP2009071157 A JP 2009071157A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- vias
- substrate
- connection portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】層間接続ごとにリラウトに対するチャネル制限を緩和することのできる改良された配線基板を提供すること。
【解決手段】絶縁性基板の上面及び下面にそれぞれ配線層が配設されている配線基板において、上面の配線層の接続部と下面の配線層の接続部とが、それぞれ、基板を貫通して設けられた、導体材料からなる複数個のヴィアを介して相互に接続されており、そして前記ヴィアは、少なくともそれらのヴィアの複数個が、配線層の面に垂直でない角度で傾斜して形成されているように、構成する。
【選択図】図3
【解決手段】絶縁性基板の上面及び下面にそれぞれ配線層が配設されている配線基板において、上面の配線層の接続部と下面の配線層の接続部とが、それぞれ、基板を貫通して設けられた、導体材料からなる複数個のヴィアを介して相互に接続されており、そして前記ヴィアは、少なくともそれらのヴィアの複数個が、配線層の面に垂直でない角度で傾斜して形成されているように、構成する。
【選択図】図3
Description
本発明は、配線基板に関し、さらに詳しく述べると、複数のヴィアを介して上下の導体配線層が相互に接続されている配線基板とその製造方法に関する。本発明はまた、かかる配線基板を使用した半導体装置に関する。
最近における半導体装置の微細化及び高機能化に伴い、半導体装置に搭載される半導体素子(以下、「半導体チップ」ともいう)の電極端子数が増大している。これに対応するため、従来、半導体チップの電極端子形成面にエリアアレイ状に電極端子(パッド)を形成した後、フリップチップ接続によって配線基板に半導体チップを搭載する方法が採用されている。フリップチップ接続によると、半導体素子の電極端子に形成したバンプを配線基板の外部接続端子(バンプ)に接合することによって、電極端子と外部接続端子とを電気的に接続することができる。また、配線基板上のパッドの間では、形成された多数のパッド間を引き回すようにして、例えば図1に模式的に示すように、リラウト接続が行われている。図中、配線基板10の表面に複数個のパッド11が導電性の材料から形成され、パッド11どうしを電気的に接続するため、導体金属からなる配線12がパターン状に配線されている。このような引き回し配線12を、本発明ではリラウト配線と呼ぶ。
また、配線パターンの微細化に対応するため、複数層の配線基板を積層して使用する方法、いわゆる「ビルトアップ法」も採用されている。このようにして形成される多層配線基板では、通常、高密度な相互接続のためにパッドアレイを使用するとともに、最上部の配線層でリラウトされない内側のパッド部分をその下方の配線層に垂直ヴィア(導体ヴィア)で接続し、その配線層でリラウトされないパッド部分をさらにその下方の配線層に、同じく垂直ヴィアで接続している。
さらに、垂直ヴィアの使用に原因する問題点を解消するため、適度の角度で傾斜された傾斜ヴィアを使用することも提案されている。例えば、特許文献1は、配線基板とビアホール導体(導体ヴィア)の熱膨張率の差に原因する配線とビアホール導体の剥離現象を防止するため、図15に示されように、絶縁基板111に形成されたビアホール導体113の断面形状が、絶縁基板111の厚み方向に対して斜めに形成された菱形構造であり、絶縁基板111の両面に形成されている配線112a及び112bがこのビアホール導体113によって電気的に接続されていることを特徴とする配線基板を記載している。
また、特許文献2は、図16に示されるように、絶縁基板211においてランド221とはんだバンプ用端子222とを接続するために垂直のビアホール231を使用するとともに、ランド221から接続端子291aまでの導通リード291までの長さを最短距離とすることで高周波特性を改良したことを特徴とする半導体パッケージ用基板を記載している。
ところで、多層配線基板において、接続端子のパッド間をリラウト配線し、かつ上下の配線層を垂直ヴィアで接続した場合、最上層でリラウトされないパッドは、下層に垂直ヴィアで接続され近隣パッドと相対位置関係を保つため、チャネル制限が大きくなるという問題が発生している。チャネル制限が大きい場合、I/O数増大に伴う配線微細化や配線総数の増大に対処することができなり、半導体装置の設計や製造などにおいて大きな問題となっている。
したがって、本発明の目的は、基板の上面及び下面にそれぞれ配線層が配設されており、上下の配線層を導体ヴィアで電気的に接続している配線基板において、層間接続ごとにリラウトに対するチャネル制限を緩和することのできる改良された配線基板を提供することにある。
また、本発明の目的は、そのような配線基板を高い信頼性及び歩留まりをもって簡単かつ容易に製造する方法を提供することにある。
さらに、本発明の目的は、そのような配線基板を使用した、I/O数増大に伴う配線微細化や配線総数の増大に対処することができる改良された半導体装置を提供することにある。
本発明のこれらの目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。
本発明は、その1つの面において、絶縁材料からなる基板の上面及び下面にそれぞれ導体材料からなる配線層が配設されている配線基板において、
上面の配線層の接続部と下面の配線層の接続部とは、それぞれ、前記基板を貫通して設けられた、導体材料からなる複数個のヴィアを介して相互に接続されており、そして
前記ヴィアは、少なくともそれらのヴィアの複数個が、前記配線層の面に垂直でない角度で傾斜して形成されていることを特徴とする配線基板にある。
上面の配線層の接続部と下面の配線層の接続部とは、それぞれ、前記基板を貫通して設けられた、導体材料からなる複数個のヴィアを介して相互に接続されており、そして
前記ヴィアは、少なくともそれらのヴィアの複数個が、前記配線層の面に垂直でない角度で傾斜して形成されていることを特徴とする配線基板にある。
また、本発明は、そのもう1つの面において、上記したような本発明の配線基板を製造する方法であって、下記の工程:
絶縁材料からなる基板を用意する工程、
前記基板の上面及び下面にそれぞれ、導体材料からなる配線層を形成する工程、
前記基板の厚さ方向に、前記配線層の面に垂直でない角度で貫通孔を形成する工程、そして
前記貫通孔に導体金属からなるめっきを施して上下間の導通構造を形成する工程
を含んでなることを特徴とする配線基板の製造方法にある。
絶縁材料からなる基板を用意する工程、
前記基板の上面及び下面にそれぞれ、導体材料からなる配線層を形成する工程、
前記基板の厚さ方向に、前記配線層の面に垂直でない角度で貫通孔を形成する工程、そして
前記貫通孔に導体金属からなるめっきを施して上下間の導通構造を形成する工程
を含んでなることを特徴とする配線基板の製造方法にある。
さらに、本発明は、そのもう1つの面において、配線基板と、該配線基板の所定の位置に搭載された1個もしくはそれ以上の半導体素子とを備えた半導体装置であって、前記配線基板が、
絶縁材料からなる基板の上面及び下面にそれぞれ導体材料からなる配線層が配設されており、
上面の配線層の接続部と下面の配線層の接続部とは、それぞれ、前記基板を貫通して設けられた、導体材料からなる複数個のヴィアを介して相互に接続されており、そして
前記ヴィアは、少なくともそれらのヴィアの複数個が、前記配線層の面に垂直でない角度で傾斜して形成されていること
を特徴とする半導体装置にある。
絶縁材料からなる基板の上面及び下面にそれぞれ導体材料からなる配線層が配設されており、
上面の配線層の接続部と下面の配線層の接続部とは、それぞれ、前記基板を貫通して設けられた、導体材料からなる複数個のヴィアを介して相互に接続されており、そして
前記ヴィアは、少なくともそれらのヴィアの複数個が、前記配線層の面に垂直でない角度で傾斜して形成されていること
を特徴とする半導体装置にある。
本発明によれば、以下の詳細な説明から理解されるように、基板の上面及び下面にそれぞれ配線層が配設されており、上下の配線層を導体ヴィアで電気的に接続している配線基板において、層間接続ごとにリラウトに対するチャネル制限を緩和することのできるので、例えば数千もしくはそれ以上の多密度多I/O数に対するチャネル制限を緩和することができ、よって、たとえI/O数が増大したとしても、配線の微細化や配線総数の増大などの要求に対して十分に対応することができる。
また、本発明の製造方法によれば、本発明の配線基板を高い信頼性及び歩留まりをもって簡単かつ容易に製造することができる。加えて、本発明の配線基板は、各種の半導体装置や電子デバイスの製造に有利に利用することができ、特に、I/O数増大に伴う配線微細化や配線総数の増大に対処することができる。例えば、本発明の配線基板は、インターポーザとして半導体素子と基板の接続に利用したり、基板実装用ボードに適用したりすることができる。
本発明による配線基板及びその製造方法ならびに半導体装置は、それぞれ、いろいろな形態で有利に実施することができる。以下、添付の図面を参照しながら本発明の好ましい実施の形態を説明するが、本発明は、下記の形態によって限定されるものではない。
本発明は、その1つの面において、配線基板にある。本発明による配線基板は、例えば図2及び図3に示される構成を有することができる。配線基板10は、絶縁材料からなる基板1の上面及び下面にそれぞれ導体材料からなる配線層が配設されている。本発明の実施においては、必要に応じて他の配線パターンを適用してもよいが、上面の配線層の接続部において及び下面の配線層の接続部において、接続部どうしがそれぞれリラウトにより電気的に接続されていることが好ましい。すなわち、配線層は、好ましくは、例えば図1において「リラウト配線12」として説明したような配線層である。なお、図示の配線基板10においては、傾斜した導体ヴィアと上下の接続パッドの接続関係を中心に説明するため、基板1の上下にある配線層を図示していない。
本発明の配線基板10では、第1に、上面の配線層の接続部11と下面の配線層の接続部13とが、基板1を貫通して設けられた、導体材料からなる複数個のヴィア15を介して相互に接続されていることに特徴がある。ヴィア15は、例えば、基板1がガラスやシリコンなどのセラミックスなどからなるとき、ヴィアに相当する部分にレーザー加工により貫通孔を形成し、得られた貫通孔にめっきにより導体金属を充填することによって有利に形成することができる。また、充填めっきに代えて、壁面めっきにより導通構造を形成してもよい。
本発明の配線基板10では、第2に、ヴィア15の全部あるいはヴィア15のうちの少なくとも複数個のヴィア15が、基板1の厚さ方向に平行とならないように傾斜して設けられていること、換言すると、それらのヴィア15が、基板1の上面及び下面に形成された配線層の面に垂直でない角度で傾斜して設けられていることに特徴がある。図2及び図3は、それぞれ、配線基板10を側面から観察した状態を断面で示したものであるが、以下に説明するように、ヴィア15は、基板の配線層に対して垂直でない角度で傾斜して設けられているというものの、その傾斜角が、複数個のヴィア15に関してすべて同一である場合と、複数個のヴィア15に関して互いに相異する場合とがあり、また、ヴィア15により基板上面の接続部11と基板下面の接続部13を接続する接続方向についても、その接続方向が、すべてのヴィア15に同一である場合と、ヴィア15ごとに相異する場合とがあるため、いろいろな断面形態をとりうることを理解されたい。いずれにしても、本発明によると、基板を貫通するヴィアをこのように傾斜させて形成することによって、層間接続ごとにリラウトに対するチャネル制限を緩和し、パッド間の間隔を広げることができるので、配線の微細化や配線総数の増大などに対応することができる。
図2は、複数個のヴィア15が互いに異なる角度で形成されており、かつヴィア15により基板上面の接続部11と基板下面の接続部13を接続する接続方向がヴィア15ごとに相異している形態を示している。ヴィアをこのように構成すると、例えば、接続先ごとに異なるピッチ拡大を実現できるといった利点を得ることができる。しかし、加工上は、ヴィアごとにレーザーヘッドの角度を変える必要があり、時間がかかるのと、接続先ごとの干渉を考慮する必要があるという難点もある。
図3は、複数個のヴィア15が互いに同一の角度で傾斜しており、ただし、ヴィア15により基板上面の接続部11と基板下面の接続部13を接続する接続方向がヴィア15ごとに相異している形態を示している。図9を参照しながらさらに説明すると、図3における接続部11間の間隔W1(元のピッチ)及び接続部13間の間隔W2(ヴィア接続後のピッチ)を図9で比較することによって明らかとなるように、本発明に従うと、配線基板10においてヴィア15を傾斜させて設けた結果、接続部13間の間隔W2を間隔W1に比較して拡張することができ、拡張された分だけ、間隔W2の間に追加の配線を引き回すことができ、また、その分だけ、従来の構造では追加の配線を設けるためにさらに積層することが必要とされた配線層(絶縁層)の数を増加させる必要がなくなる。加工上は、基板とレーザーヘッドの相対角度を一定に保ったまま行えるので、便宜である。
また、図示していないが、複数個のヴィアは、互いに異なる角度で形成されており、かつ該ヴィアにより基板上面の接続部と基板下面の接続部を接続する接続方向がすべてのヴィアについて同一であってもよい。ヴィアをこのように構成すると、例えば、特定の列に限って接続先ごとに異なるピッチ拡大を実現できるといった利点を得ることができる。
本発明の1形態において、基板を貫通して設けられる複数個のヴィアは、それぞれのヴィアにより基板上面の接続部と基板下面の接続部を接続する接続方向が特定のヴィアを中心に放射状に形成されていることが好ましい。ヴィアをこのように構成すると、例えば、接続先の個別の干渉に注意を払う必要がなく、多数の接続を一括して設計し、接続できるといった利点を得ることができる。
また、本発明のもう1つの形態において、基板を貫通して設けられる複数個のヴィアは、それぞれのヴィアにより基板上面の接続部と基板下面の接続部を接続する接続方向が特定のヴィアを中心に1軸の反対方向に形成されていることが好ましい。ヴィアをこのように構成することは、そのまま同軸上でピッチを拡大することになる。
ところで、本発明の実施において、複数個のヴィアは、任意のパターンで基板上に配置することができ、特に限定されるものではない。複数個のヴィアは、例えば、正規格子状パターンやヘキサゴナル状パターンなどで配置することが好ましい。例えば、図10は、ヴィア15の配置パターンの一例を示したもので、図10(A)が正規格子状パターンの例、そして図10(B)がヘキサゴナル状パターンの例である。図示されるように、配線基板10においてヴィア15が規則的に配置されている。
以上、本発明による配線基板の概略を説明した。次いで、配線基板の詳細についてさらに説明する。
本発明の配線基板は、先に説明した通り、絶縁材料からなる基板(本発明では、これを「絶縁層」とも呼ぶことができる)と、その基板の上面及び下面にそれぞれ形成された導体材料からなる配線層とを少なくとも有しており、また、基板上面及び基板下面のそれぞれの配線層において、配線層の接続部どうしがリラウト接続されていることが好ましい。容易に理解されるように、このような配線基板は、特に限定されるものでなく、半導体装置やその他の電子デバイスにおいて一般的に利用されている配線層付きの任意の基板であることができる。
基板は、任意の絶縁材料から形成することができる。絶縁材料は、有機もしくは無機のいろいろな絶縁材料を包含することができるが、好ましくは、無機材料であり、本発明の配線基板の使途を考慮して、硬質の無機材料が好適である。適当な無機材料として、例えば、ガラス、例えばパイレックス(登録商標)ガラスやセラミックス、例えばアルミナセラミックスなどを挙げることができる。
基板の上面及び下面に形成された配線層は、任意の導体材料から形成することができ、好ましくは、導体金属から形成することができる。配線層は、所望とするパターンで形成されており、好ましくは金属箔のパターニングによって形成することができる。配線層の形成に好適な金属箔は、特に限定されるものではないが、ニッケル箔、コバルト箔、銅箔などを挙げることができ、好ましくは、銅箔である。必要ならば、金属箔のパターニング以外の方法によって、例えば金属めっきや金属蒸着などによって配線層を形成してもよい。例えば配線層を導体金属の電解めっきによって形成する場合、配線層を形成予定の領域以外をレジストでマスクしておいて、例えば銅、金、パラジウム、コバルト、ニッケルなどの導体金属を所定の膜厚で電解めっきすることによって、配線層を形成することができる。
配線層は、本発明では総称的に「接続部(接続パッド)」なる語を使用するが、これは、配線層が、配線層そのものに加えて、半導体素子を搭載するための接続端子や外部接続端子として機能する配線部を包含し得ることを意味している。接続部は、すでに形成されている配線層の所定の部位に形成されたものである。配線層は、そのままで使用してもよいが、通常、接続部をその上に形成した状態で使用される。接続部は、単層パッドの形で形成してもよく、2層もしくはそれ以上の多層構造をもった複合パッドの形で形成してもよい。複合パッドは、例えば、低融点金属のめっきにより第1のパッドを形成し、引き続いてその低融点金属よりも高融点の金属のめっきにより第2のパッドを形成することで形成することができる。低融点金属は、好ましくは、合金の形で用いられる。適当な低融点合金は、例えば、錫−鉛(SnPb)合金、錫−銀(SnAg)合金、錫−銅−銀(SnCuAg)合金などである。さらに、上述のようにして複合パッド型の端子を形成する場合、第1のパッドの形成を、それによって得られるパッドの領域が第2のパッドの領域よりも大きくなるような条件の下で行うことが好ましい。
接続部のサイズは、その形成部位などや使用目的などに応じて広い範囲で変更することができるが、一般的に説明すると、例えば円形の端子の場合、直径は、約100〜200μmであり、また、厚さは、約5〜30μmである。また、これらの接続部は、必要に応じて、配線基板の分野で一般的に行われているように、接続の信頼性を高めることなどのために、はんだバンプやランド、その他の手段をその表面に有していてもよい。
本発明の配線基板にはその接続部(半導体素子用接続端子)に半導体素子が搭載される。搭載される半導体素子は、特に限定されるものではなく、したがって、各種の半導体チップ、例えば、ICチップ、LSIチップ、チップキャパシタ、その他を包含することができる。また、このような半導体チップの搭載には、常用の技法、例えば、フリップチップマウント、チップマウントなどを利用することができる。搭載される半導体素子は、1個であってもよく、2個以上であってもよく、また、複数個の半導体素子が搭載される場合、それらの半導体素子は、同一であってもよく、異なっていてもよい。さらに、必要ならば、その他の電子部品、例えばキャパシタ、レジスタ、インダクタなどのチップ部品も任意の部位に搭載されていてもよい。
本発明の配線基板では、基板の上面に形成された接続部と同じ基板の下面に形成された接続部とを導通するためにヴィアが貫通して形成されている。ヴィアは、基板を貫通して厚さ方向から所定の角度で傾斜して形成されている貫通孔に、その全体を充填するかもしくは貫通孔の内壁を被覆する形で、導体金属を適用することによって有利に形成することができる。貫通孔は、それが傾斜しているため、レーザー、例えばCO2レーザー、YAGレーザーなどを使用して穿孔することが好ましい。貫通孔の直径は、通常、約50〜100μmである。
貫通孔に対する導体金属の適用は、任意の手法で行うことができるが、好ましくは導体めっきで行うことができる。導体金属は、例えば、銅、金、パラジウム、コバルト、ニッケルなどである。かかる導体金属を使用した、例えば、充填めっき、壁面めっきなどのめっき手法によって有利にヴィアを形成することができる。導体めっきによりヴィアを形成する場合、一般的には、基板の表面全体にレジストを被覆した後、ヴィアを形成すべき部分からレジストを除去する。次いで、レジストとその下地の基板を覆うように、ヴィアを形成するための導体金属、例えば銅などを所定の厚さで電解めっきする。マスクとして使用したレジストを除去すると、導体金属が充填されて導通構造が形成された目的とするヴィアを得ることができる。必要ならば、導体めっきによるヴィアの形成に代えて、導電性ペーストを貫通孔に充填し、硬化させることでヴィアを形成してもよい。
引き続いて、本発明の配線基板で使用される傾斜ヴィアを図4〜図9を参照してさらに説明する。
図4は、複数個の傾斜したヴィアが特定のヴィアAを中心に放射状に形成されていることを模式的に示したものである。ヴィア(図示せず)は、正規格子状に配置されている。また、ヴィアは、図示の接続部(接続パッド)11を頂点としてその下方に傾斜して形成されている。さらに、接続部11と基板下面の接続部(図示せず)を接続するヴィアの接続方向は、図中矢印D1、D2、…Dnで示されるように、少しずつ角度をシフトしている。この図から、ヴィアの接続方向が特定のヴィアを中心に放射状に形成されていることが理解されるであろう。
図5は、傾斜したヴィア15の傾斜角が同一(図5(A)を参照)であり、接続方向Dが横方向にシフト(図5(B)を参照)している場合に、チャネルがどのようにシフトするかを模式的に示したものである。図5(C)において長さ(a)及び(b)で示されるものが本発明に従って達成されるシフト量であり、垂直ヴィアに依存した従来の配線基板に比較してチャネルを大幅に広げうることがこの図から理解されるであろう。
図6は、本発明に従ってヴィア15を傾斜させて配置した場合に、ヴィア間が広まり、配線が引き回しくなることを計算により求めることができることを模式的に説明したものである。先に図5を参照して説明したように、チャネルをシフトさせることができるが、これは、次式により計算することができる。
図7は、傾斜したヴィアを正規格子状に配置し、かつヴィアの接続方向を少しずつシフトさせたときの、ヴィアの長さLsと基板1の厚さt及び傾斜角θvとの関係を模式的に説明したものである。
図8は、ヴィアの接続方向D1、D2、…Dnのシフト角θiについて説明したものである。この場合、N=1/2(一列当りのパッドの数量)とすると、シフト角θiは、90/(n−1)*(i−1)=90/(7−1)*(4−1)=45となる。このことはシフト方向がコーナー部に向かった場合、45/(n−1)*(i−1)となることを意味する。
図9は、本発明に従ってヴィア15を傾斜させて配置した場合に接続部11が接続部13までシフトするけれども、その場合のシフト量Lsがどのような量になるかを計算式で説明したものである。
本発明は、そのもう1つの面において、本発明の配線基板の製造方法にある。本発明の配線基板は、いろいろな手法に従って有利に製造することができるが、好ましくは、下記の工程:
絶縁材料からなる基板を用意する工程、
前記基板の上面及び下面にそれぞれ、導体材料からなる配線層を形成する工程、
前記基板の厚さ方向に、前記配線層の面に垂直でない角度で貫通孔を形成する工程、そして
前記貫通孔に導体金属からなるめっきを施して上下間の導通構造を形成する工程
によって製造することができる。
絶縁材料からなる基板を用意する工程、
前記基板の上面及び下面にそれぞれ、導体材料からなる配線層を形成する工程、
前記基板の厚さ方向に、前記配線層の面に垂直でない角度で貫通孔を形成する工程、そして
前記貫通孔に導体金属からなるめっきを施して上下間の導通構造を形成する工程
によって製造することができる。
具体的に説明すると、本発明の配線基板は、例えば図13に順を追って説明するような手法で有利に製造することができる。もちろん、これらの工程は、本発明の範囲内で任意に変更することができ、また、各工程を実施する順序は、任意に変更することができ、必要に応じて、追加の工程を付加してもよい。
まず、図13(A)に示すように、例えばガラスやセラミックスのような絶縁材料からなる基板1を用意した後、その基板1の上面及び下面にそれぞれ、例えば銅箔のような導体金属箔を貼付する。この金属箔は、後段の工程において配線層となるものである。なお、必要ならば、この段階で配線層をパターン状に形成してもよい。
次いで、ヴィアを形成するための貫通孔を形成する。貫通孔の形成は、例えば図13(B)に示すように、基板1の厚さ方向に、金属箔3及び4の面に垂直でない角度で、貫通孔5を所定の直径で形成する。貫通孔5の形成には、レーザードリリングを有利に使用することができる。
貫通孔の形成後、図13(C)に示すように、貫通孔に導体金属を充填して導体ヴィア15を形成する。導体ビアの形成にはいろいろな技法を使用するけれども、貫通孔に導体金属からなるめっきを施して上下間の導通構造を形成する方法が、簡単でありかつ信頼性が大である。導体金属としては、例えば、銅などを使用することができる。また、めっき方法としては、例えば、充填めっきや壁面めっきを使用することができる。これらのめっきは、常法に従って行うことができる。その後、図13(D)に示すように、エッチング等で金属箔3及び4をパターニングし、接続パッド(接続部)及び13を形成する。このようにして、目的とする配線基板10を製造することができる。
本発明は、そのもう1つの面において、本発明の配線基板を備えた半導体装置にある。本発明の半導体装置は、本発明の配線基板と、該配線基板の所定の位置に搭載された1個もしくはそれ以上の半導体素子とを備えた半導体装置にある。
図11は、本発明の半導体装置の好ましい一例を模式的に示したものである。図示の半導体装置30では、有機樹脂基板(配線基板)23に本発明の配線基板からなるインターポーザ20を介して半導体素子8を搭載した例である。インターポーザ20にはその内部に本発明に従い傾斜ヴィア25が形成されている。半導体素子8は、そのバンプ9を介してインターポーザ20に載置されている。インターポーザ20は、その底面のバンプ22により有機樹脂基板23に接続されており、また、有機樹脂基板23は、その底面に設けられたバンプ24を介してボード(図示せず)に取り付け可能である。
図示の半導体装置30において、インターポーザ20は、半導体素子8に近い熱膨張係数とするため、その基板をガラスやセラミックスから形成するのが有利である。また、基板の厚さは、薄すぎると工程中に破損するおそれがあるので、比較的厚い状態で使用するのが有利である。このような半導体装置において、例えば1600I/Oの受けパッドが500μmピッチで500μm厚さのガラス基板に形成されている場合、15度のヴィアでピッチを30μm拡大することができる。
図12は、本発明の半導体装置のもう1つの好ましい例を模式的に示したものである。図示の半導体装置50は、基板1に傾斜ヴィア15を備えた本発明の配線基板10を基板実装用ボード40に適用した例である。半導体素子8は、そのバンプ9を介して配線基板10に搭載されている。図から理解されるように、本発明の配線基板は、エリアアレイパッケージ(BGAなど)を受けるボードにおいて、図示のような特定の層に適用することができる。例えば900I/Oの受けパッドが500μmピッチで形成されている場合、15度のヴィアを400μm厚さの基板に形成すれば、ピッチを30μm拡大することができる。
引き続いて、本発明をその実施例を参照して説明する。なお、本発明は、下記の実施例によって限定されるものでないことは言うまでもない。
比較例1
本例では、比較のため、図14に示すように、ビルトアップ基板構造をもった配線基板10の最上層において、部品間相互接続のためにアレイ状に配置されたパッド11から配線12を図示のように引き出した。
本例では、比較のため、図14に示すように、ビルトアップ基板構造をもった配線基板10の最上層において、部品間相互接続のためにアレイ状に配置されたパッド11から配線12を図示のように引き出した。
配線基板の最上層に使用するため、厚さ0.2mmのガラス基板(絶縁材)を用意し、その所定の位置にレーザードリリングによって貫通孔を形成した。貫通孔は、それぞれ、ガラス基板の表面に垂直であり、その直径は50μmであった。次いで、それぞれの貫通孔に金属銅を充填し、上下の配線層を金属層から形成した。その後、金属銅からなる垂直ヴィアの上の接続パッドを金属銅のめっきによって形成した。パッド11の直径は70μm、パッド11のピッチは100μm、パッド11間の間隔は30μmであった。図示のように2個のパッド11の間から2本の配線12を引き出す場合、間隔が30μmしかないため、1層で3列のパッドを引き出すためには、配線幅/間隔が6μm/6μm以下(間隔6μm/配線6μm/間隔6μm/配線6μm/間隔6μm)以下でなければ不可能であった。
実施例1〜4
比較例1に記載の手法で、図14に示すように、ビルトアップ基板構造をもった配線基板10の最上層に形成されたパッド11から配線12を引き出した。但し、本例の場合、垂直ヴィアに代えて、同じ寸法を有する傾斜ヴィアを形成した。
比較例1に記載の手法で、図14に示すように、ビルトアップ基板構造をもった配線基板10の最上層に形成されたパッド11から配線12を引き出した。但し、本例の場合、垂直ヴィアに代えて、同じ寸法を有する傾斜ヴィアを形成した。
(実施例1)
引き出し口パッド:20列
引き出し対象のパッド:奥の列(1層当たり3列)
傾斜ヴィアの角度:15度
基板(絶縁材)の厚さ:40μm
引き出し口パッド:20列
引き出し対象のパッド:奥の列(1層当たり3列)
傾斜ヴィアの角度:15度
基板(絶縁材)の厚さ:40μm
(実施例2)
引き出し口パッド:20列
引き出し対象のパッド:奥の列(1層当たり3列)
傾斜ヴィアの角度:15度
基板(絶縁材)の厚さ:60μm
引き出し口パッド:20列
引き出し対象のパッド:奥の列(1層当たり3列)
傾斜ヴィアの角度:15度
基板(絶縁材)の厚さ:60μm
(実施例3)
引き出し口パッド:20列
引き出し対象のパッド:奥の列(1層当たり3列)
傾斜ヴィアの角度:15度
基板(絶縁材)の厚さ:100μm
引き出し口パッド:20列
引き出し対象のパッド:奥の列(1層当たり3列)
傾斜ヴィアの角度:15度
基板(絶縁材)の厚さ:100μm
(実施例4)
引き出し口パッド:20列
引き出し対象のパッド:奥の列(1層当たり3列)
傾斜ヴィアの角度:15度
基板(絶縁材)の厚さ:200μm
引き出し口パッド:20列
引き出し対象のパッド:奥の列(1層当たり3列)
傾斜ヴィアの角度:15度
基板(絶縁材)の厚さ:200μm
実施例1において、2個のパッドの間から2本の配線を引き出すとき、配線幅/間隔を7μm/7μmに広げることができた。また、実施例2において、2個のパッドの間から2本の配線を引き出すとき、配線幅/間隔を8μm/8μmに広げることができた。さらに、実施例3において、2個のパッドの間から2本の配線を引き出すとき、配線幅/間隔を10μm/10μmに広げることができた。さもなければ、実施例3では、配線幅/間隔を7μm/7μmとしたときに引き出せるパッド列をもう1列増やすことができた。すなわち、1層当たり3列のパッド列を引き出すことが可能であった。さらに、実施例4において、2個のパッドの間から2本の配線を引き出すとき、配線幅/間隔を6μm/6μmとしたときに引き出せるパッド列を8列とすることができた。すなわち、比較例1で配線幅/間隔を6μm/6μmとしたときに引き出せるパッド列は3列のみであったのに対して、本例では、従来構造では配線層が3層以上必要であったパッド列を1層で引き出すことができる。
1 基板
3 金属箔
4 金属箔
5 貫通孔
8 半導体素子
10 配線基板
11 接続パッド(接続部)
12 配線
13 接続パッド(接続部)
15 導体ヴィア
20 インターポーザ
21 基板
23 有機基板
25 導体ヴィア
40 基板実装用ボード
50 半導体パッケージ
3 金属箔
4 金属箔
5 貫通孔
8 半導体素子
10 配線基板
11 接続パッド(接続部)
12 配線
13 接続パッド(接続部)
15 導体ヴィア
20 インターポーザ
21 基板
23 有機基板
25 導体ヴィア
40 基板実装用ボード
50 半導体パッケージ
Claims (10)
- 絶縁材料からなる基板の上面及び下面にそれぞれ導体材料からなる配線層が配設されている配線基板において、
上面の配線層の接続部と下面の配線層の接続部とは、それぞれ、前記基板を貫通して設けられた、導体材料からなる複数個のヴィアを介して相互に接続されており、そして
前記ヴィアは、少なくともそれらのヴィアの複数個が、前記配線層の面に垂直でない角度で傾斜して形成されていることを特徴とする配線基板。 - 上面の配線層の接続部及び下面の配線層の接続部は、それぞれ、接続部どうしがリラウトにより電気的に接続されていることを特徴とする請求項1に記載の配線基板。
- 前記複数個のヴィアは、互いに同一の角度で傾斜しており、ただし、該ヴィアにより上面の前記接続部と下面の前記接続部を接続する接続方向がヴィアごとに相異することを特徴とする請求項1又は2に記載の配線基板。
- 前記複数個のヴィアは、互いに異なる角度で形成されており、かつ該ヴィアにより上面の前記接続部と下面の前記接続部を接続する接続方向がヴィアごとに相異することを特徴とする請求項1又は2に記載の配線基板。
- 前記複数個のヴィアは、互いに異なる角度で形成されており、ただし、かつ該ヴィアにより上面の前記接続部と下面の前記接続部を接続する接続方向はすべてのヴィアについて同一であることを特徴とする請求項1又は2に記載の配線基板。
- 前記複数個のヴィアは、正規格子状パターン又はヘキサゴナル状パターンで配置されていることを特徴とする請求項1〜5のいずれか1項に記載の配線基板。
- 前記複数個のヴィアは、該ヴィアにより上面の前記接続部と下面の前記接続部を接続する接続方向が特定のヴィアを中心に放射状に形成されていることを特徴とする請求項1〜6のいずれか1項に記載の配線基板。
- 前記複数個のヴィアは、該ヴィアにより上面の前記接続部と下面の前記接続部を接続する接続方向が特定のヴィアを中心に1軸の反対方向に形成されていることを特徴とする請求項1〜6のいずれか1項に記載の配線基板。
- 請求項1に記載の配線基板を製造する方法であって、下記の工程:
絶縁材料からなる基板を用意する工程、
前記基板の上面及び下面にそれぞれ、導体材料からなる配線層を形成する工程、
前記基板の厚さ方向に、前記配線層の面に垂直でない角度で貫通孔を形成する工程、そして
前記貫通孔に導体金属からなるめっきを施して上下間の導通構造を形成する工程
を含んでなることを特徴とする配線基板の製造方法。 - 配線基板と、該配線基板の所定の位置に搭載された1個もしくはそれ以上の半導体素子とを備えた半導体装置であって、前記配線基板が、
絶縁材料からなる基板の上面及び下面にそれぞれ導体材料からなる配線層が配設されており、
上面の配線層の接続部と下面の配線層の接続部とは、それぞれ、前記基板を貫通して設けられた、導体材料からなる複数個のヴィアを介して相互に接続されており、そして
前記ヴィアは、少なくともそれらのヴィアの複数個が、前記配線層の面に垂直でない角度で傾斜して形成されていること
を特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007239578A JP2009071157A (ja) | 2007-09-14 | 2007-09-14 | 配線基板及びその製造方法ならびに半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007239578A JP2009071157A (ja) | 2007-09-14 | 2007-09-14 | 配線基板及びその製造方法ならびに半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009071157A true JP2009071157A (ja) | 2009-04-02 |
Family
ID=40607080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007239578A Pending JP2009071157A (ja) | 2007-09-14 | 2007-09-14 | 配線基板及びその製造方法ならびに半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009071157A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101228594B1 (ko) | 2010-06-16 | 2013-01-31 | (주)엠투랩 | 인터커넥션 배선방법 및 이를 이용한 실장형 솔레노이드 제조방법 |
CN103308813A (zh) * | 2012-03-13 | 2013-09-18 | Oht株式会社 | 电极基板及具有该电极基板的电路图案检查装置 |
JP2013187247A (ja) * | 2012-03-06 | 2013-09-19 | Nippon Hoso Kyokai <Nhk> | インターポーザおよびその製造方法 |
US9875958B1 (en) | 2016-11-09 | 2018-01-23 | International Business Machines Corporation | Trace/via hybrid structure and method of manufacture |
-
2007
- 2007-09-14 JP JP2007239578A patent/JP2009071157A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101228594B1 (ko) | 2010-06-16 | 2013-01-31 | (주)엠투랩 | 인터커넥션 배선방법 및 이를 이용한 실장형 솔레노이드 제조방법 |
JP2013187247A (ja) * | 2012-03-06 | 2013-09-19 | Nippon Hoso Kyokai <Nhk> | インターポーザおよびその製造方法 |
CN103308813A (zh) * | 2012-03-13 | 2013-09-18 | Oht株式会社 | 电极基板及具有该电极基板的电路图案检查装置 |
JP2013191682A (ja) * | 2012-03-13 | 2013-09-26 | Oht Inc | 電極基板と、その電極基板を備える回路パターン検査装置 |
US9875958B1 (en) | 2016-11-09 | 2018-01-23 | International Business Machines Corporation | Trace/via hybrid structure and method of manufacture |
US10170406B2 (en) | 2016-11-09 | 2019-01-01 | International Business Machines Corporation | Trace/via hybrid structure and method of manufacture |
US10290572B2 (en) | 2016-11-09 | 2019-05-14 | International Business Machines Corporation | Trace/via hybrid structure and method of manufacture |
US10727176B2 (en) | 2016-11-09 | 2020-07-28 | International Business Machines Corporation | Trace/via hybrid structure and method of manufacture |
US10833001B2 (en) | 2016-11-09 | 2020-11-10 | International Business Machines Corporation | Trace/via hybrid structure and method of manufacture |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6001524B2 (ja) | ピン・インタフェースを有する多層配線エレメント | |
US6998290B2 (en) | Economical high density chip carrier | |
JP4203435B2 (ja) | 多層樹脂配線基板 | |
JP4916241B2 (ja) | 半導体装置及びその製造方法 | |
JP2010537403A (ja) | メッキによって形成されたポストを有する相互接続要素 | |
JP2009064966A (ja) | 多層配線基板及びその製造方法ならびに半導体装置 | |
JP2004221583A (ja) | 平衡積層構造(balancedlamination)を利用したフレックス(flex)・ベースのICパッケージ構造 | |
US9622347B2 (en) | Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device | |
TWI543676B (zh) | 印刷電路板及其製造方法 | |
TWI517319B (zh) | 於中介層及無芯基板之間具有雙重連接通道之半導體組體 | |
JP2015130467A (ja) | 超微細ピッチフリップチップバンプを備えた基板 | |
JP2016213238A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009135221A (ja) | 多層配線基板及びその製造方法ならびに半導体装置 | |
JP3730625B2 (ja) | フリップチップボンディングのための有機基板 | |
US20110147951A1 (en) | Wiring substrate and semiconductor device | |
US6946738B2 (en) | Semiconductor packaging substrate and method of producing the same | |
JP6261354B2 (ja) | チップ実装構造体およびその製造方法 | |
JP2009071157A (ja) | 配線基板及びその製造方法ならびに半導体装置 | |
JP2006073593A (ja) | 配線基板とそれを用いた半導体装置 | |
JP2004349714A (ja) | 集積回路パッケージ | |
JP2009135147A (ja) | 配線基板及び電子素子の接続構造及び電子装置 | |
US10912194B2 (en) | Printed circuit board | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
JP2009135321A (ja) | 多層配線基板及びその製造方法ならびに半導体装置 | |
US8106308B2 (en) | Printed circuit board for package and manufacturing method thereof |