JP2012069543A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2012069543A
JP2012069543A JP2010210377A JP2010210377A JP2012069543A JP 2012069543 A JP2012069543 A JP 2012069543A JP 2010210377 A JP2010210377 A JP 2010210377A JP 2010210377 A JP2010210377 A JP 2010210377A JP 2012069543 A JP2012069543 A JP 2012069543A
Authority
JP
Japan
Prior art keywords
substrate
solder resist
resin
main surface
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010210377A
Other languages
English (en)
Inventor
Hiroki Funabashi
弘紀 舟橋
Kenichi Yamada
健一 山田
Hajime Saiki
一 斉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2010210377A priority Critical patent/JP2012069543A/ja
Priority to TW100133687A priority patent/TW201218899A/zh
Publication of JP2012069543A publication Critical patent/JP2012069543A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】高さのバラツキを小さくすることにより、高い信頼性を付与することが可能な配線基板の製造方法を提供すること。
【解決手段】配線基板は、基板準備工程、ソルダーレジスト形成工程、露光工程、現像工程及び硬化工程を経て製造される。なお、ソルダーレジスト形成工程後かつ露光工程前には、ラミネート工程及びプレス工程が行われる。ラミネート工程では、ソルダーレジスト33,38の表面34,39に保護フィルム81,82をラミネートする。プレス工程では、ソルダーレジスト33,38及び保護フィルム81,82を樹脂製基板11側に押圧することにより、ソルダーレジスト33,38の表面34,39を平坦化する。また、プレス工程後かつ硬化工程前には、保護フィルム81,82を除去する除去工程が行われる。
【選択図】図6

Description

本発明は、配線基板の製造方法に係り、特には、ソルダーレジストを形成する方法に関するものである。
従来、ICチップを搭載してなる配線基板(いわゆる半導体パッケージ)がよく知られている。ここで、ICチップとの電気的な接続を図るための構造としては、ICチップの底面上に配置された複数の端子上や、配線基板の基板主面上に配置された複数のパッド(いわゆるC4パッド:Controlled Collapsed Chip Connectionパッド)上に、はんだバンプを形成したもの(例えば特許文献1参照)が提案されている。以下、特許文献1に記載の配線基板におけるはんだバンプの形成方法について簡単に説明する。
まず、ソルダーレジスト用樹脂を樹脂製基板の基板主面上に塗布することにより、ソルダーレジストを形成する。次に、ソルダーレジストに対して露光及び現像を行うことにより、基板主面上に配置された複数のパッドを露出させるための開口部を形成する。さらに、複数のパッド上にはんだボールを搭載させる。そして、リフローによりはんだボールを加熱溶融させることにより、はんだバンプを形成する。
特開2007−173737号公報(図2等)
ところで、配線基板とICチップとの接合性を高めるためには、パッド上に形成された個々のはんだバンプの高さが揃っていることが好ましい。しかしながら、ソルダーレジスト用樹脂の乾燥時において、下地(パッド等)のデザインパターンの影響を受けることにより、ソルダーレジスト用樹脂の表面に凹みが発生する場合がある。この場合、ソルダーレジストの厚さにバラツキが生じてしまい、個々の開口部の深さや体積にもバラツキが生じてしまう。その結果、リフロー時において開口部に充填されるはんだの体積にバラツキが生じることに伴い、個々のはんだバンプの高さにバラツキが生じてしまうため、ICチップとの間に接続不良が発生する可能性がある。
なお最近では、ICチップの小型化の流れを受けて、はんだボールの直径や開口部の内径が小さくなる傾向にある。しかし、この場合には、ソルダーレジストの厚さ(はんだバンプの深さ)の変化に伴って開口部の体積が変化しやすくなるため、はんだバンプの高さのバラツキに起因する問題がいっそう深刻になる可能性がある。
本発明は上記の課題に鑑みてなされたものであり、その目的は、高さのバラツキを小さくすることにより、高い信頼性を付与することが可能な配線基板の製造方法を提供することにある。
上記課題を解決するための手段(手段1)としては、基板主面上のバンプ形成領域内に複数のパッドが配置された樹脂製基板を準備する基板準備工程と、前記基板準備工程後、感光性を有するソルダーレジスト用樹脂を前記基板主面上に塗布することにより、ソルダーレジストを形成するソルダーレジスト形成工程と、前記ソルダーレジスト形成工程後、フォトマスクを介して前記ソルダーレジストを露光する露光工程と、露光された前記ソルダーレジストを現像して、前記パッドを露出させるための開口部を前記ソルダーレジストに形成する現像工程と、前記現像工程後、前記ソルダーレジストを硬化させる硬化工程とを含む配線基板の製造方法であって、前記ソルダーレジスト形成工程後かつ前記露光工程前に、前記ソルダーレジストの表面に保護フィルムをラミネートするラミネート工程と、前記ソルダーレジスト及び前記保護フィルムを前記樹脂製基板側に押圧することにより、前記ソルダーレジストの表面を平坦化するプレス工程とを行い、前記プレス工程後かつ前記硬化工程前に、前記保護フィルムを除去する除去工程を行うことを特徴とする配線基板の製造方法がある。
従って、手段1の製造方法によると、プレス工程においてソルダーレジストの表面が強制的に平坦化されるため、ソルダーレジストの厚さのバラツキが小さくなる。その結果、露光工程及び現像工程を経て形成される開口部の深さのバラツキが小さくなるため、パッド上にはんだバンプを形成した際に、開口部に充填されるはんだの体積のバラツキが小さくなるとともに、各はんだバンプの高さのバラツキが小さくなる。ゆえに、各はんだバンプを部品に対して確実に接続できるようになるため、配線基板に高い信頼性を付与することができる。
ここで、好適な部品としては、半導体集積回路素子(ICチップ)、半導体製造プロセスで製造されたMEMS(Micro Electro Mechanical Systems)素子などを挙げることができる。さらに、ICチップとしては、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory )などを挙げることができる。ここで、「半導体集積回路素子」とは、主としてコンピュータのマイクロプロセッサ等として使用される素子をいう。
以下、上記手段1にかかる配線基板の製造方法について説明する。
基板準備工程では、基板主面上のバンプ形成領域内に複数のパッドが配置された樹脂製基板を準備する。好適な樹脂製基板としては、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド−トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)等からなる基板が挙げられる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)との複合材料からなる基板を使用してもよい。その具体例としては、ガラス−BT複合基板、高Tgガラス−エポキシ複合基板(FR−4、FR−5等)等の高耐熱性積層板などがある。また、これらの樹脂とポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。なお、かかる樹脂製基板の構造としては特に限定されないが、例えばコア基板の片面または両面にビルドアップ層を有するビルドアップ多層配線基板が好適である。
上記基板主面上のバンプ形成領域の位置及び数は特に限定されず任意であるが、樹脂製基板が例えばいわゆる多数個取り基板である場合には、配線基板の取り数に相当する数だけバンプ形成領域が存在している。バンプ形成領域は樹脂製基板における一方の主面のみに存在していてもよいが、他方の主面にも存在していてもよい。
バンプ形成領域内に配置される複数のパッドについて、その用途は限定されないが、例えばICチップをフリップチップ接続するためのパッド(いわゆるC4パッド)であることがよい。即ち、フリップチップ接続のためのパッド上には、大きさの小さいICチップ側の端子との電気的接続を図るために小さなはんだバンプを形成する必要があり、そのために小径のはんだボールが使用されることが多いからである。
続くソルダーレジスト形成工程では、感光性を有する液状のソルダーレジスト用樹脂を基板主面上に塗布することにより、ソルダーレジストを形成する。なお、ソルダーレジスト用樹脂は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。ソルダーレジスト用樹脂を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などが挙げられる。
なお、樹脂製基板が、配線基板となるべき部分である基板形成領域と、基板形成領域を包囲する枠部とに区画され、配線基板を位置決めするための位置決め孔が枠部に設けられた積層基板によって形成される場合、ソルダーレジスト形成工程では、基板主面となるべき基板形成領域の主面上にソルダーレジスト用樹脂を塗布した際に、位置決め孔と基板形成領域の外周縁との間における枠部の主面上に、ソルダーレジスト用樹脂の一部が位置することが好ましい。換言すると、位置決め孔の開口縁と基板形成領域の外周縁との最短距離は、ソルダーレジスト用樹脂の枠部の主面上へのはみ出し長さよりも大きくなっていることが好ましい。このようにすれば、ソルダーレジスト用樹脂が位置決め孔に流れ込むことが防止されるため、位置決め孔を用いて配線基板を確実に位置決めすることができる。
ここで、基板形成領域とは、配線基板となるべき部分を指す。一般的に、基板形成領域(配線基板となるべき部分)は、平面視略矩形状となるように形成される。一方、枠部は、配線基板とはならず製造時に基板形成領域から分離、除去されてしまう部分であって、基板形成領域を包囲している。
また、樹脂製基板が、第1基板主面と、第1基板主面の反対側に位置する第2基板主面とを有する板状に形成されている場合、ソルダーレジスト形成工程は、ソルダーレジスト用樹脂を第1基板主面上及び第2基板主面上の両方に塗布する塗布工程と、第1基板主面及び第2基板主面の両方が露出するように樹脂製基板を直立させた状態で、第1基板主面上に塗布されたソルダーレジスト用樹脂及び第2基板主面上に塗布されたソルダーレジスト用樹脂を同時に乾燥させる乾燥工程とを含むことが好ましい。このようにすれば、第1基板主面にソルダーレジストを形成する工程と第2基板主面にソルダーレジストを形成する工程とを別々に行わなくても済むため、その分だけ工数を少なくすることができる。よって、上記の優れた配線基板を効率良く製造することが可能となる。
続く露光工程では、フォトマスクを介してソルダーレジストを露光する。なお、ソルダーレジスト形成工程後かつ露光工程前には、ソルダーレジストの表面に保護フィルムをラミネートするラミネート工程と、ソルダーレジスト及び保護フィルムを樹脂製基板側に押圧することにより、ソルダーレジストの表面を平坦化するプレス工程とが行われる。
ここで、保護フィルムを形成する好適な材料としては、可撓性を有する樹脂や紙などを挙げることができる。これらの材料は、耐熱性、耐圧性、離型性等に加えて、ソルダーレジストへのダメージが少ないこと、安価であること、薄く形成しても丈夫なことなどを考慮して適宜選択される。なお、樹脂や紙などは、再利用しやすいという点で好ましい。保護フィルムに使用される樹脂材料の具体例としては、PET樹脂(ポリエチレンテレフタレート樹脂)、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)などがある。特に、保護フィルムは、樹脂材料の中でも比較的離型性に優れたポリエチレンテレフタレート樹脂によって形成されていることが好ましい。
また、プレス工程において樹脂製基板、ソルダーレジスト及び保護フィルムの積層方向に付与される押圧力は、ラミネート工程において積層方向に付与される押圧力よりも大きいことが好ましい。このようにすれば、ソルダーレジストの表面を確実に平坦化することができる。具体的に言うと、プレス工程において積層方向に付与される押圧力は、ラミネート工程において積層方向に付与される押圧力の5倍以上15倍以下であることが好ましい。仮に、プレス工程において積層方向に付与される押圧力がラミネート工程において積層方向に付与される押圧力の5倍未満であると、ソルダーレジストの表面を十分に平坦化することができない。一方、プレス工程において積層方向に付与される押圧力がラミネート工程において積層方向に付与される押圧力の15倍よりも大きいと、ソルダーレジストに大きな力がかかって破壊されやすくなり、製造される配線基板の信頼性が低下してしまう。また、プレス工程において積層方向に付与される押圧力は、例えば5kg/cm以上7kg/cm以下であることが好ましい。仮に、プレス工程において積層方向に付与される押圧力が5kg/cm未満であると、ソルダーレジストの表面を十分に平坦化することができない。一方、プレス工程において積層方向に付与される押圧力が7kg/cmよりも大きいと、ソルダーレジストに大きな力がかかって破壊されやすくなり、製造される配線基板の信頼性が低下してしまう。
続く現像工程では、露光されたソルダーレジストを現像して、パッドを露出させるための開口部をソルダーレジストに形成する。続く硬化工程では、ソルダーレジストを硬化させる。なお、ソルダーレジスト用樹脂が熱硬化性樹脂である場合、ソルダーレジストを硬化させる方法としては、未硬化状態のソルダーレジストを加熱することが挙げられる。また、ソルダーレジスト用樹脂が熱可塑性樹脂である場合、ソルダーレジストを硬化させる方法としては、ソルダーレジスト形成工程などにおいて加熱したソルダーレジストを冷却することが挙げられる。
なお、プレス工程後かつ硬化工程前には、保護フィルムを除去する除去工程が行われる。ここで、保護フィルムが、光透過性を有する材料によって形成される場合、露光工程において、フォトマスク及び保護フィルムを介してソルダーレジストを露光し、露光工程後かつ現像工程前に除去工程を行うことが好ましい。このようにすれば、保護フィルムを用いてソルダーレジストを長期間に亘って保護できるため、製造される配線基板の信頼性向上につながるようになる。
また、硬化工程後に、複数のパッド上にはんだボールを搭載させるボール搭載工程と、搭載されたはんだボールを加熱溶融させて複数のはんだバンプを形成するリフロー工程とを行ってもよい。ボール搭載工程において使用されるはんだボールの大きさは特に限定されず、形成されるべきはんだバンプの用途に応じて適宜設定可能であるが、例えば、直径が200μm以下、特には直径が110μm以下のマイクロボールを用いることがよい。また、パッドは、直径が100μm以下であることがよい。はんだボールの直径を200μm以下に設定したりパッドの直径を100μm以下に設定したりした場合、いわゆるC4パッドのファイン化に対応して、小さなはんだバンプを比較的容易に形成することができる。また、はんだボールの直径やパッドの直径を上記のように設定した場合、ソルダーレジストの厚さのバラツキに起因してはんだバンプの高さバラツキという本願特有の問題が起こりやすく、それゆえ上記手段1を採用する意義が大きくなる。
はんだボールに使用されるはんだ材料としては特に限定されないが、例えば錫鉛共晶はんだ(Sn/37Pb:融点183℃)が使用される。錫鉛共晶はんだ以外のSn/Pb系はんだ、例えばSn/36Pb/2Agという組成のはんだ(融点190℃)などを使用してもよい。また、上記のような鉛入りはんだ以外にも、Sn−Ag系はんだ、Sn−Ag−Cu系はんだ、Sn−Ag−Bi系はんだ、Sn−Ag−Bi−Cu系はんだ、Sn−Zn系はんだ、Sn−Zn−Bi系はんだ等の鉛フリーはんだを選択することも可能である。
その後、樹脂製基板が例えば基板形成領域と枠部とに区画された積層基板であれば、基板形成領域から枠部を除去することにより、配線基板を得ることができる。
本実施形態の配線基板の概略図。 配線基板の製造方法を説明するための要部断面図。 配線基板の製造方法を説明するための概略平面図。 配線基板の製造方法を説明するための要部平面図。 配線基板の製造方法を説明するための要部断面図。 配線基板の製造方法を説明するための要部断面図。 配線基板の製造方法を説明するための要部断面図。 配線基板の製造方法を説明するための要部断面図。 配線基板の製造方法を説明するための要部断面図。 配線基板の製造方法を説明するための要部断面図。 配線基板の製造方法を説明するための要部断面図。
以下、本発明を具体化した一実施形態の配線基板の製造方法を図面に基づき詳細に説明する。
図1に示されるように、本実施形態の配線基板10は、両面にビルドアップ層14,15を備える両面ビルドアップ多層配線基板である。配線基板10を構成するコア基板16は、平面視略矩形状の板状部材であって、その複数箇所には図示しないスルーホール導体が形成されている。これらのスルーホール導体は、コア基板16の上面側の第1ビルドアップ層14の導体と、コア基板16の下面側の第2ビルドアップ層15の導体とを電気的に接続している。
第1ビルドアップ層14の表面(第1基板主面12)上には、平面視略矩形状のバンプ形成領域R1が設定され、バンプ形成領域R1内には、高さ80μm程度のはんだバンプ62が複数配置されている。これらのはんだバンプ62は、ICチップ71側の端子とのフリップチップ接続に用いられる、いわゆるC4用のバンプである。一方、第2ビルドアップ層15の表面(第1基板主面12の反対側に位置する第2基板主面13)上にもバンプ形成領域R2が設定され、そのバンプ形成領域R2内には、高さ400μm〜600μm程度のはんだバンプ63が複数配置されている。これらのはんだバンプ63は、図示しないマザーボード側の端子との電気的接続に用いられる、いわゆるBGAバンプである。
図11に示されるように、第1ビルドアップ層14は、層間絶縁層31,32と、銅めっき導体層43,44とを交互に積層してなる。層間絶縁層31,32は、いずれも厚さが約30μmであって、例えば連続多孔質PTFEにエポキシ樹脂を含浸させた樹脂−樹脂複合材料からなる。銅めっき導体層43,44は、セミアディティブ法によって形成されている。
また、第2層の層間絶縁層32の表面(第1基板主面12)上のバンプ形成領域R1内には、複数のパッド21がアレイ状に配置されている。各パッド21は平面視円形状をなし、その直径は100μmに設定されている。また、各パッド21は、下地金属層、ニッケルめっき層及び金めっき層によって構成されている。下地金属層は、第1基板主面12上に形成されるとともに、電解銅めっきを積層することにより構成された金属層であって、銅めっき導体層43,44と同じくセミアディティブ法によって形成されている。ニッケルめっき層は、後述するソルダーレジスト33の開口部22を介して露出した下地金属層の上面を無電解ニッケルめっきで被覆することによって形成されためっき層である。金めっき層は、無電解金めっきによってニッケルめっき層を被覆するように形成されためっき層である。
また図11に示されるように、層間絶縁層32の表面(第1基板主面12)は、エポキシ系樹脂からなる厚さ30μm程度のソルダーレジスト33によってほぼ全体的に覆われている。このソルダーレジスト33には、同ソルダーレジスト33を厚さ方向に貫通する開口部22が形成され、各パッド21は開口部22を介して露出している。なお、これらの開口部22は、底部の内径が75μm程度に設定され、開口端部の内径が80μm程度に設定されている。さらに、層間絶縁層31,32における所定箇所には、それぞれ銅めっきからなるフィルドビア導体41,42が設けられている。フィルドビア導体41,42は、パッド21及び銅めっき導体層43,44を相互に電気的に接続している。
また、第2ビルドアップ層15は、上述した第1ビルドアップ層14とほぼ同じ構造を有している。即ち、第2ビルドアップ層15は、層間絶縁層36,37と、銅めっき導体層45,46とを交互に積層してなる。また、第2層の層間絶縁層37の表面(第2基板主面13)上のバンプ形成領域R2内には、複数のパッド23がアレイ状に配置されている。各パッド23は平面視円形状をなし、その直径は500μmに設定されている。
図11に示されるように、層間絶縁層37の表面(第2基板主面13)は、エポキシ樹脂からなる厚さ30μm程度のソルダーレジスト38によってほぼ全体的に覆われている。このソルダーレジスト38には、同ソルダーレジスト38を厚さ方向に貫通する開口部24が形成され、各パッド23は開口部24を介して露出している。なお、これらの開口部24は、内径が400μm程度に設定されている。さらに、層間絶縁層36,37における所定箇所には、それぞれ銅めっきからなるフィルドビア導体47,48が設けられている。フィルドビア導体47,48は、パッド23及び銅めっき導体層45,46を相互に電気的に接続している。
次に、本実施形態の配線基板10の製造方法について説明する。
まず、基板準備工程を行い、第1基板主面12上のバンプ形成領域R1内に複数のパッド21が配置されるとともに、第2基板主面13上のバンプ形成領域R2内に複数のパッド23が配置された樹脂製基板11を準備する(図2参照)。なお、樹脂製基板11は、第1基板主面12及び第2基板主面13を有する板状に形成されている。また図3に示されるように、本実施形態の樹脂製基板11は、配線基板10となるべき部分である平面視正方形状の基板形成領域91と、基板形成領域91を包囲する一対の枠部92とに区画された積層基板90によって形成されている。なお、枠部92には、配線基板10を位置決めするための位置決め孔93が複数設けられている。各位置決め孔93は、内径が2mmの平面視円形状をなし、枠部92において互いに等間隔に配置されている。
続くソルダーレジスト形成工程は、塗布工程及び乾燥工程を含んでいる。詳述すると、塗布工程では、従来周知のロールコーターを用いて、感光性を有する液状のソルダーレジスト用樹脂35(図4参照)を第1基板主面12上及び第2基板主面13上の両方に塗布する。なお図4に示されるように、塗布工程では、第1基板主面12となるべき基板形成領域91の主面95上にソルダーレジスト用樹脂35を塗布した際に、位置決め孔93と基板形成領域91の外周縁との間における枠部92の主面96上に、ソルダーレジスト用樹脂35の一部がはみ出して位置しうるようになっている。このとき、位置決め孔93の開口縁と基板形成領域91の外周縁との最短距離L1は、ソルダーレジスト用樹脂35の枠部92の主面96上へのはみ出し長さL2よりも大きくなる。
続く乾燥工程では、第1基板主面12及び第2基板主面13の両方が露出するように樹脂製基板11を直立させた状態で、第1基板主面12上に塗布されたソルダーレジスト用樹脂35と、第2基板主面13上に塗布されたソルダーレジスト用樹脂35とを同時に乾燥させる。その結果、第1基板主面12上に塗布されたソルダーレジスト用樹脂35がソルダーレジスト33になるとともに、第2基板主面13上に塗布されたソルダーレジスト用樹脂35がソルダーレジスト38になる。
続くラミネート工程では、従来周知のラミネーターを用いて、ソルダーレジスト33の表面34に離型性を有する保護フィルム81をラミネートする(図5参照)。同様に、ソルダーレジスト38の表面39にも離型性を有する保護フィルム82をラミネートする。この時点で、樹脂製基板11、ソルダーレジスト33,38及び保護フィルム81,82を積層してなる積層体が形成される。なお、本実施形態の保護フィルム81,82は、光透過性を有する材料であるポリエチレンテレフタレート樹脂によって形成されている。
次に、下記の要領でプレス工程を実施する。まず、樹脂製基板11を下型83で支持した状態で、樹脂製基板11にラミネートされた保護フィルム81上に金属製の上型84を載置する(図6参照)。そして次に、60℃に設定したプレスラミネーター(ラミネート工程で用いたものとは異なるもの)を用いて、樹脂製基板11、ソルダーレジスト33,38及び保護フィルム81,82の積層方向に、6kg/cmの押圧力を60秒間付与する。その結果、ソルダーレジスト33及び保護フィルム81が樹脂製基板11側に押圧されることにより、ソルダーレジスト33の表面34が平坦化される。これと同時に、ソルダーレジスト38及び保護フィルム82も樹脂製基板11側に押圧されるため、ソルダーレジスト38の表面39が平坦化される。なお、プレス工程において積層方向に付与される押圧力(6kg/cm)は、ラミネート工程において積層方向に付与される押圧力よりも大きくなっている。また、ラミネート工程では積層方向に3.5kg/cmの押圧力が付与されるため、プレス工程において積層方向に付与される押圧力は、ラミネート工程において積層方向に付与される押圧力の1.7倍となる。
続く露光工程では、ソルダーレジスト33,38及び保護フィルム81,82がラミネートされた樹脂製基板11を、従来周知の露光機(図示略)の上に固定する。次に、ソルダーレジスト33の上方にフォトマスク50を配置する(図7参照)。そして、ソルダーレジスト33の表面34に対して、フォトマスク50及び保護フィルム81を介して紫外光を照射し、ソルダーレジスト33を露光する。なお、フォトマスク50は、紫外光を透過可能とする複数の光透過部51、及び、紫外光を透過不能とする非透過部52からなっている。各光透過部51は、直径80μmの円形状をなしており、ソルダーレジスト33に開口部22(図8参照)を形成するためのものである。
さらに、樹脂製基板11を裏返した状態で、ソルダーレジスト38の上方にフォトマスク(図示略)を配置する。そして、ソルダーレジスト38の表面39に対して、フォトマスク及び82を介して紫外光を照射し、ソルダーレジスト38を露光する。なお、フォトマスクは、紫外光を透過可能とする光透過部、及び、紫外光を透過不能とする非透過部からなっている。各光透過部は、直径400μmの円形状をなしており、ソルダーレジスト38に開口部24(図8参照)を形成するためのものである。
続く除去工程では、保護フィルム81,82を剥離する。なお、除去工程は、露光工程後であって、後述する現像工程前に行われる。そして、現像工程では、露光されたソルダーレジスト33を現像して、パッド21を露出させるための開口部22をソルダーレジスト33に形成する(図8参照)。また、露光されたソルダーレジスト38を現像して、パッド23を露出させるための開口部24をソルダーレジスト38に形成する。
続く硬化工程では、ソルダーレジスト33,38を硬化させる。具体的には、ポストキュアを行い、ソルダーレジスト33,38をある程度硬化させる。さらに、UVキュアを行い、ソルダーレジスト33,38を完全に硬化させる。そして、この時点で、ソルダーレジスト33,38の厚さ、及び、ソルダーレジスト33,38の開口部22,24の寸法を測定し、それらの測定値が基準値を満たしているか否かを検査する。
次に、樹脂製基板11を図示しない従来周知の印刷装置にセットして、メッシュマスクを用いた印刷を行うことにより、第1基板主面12側にフラックスF1を薄く均一に塗布する(図9参照)。このとき、各パッド21を含むバンプ形成領域R1よりも一回り大きな領域の全体に、フラックスF1を塗布する。なお、フラックスF1の種類は特に限定されず、従来公知のものを使用することができる。
続くボール搭載工程では、はんだボール搭載用マスク(図示略)を用いて、複数のパッド21上にはんだボール61を搭載させる(図10参照)。なお本実施形態では、はんだボール61として、直径が約70μmのマイクロボールを用いている。また、本実施形態のはんだボール61には、Sn−Ag−Cu系はんだがはんだ材料として用いられている。
詳述すると、ボール搭載工程では、はんだボール搭載用マスクを第1基板主面12側にあるソルダーレジスト33の表面34に密着させて配置する。次に、はんだボール搭載用マスクのマスク表面上に、直径が約70μmのはんだボール61を多数供給する。その結果、はんだボール61が、はんだボール搭載用マスクに設けられた貫通孔内を落下して貫通孔の直下にある各パッド21上に載り、フラックスF1の粘着力によってパッド21に仮固定される(図10参照)。
続くリフロー工程では、樹脂製基板11を従来周知のリフロー炉内にセットし、各パッド21上に搭載された各はんだボール61を所定温度に加熱して溶融させる。その結果、図11に示す形状のはんだバンプ62が形成される。なお、詳細な説明は省略するが、第2基板主面13側へのはんだバンプ63の形成もこれに準拠して行う。
続く測定工程では、全て(本実施形態では約7000個)のはんだバンプ62の高さを測定する。そして、各はんだバンプ62の高さの測定値に基づいて、ソルダーレジスト33に設けられる開口部22の内径の補正値を決定する。具体的に言うと、はんだバンプ62が高すぎる場合には、ソルダーレジスト33からのはんだバンプ62の突出量を減らすために、内径の補正値を大きくする。一方、はんだバンプ62が低すぎる場合には、ソルダーレジスト33からのはんだバンプ62の突出量を確保するために、内径の補正値を小さくする。また、ソルダーレジスト33が厚くなるに従って、内径の補正値を小さくする。さらに、樹脂製基板11内の配線が疎になるに従って、内径の補正値を小さくする。なお、補正値の決定に伴い、開口部22の形成に用いられるフォトマスク50の光透過部51の直径が、補正値と同じ値に決定される。
そして、次回以降の配線基板10の製造時において、補正値に基づいて開口部22の内径を設定すれば、はんだバンプ62の高さのバラツキが小さくなるように調整される。具体的に言うと、個々のはんだバンプ62のコプラナリティ(Coplanarity )の測定値が、1cmあたり2μm(狙い値)となる。ここで、「コプラナリティ」とは、「日本電子機械工業会規格EIAJ ED−7304 BGA規定寸法の測定方法」で定義されている端子最下面均一性を示している。また、「コプラナリティの測定値」とは、「ED−7304 BGA規定寸法の測定方法」で定義されている測定値であり、各パッド21の表面に対する各はんだバンプ62の頂部の均一性を示す指標である。なお、詳細な説明は省略するが、はんだバンプ63の高さバラツキの調整もこれに準拠して行う。
その後、従来周知の切断装置などを用いて基板形成領域91から枠部92を切断除去すれば、製品(配線基板10)が得られる。
次に、樹脂製基板11の評価方法及びその結果を説明する。
まず、測定用サンプルを次のように準備した。本実施形態と同じ樹脂製基板11を準備し、これを実施例とした。また、ラミネート工程後かつ露光工程前にプレス工程を行う代わりに、硬化工程後かつ測定工程前にプレスベーキング工程を行うことによって得られた樹脂製基板を準備し、これを比較例1とした。さらに、プレス工程もプレスベーキング工程も行わずに得られた樹脂製基板を準備し、これを比較例2とした。なお、プレスベーキング工程では、樹脂製基板及びソルダーレジストを積層してなる積層体を180℃に加熱した状態で、樹脂製基板及びソルダーレジストの積層方向に、5kg/cmの押圧力を30分間付与するようになっている。
次に、各測定用サンプル(実施例、比較例1,2)に対して、ソルダーレジストに設けられた開口部の開口端部の内径(Top径)を測定し、Top径の最大値の95%の値、最小値の95%の値、平均値を算出するとともに、Top径の標準偏差、平均の標準誤差を算出した。その結果を表1に示す。また、各測定用サンプルに対して、開口部の底部の内径(Bottom径)を測定し、Bottom径の最大値の95%の値、最小値の95%の値、平均値を算出するとともに、Bottom径の標準偏差、平均の標準誤差を算出した。その結果を表2に示す。さらに、各測定用サンプルに対して、ソルダーレジストの厚さを測定し、厚さの最大値の95%の値、最小値の95%の値、平均値を算出するとともに、厚さの標準偏差、平均の標準誤差を算出した。その結果を表3に示す。なお、各測定用サンプルは、それぞれ20個ずつ準備した。
Figure 2012069543
Figure 2012069543
Figure 2012069543
その結果、比較例1では、Top径の最大値の95%の値が77.649μm、最小値の95%の値が76.318μm、平均値が76.9836μmとなり、Top径の標準偏差が1.42155、平均の標準誤差が0.31787となった。また、比較例1では、Bottom径の最大値の95%の値が73.833μm、最小値の95%の値が72.459μm、平均値が73.1461μmとなり、Bottom径の標準偏差が1.46810、平均の標準誤差が0.32828となった。さらに、比較例1では、ソルダーレジストの厚さの最大値の95%の値が26.634μm、最小値の95%の値が22.905μm、平均値が24.7699μmとなり、厚さの標準偏差が3.98390、平均の標準誤差が0.89083となった。
比較例2では、Top径の最大値の95%の値が76.760μm、最小値の95%の値が75.580μm、平均値が76.1701μmとなり、Top径の標準偏差が1.26031、平均の標準誤差が0.28181となった。また、比較例2では、Bottom径の最大値の95%の値が72.721μm、最小値の95%の値が71.338μm、平均値が72.0287μmとなり、Bottom径の標準偏差が1.47951、平均の標準誤差が0.33083となった。さらに、比較例2では、ソルダーレジストの厚さの最大値の95%の値が24.335μm、最小値の95%の値が20.949μm、平均値が22.6420μmとなり、厚さの標準偏差が3.81840、平均の標準誤差が0.80910となった。
一方、実施例では、Top径の最大値の95%の値が79.038μm、最小値の95%の値が78.527μm、平均値が78.7825μmとなり、Top径の標準偏差が0.54519、平均の標準誤差が0.12191となった。また、実施例では、Bottom径の最大値の95%の値が74.932μm、最小値の95%の値が73.780μm、平均値が74.3458μmとなり、Bottom径の標準偏差が1.25254、平均の標準誤差が0.28008となった。さらに、実施例では、ソルダーレジストの厚さの最大値の95%の値が31.374μm、最小値の95%の値が28.768μm、平均値が30.0710μmとなり、厚さの標準偏差が2.78370、平均の標準誤差が0.62245となった。
以上のことから、ソルダーレジストの表面を平坦化するプレス工程を行えば、Top径の標準偏差や平均の標準誤差、Bottom径の標準偏差や平均の標準誤差、ソルダーレジストの厚さの標準偏差や平均の標準誤差が小さくなること、即ち、はんだバンプの高さバラツキの改善が期待できることが確認された。また、プレスベーキング工程を行う比較例1は、標準偏差や平均の標準誤差が、プレス工程もプレスベーキング工程も行わない比較例2と同等であるため、はんだバンプの高さバラツキの改善を期待できないことが確認された。
また、各測定用サンプルに対して、本実施形態と同じはんだボール61を複数のパッド上に搭載し、各パッド上に搭載されたはんだボール61を加熱溶融させて複数のはんだバンプを形成した。そして、各測定用サンプルに対して、個々のはんだバンプのコプラナリティを測定した。具体的には、CCDカメラ(図示略)をバンプ形成領域の平面方向に沿って移動させながら、各はんだバンプをCCDカメラによって撮像し、各はんだバンプを撮像して得た画像データに基づいて、コプラナリティを算出した。その結果、実施例のコプラナリティは、比較例1,2のコプラナリティよりも小さいことが確認された。以上のことから、ソルダーレジストの表面を平坦化するプレス工程を行えば、個々のはんだバンプのコプラナリティが小さくなること、即ち、はんだバンプの高さのバラツキを小さくできることが確認された。
従って、本実施形態によれば以下の効果を得ることができる。
(1)本実施形態の配線基板10の製造方法によれば、硬化工程前のプレス工程においてソルダーレジスト33,38の表面34,39が強制的に平坦化されるため、ソルダーレジスト33,38の厚さのバラツキが小さくなり、バンプ形成領域R1,R2の反りが低減される。その結果、露光工程及び現像工程を経て形成される開口部22,24の深さのバラツキが小さくなるため、パッド21上にはんだバンプ62,63を形成した際に、開口部22,24に充填されるはんだの体積のバラツキが小さくなるとともに、各はんだバンプ62,63の高さのバラツキが小さくなる。ゆえに、各はんだバンプ62,63をICチップ71に対して確実に接続できるようになるため、配線基板10に高い信頼性を付与することができる。
(2)本実施形態では、ソルダーレジスト33,38の表面を保護フィルム81,82でラミネートした状態でプレス工程を行っている。その結果、プレス工程時においてソルダーレジスト33,38が上型84(図6参照)に接触しなくなるため、未硬化状態のソルダーレジスト33,38(液状のソルダーレジスト用樹脂35)が上型84に貼り付くことを防止できる。
なお、本実施形態を以下のように変更してもよい。
・上記実施形態の除去工程は、露光工程後かつ現像工程前に行われていた。しかし、除去工程を行うタイミングを変更してもよい。例えば、除去工程を、プレス工程後かつ露光工程前に行ってもよいし、現像工程後かつ硬化工程前に行ってもよい。なお、保護フィルム81,82が光透過性を有しない材料によって形成されている場合、除去工程を、プレス工程後かつ露光工程前に行うことがよい。
・上記実施形態のプレス工程では、樹脂製基板11の第1基板主面12上に形成されたソルダーレジスト33の表面34と、樹脂製基板11の第2基板主面13上に形成されたソルダーレジスト38の表面39との両方を平坦化していた。しかし、プレス工程では、ソルダーレジスト33の表面34のみを平坦化するようにしてもよい。
・上記実施形態では、はんだバンプ62,63として直径が約70μmのマイクロボールを用いたが、例えば直径が300μm〜500μm程度の比較的大きなはんだボールを用いることもできる。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
(1)上記手段1において、前記プレス工程において前記樹脂製基板、前記ソルダーレジスト及び前記保護フィルムの積層方向に付与される押圧力が、前記ラミネート工程おいて前記積層方向に付与される押圧力の5倍以上15倍以下であることを特徴とする配線基板の製造方法。
(2)上記手段1において、前記プレス工程において前記樹脂製基板、前記ソルダーレジスト及び前記保護フィルムの積層方向に付与される押圧力が、5kg/cm以上7kg/cm以下であることを特徴とする配線基板の製造方法。
(3)上記手段1において、前記保護フィルムは、ポリエチレンテレフタレート樹脂によって形成されていることを特徴とする配線基板の製造方法。
(4)上記手段1において、前記配線基板は、前記配線基板となるべき部分である基板形成領域と、前記基板形成領域を包囲する枠部とに区画され、前記配線基板を位置決めするための位置決め孔が前記枠部に設けられた配線基板によって形成され、前記ソルダーレジスト形成工程では、前記基板主面となるべき前記基板形成領域の主面上に前記ソルダーレジスト用樹脂を塗布した際に、前記ソルダーレジスト用樹脂の一部が前記枠部の主面上にはみ出しうるようになっており、前記位置決め孔の開口縁と前記基板形成領域の外周縁との最短距離が、前記ソルダーレジスト用樹脂の前記枠部の主面上へのはみ出し長さよりも大きくなっていることを特徴とする配線基板の製造方法。
(5)上記手段1において、前記硬化工程後に、前記複数のパッド上にはんだボールを搭載させるボール搭載工程と、搭載された前記はんだボールを加熱溶融させて複数のはんだバンプを形成するリフロー工程とを行い、前記はんだボールは直径が200μm以下のマイクロボールであることを特徴とする配線基板の製造方法。
10…配線基板
11…樹脂製基板
12…基板主面としての第1基板主面
13…基板主面としての第2基板主面
21,23…パッド
22,24…開口部
33,38…ソルダーレジスト
34,39…ソルダーレジストの表面
35…ソルダーレジスト用樹脂
50…フォトマスク
81,82…保護フィルム
90…積層基板
91…基板形成領域
92…枠部
93…位置決め孔
95…基板形成領域の主面
96…枠部の主面
R1,R2…バンプ形成領域

Claims (5)

  1. 基板主面上のバンプ形成領域内に複数のパッドが配置された樹脂製基板を準備する基板準備工程と、
    前記基板準備工程後、感光性を有するソルダーレジスト用樹脂を前記基板主面上に塗布することにより、ソルダーレジストを形成するソルダーレジスト形成工程と、
    前記ソルダーレジスト形成工程後、フォトマスクを介して前記ソルダーレジストを露光する露光工程と、
    露光された前記ソルダーレジストを現像して、前記パッドを露出させるための開口部を前記ソルダーレジストに形成する現像工程と、
    前記現像工程後、前記ソルダーレジストを硬化させる硬化工程と
    を含む配線基板の製造方法であって、
    前記ソルダーレジスト形成工程後かつ前記露光工程前に、
    前記ソルダーレジストの表面に保護フィルムをラミネートするラミネート工程と、
    前記ソルダーレジスト及び前記保護フィルムを前記樹脂製基板側に押圧することにより、前記ソルダーレジストの表面を平坦化するプレス工程と
    を行い、
    前記プレス工程後かつ前記硬化工程前に、前記保護フィルムを除去する除去工程を行う
    ことを特徴とする配線基板の製造方法。
  2. 前記プレス工程において前記樹脂製基板、前記ソルダーレジスト及び前記保護フィルムの積層方向に付与される押圧力が、前記ラミネート工程において前記積層方向に付与される押圧力よりも大きいことを特徴とする請求項1に記載の配線基板の製造方法。
  3. 前記保護フィルムは、光透過性を有する材料によって形成され、
    前記露光工程では、前記フォトマスク及び前記保護フィルムを介して前記ソルダーレジストを露光し、
    前記露光工程後かつ前記現像工程前に前記除去工程が行われる
    ことを特徴とする請求項1または2に記載の配線基板の製造方法。
  4. 前記樹脂製基板は、前記配線基板となるべき部分である基板形成領域と、前記基板形成領域を包囲する枠部とに区画され、前記配線基板を位置決めするための位置決め孔が前記枠部に設けられた積層基板によって形成され、
    前記ソルダーレジスト形成工程では、前記基板主面となるべき前記基板形成領域の主面上に前記ソルダーレジスト用樹脂を塗布した際に、前記位置決め孔と前記基板形成領域の外周縁との間における前記枠部の主面上に、前記ソルダーレジスト用樹脂の一部が位置する
    ことを特徴とする請求項1乃至3のいずれか1項に記載の配線基板の製造方法。
  5. 前記樹脂製基板は、第1基板主面と、前記第1基板主面の反対側に位置する第2基板主面とを有する板状に形成され、
    前記ソルダーレジスト形成工程は、
    前記ソルダーレジスト用樹脂を前記第1基板主面上及び前記第2基板主面上の両方に塗布する塗布工程と、
    前記第1基板主面及び前記第2基板主面の両方が露出するように前記樹脂製基板を直立させた状態で、前記第1基板主面上に塗布されたソルダーレジスト用樹脂及び前記第2基板主面上に塗布されたソルダーレジスト用樹脂を同時に乾燥させる乾燥工程と
    を含むことを特徴とする請求項1乃至4のいずれか1項に記載の配線基板の製造方法。
JP2010210377A 2010-09-21 2010-09-21 配線基板の製造方法 Pending JP2012069543A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010210377A JP2012069543A (ja) 2010-09-21 2010-09-21 配線基板の製造方法
TW100133687A TW201218899A (en) 2010-09-21 2011-09-20 Manufacturing method for wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010210377A JP2012069543A (ja) 2010-09-21 2010-09-21 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2012069543A true JP2012069543A (ja) 2012-04-05

Family

ID=46166510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010210377A Pending JP2012069543A (ja) 2010-09-21 2010-09-21 配線基板の製造方法

Country Status (2)

Country Link
JP (1) JP2012069543A (ja)
TW (1) TW201218899A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6115147B2 (ja) 2013-01-22 2017-04-19 富士通株式会社 配線基板及びその設計方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206678A (ja) * 1990-11-30 1992-07-28 Mitsui Toatsu Chem Inc プリント配線板の製造方法
JPH0575234A (ja) * 1991-09-11 1993-03-26 Mitsui Toatsu Chem Inc プリント配線板の製造方法
JP2006049424A (ja) * 2004-08-02 2006-02-16 Shinko Electric Ind Co Ltd 電子部品内蔵基板およびその製造方法
JP2006324573A (ja) * 2005-05-20 2006-11-30 Fujikura Ltd レジスト付きプリント回路基板の製造方法およびレジスト付きプリント回路基板
WO2006126621A1 (ja) * 2005-05-23 2006-11-30 Ibiden Co., Ltd. プリント配線板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206678A (ja) * 1990-11-30 1992-07-28 Mitsui Toatsu Chem Inc プリント配線板の製造方法
JPH0575234A (ja) * 1991-09-11 1993-03-26 Mitsui Toatsu Chem Inc プリント配線板の製造方法
JP2006049424A (ja) * 2004-08-02 2006-02-16 Shinko Electric Ind Co Ltd 電子部品内蔵基板およびその製造方法
JP2006324573A (ja) * 2005-05-20 2006-11-30 Fujikura Ltd レジスト付きプリント回路基板の製造方法およびレジスト付きプリント回路基板
WO2006126621A1 (ja) * 2005-05-23 2006-11-30 Ibiden Co., Ltd. プリント配線板

Also Published As

Publication number Publication date
TW201218899A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
EP2654388B1 (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
JP5800674B2 (ja) 配線基板及びその製造方法
WO2014155455A1 (ja) 配線基板
JP2013149948A (ja) 配線基板及びその製造方法
KR102163039B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2010114434A (ja) 部品内蔵配線基板及びその製造方法
KR20130045206A (ko) 배선기판 및 그 제조방법
WO2008111546A2 (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
US20150364410A1 (en) Circuit board, manufacturing method therefor, and pillar-shaped terminal for circuit board
KR20100120574A (ko) 플립 칩 마이크로 범프 제조방법
JP2010219477A (ja) 電子部品内蔵配線基板の製造方法
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US7964106B2 (en) Method for fabricating a packaging substrate
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
JP2012069543A (ja) 配線基板の製造方法
KR20120022363A (ko) 반도체 패키지 기판 및 그 제조방법
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
JP5479959B2 (ja) はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク
JP2011238843A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
JP6009844B2 (ja) 中継基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140902