CN111315110A - 一种电路板及电子装置 - Google Patents

一种电路板及电子装置 Download PDF

Info

Publication number
CN111315110A
CN111315110A CN201811519238.XA CN201811519238A CN111315110A CN 111315110 A CN111315110 A CN 111315110A CN 201811519238 A CN201811519238 A CN 201811519238A CN 111315110 A CN111315110 A CN 111315110A
Authority
CN
China
Prior art keywords
circuit board
test
hole
layer
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811519238.XA
Other languages
English (en)
Inventor
李智
崔荣
缪桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN201811519238.XA priority Critical patent/CN111315110A/zh
Publication of CN111315110A publication Critical patent/CN111315110A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请公开了一种电路板及电子装置。电路板包括：多层交替层叠设置的电路板层和绝缘层、贯穿多层电路板层和绝缘层的连接孔以及在连接孔的基础上通过增大连接孔的孔径形成的背钻孔；连接孔内壁设有导电介质以使得设置有连接孔的多层电路板层相互电连接；背钻孔用于去除导电介质进而使得设置有背钻孔的多层电路板层相互断开电连接；其中，电路板还包括与连接孔所连接的电路板层电连接的第一测试部，与背钻孔所连接的电路板层电连接的第二测试部，通过测试第一测试部和第二测试部之间的导通情况来判断背钻孔的偏位情况。因此通过上述方案可以有效检测背钻孔的不合格问题。

Description

一种电路板及电子装置
技术领域
本申请涉及电路板技术领域，特别是涉及一种电路板及电子装置。
背景技术
现有的电路板由于集成性的提高通常会设置成多层式的电路板。多层式的电路板在制造的过程中，通常采用将多层单层的电路板依次层叠设置从而形成多层式的电路板，然后对多层式的电路板进行打孔，使得所打的通孔贯穿多层式电路板的每一单层的电路板，然后在通孔内设置导电层形成导电通孔从而将每一单层的电路板电连接，进一步的通过对导电通孔进行背钻工艺形成背钻孔以去除导电通孔内的导电层，进而使得被背钻孔贯穿的单层的电路板之间断开电连接，因此通过控制背钻孔的钻孔深度，可以使得整个多层式的电路板能够形成功能电路。
然而，在现有的生产过程中，通常会出现背钻孔角度或者位置偏移，从而导致导电通孔内需要被去除的导电层没有完全去除掉，从而导致出现电路板的功能电路出现内部短路的问题，从而使得生产加工得到的多层电路板不合格。
对于上述背钻孔不合格的电路板，现有的技术并没有有效的方案对不合格的电路板进行检测从而将上述不合格的电路板筛选出。
发明内容
本申请提供一种电路板及电子装置，以解决现有技术中无法有效筛选由于背钻孔偏位而导致的电路板不合格的问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种电路板，其中，电路板包括：
多层交替层叠设置的电路板层和绝缘层；
连接孔，贯穿多层电路板层和绝缘层，连接孔内壁设有导电介质以使得设置有连接孔的多层电路板层相互电连接；
背钻孔，在连接孔的基础上通过增大连接孔的孔径形成，以去除导电介质进而使得设置有背钻孔的多层电路板层相互断开电连接；
第一测试部，与连接孔所连接的电路板层电连接；
第二测试部，与背钻孔所连接的电路板层电连接；
其中，通过测试第一测试部和第二测试部之间的导通情况来判断背钻孔的偏位情况；
当第一测试部和第二测试部之间为开路时，背钻孔合格；
当第一测试部和第二测试部之间为短路时，背钻孔不合格。
其中，电路板还包括测试孔，测试孔贯穿多层电路板层和绝缘层，测试孔内壁设有导电介质以使得设置有连接孔的多层电路板层相互电连接；
设置有连接孔的多层电路板为非钻穿层；
设置有背钻孔的多层电路板为钻穿层；
在与非钻穿层相邻的钻穿层上设置内层测试用科邦，内层测试用科邦与测试孔电连接以共同作为第二测试部。
其中，测试孔进一步连接有第一测试片，第一测试片设置在电路板的表面且与测试孔内的导电介质连接，内层测试用科邦、测试孔以及第一测试片电连接以共同作为第二测试部。
其中，连接孔进一步连接有第二测试片，第二测试片设置在电路板的表面且与连接孔内的导电介质连接，连接孔与第二测试片电连接以共同作为第一测试部。
其中，电路板包括多个连接孔及与其对应的背钻孔；
其中，多个连接孔内的导电介质均与第二测试片电连接，多个背钻孔的内层测试用科邦均与测试孔电连接。
其中，测试孔进一步连接有第一测试片，第一测试片设置在电路板的表面且与测试孔内的导电介质连接，内层测试用科邦、测试孔以及第一测试片电连接以共同作为第二测试部；
连接孔进一步连接有第二测试片，第二测试片设置在电路板的表面且与连接孔内的导电介质连接，连接孔与第二测试片电连接以共同作为第一测试部；
其中，第一测试片和第二测试片设置在电路板的同一表面。
其中，内层测试用科邦为呈圆形或者方形的导电片。
其中，电路板层和绝缘层通过绝缘胶粘接。
其中，导电介质通过电镀成型工艺形成于连接孔和测试孔的内表面。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种电子装置，其中电子装置包括前文任一项所述的电路板。
本申请的有益效果是：区别于现有技术的情况，本申请提供一种电路板及电子装置。通过设置与连接孔所连接的电路板层电连接的第一测试部，与背钻孔所连接的电路板层电连接的第二测试部，然后通过测试第一测试部和第二测试部之间的导通情况可以判断背钻孔的偏位情况。从而可以有效的检测出背钻孔不合格的电路板，从而可以提高成品的良品率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
图1是现有技术中的多层电路板一实施例的结构示意图；
图2是图1所示多层电路板背钻加工后的结构示意图；
图3是本申请提供的一种电路板一实施例的结构示意图；
图4是图3所示电路板的内层测试用科邦连接结构结构示意图；
图5是图3所示电路板另一实施例的结构示意图。
具体实施方式
为使本申请解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本申请实施例的技术方案作进一步的详细描述。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
请参阅图1和图2，图1和图2是现有技术中的多层式的电路板的制造流程示意图。
其中，现有技术中的多层式的电路板通常通过多层单层电路板依次层叠设置而成。这里的单层电路板是指仅有一层绝缘层和设置在绝缘基层表面的电路板层。其中，单层电路板可以具有一层电路板层或者，单层电路板可以在其先对两侧各具有一层电路板层。
请参阅图1，单层电路板100包括绝缘层110和两层电路板层120，两层电路板层120分别设置在绝缘层110相对两侧的表面。其中，电路板层120可以是金属导电层，从而可以形成单层电路板100的功能电路。
其中，单层电路板100的制造方法为：准备绝缘层110，然后在绝缘层110一侧的表面设置金属导电层，对金属导电层进行蚀刻处理，使得金属导电层形成预设的线路图案，从而形成所需的电路板层120。
当完成单层电路板100的制造后，进一步在单层电路板100的基础上依次层叠设置多层绝缘层110和电路板层120，从而形成多层电路板 10。其中，绝缘层110可以是用于承载电路板层120的基板或者也可以是将两层电路板层120隔开且连接的绝缘连接层。
多层电路板10为在单层电路板100的基础上通过依次层叠设置多层绝缘层110和电路板层120形成。
其制造流程为：在单层电路板100其中一层电路板层120背对绝缘层110的一侧设置一层绝缘层111，然后在绝缘层111背对电路板层120 的一侧设置同样设置一层金属导电层，接着对金属导电层进行蚀刻处理，使得金属导电层形成预设的线路图案，同样形成所需的电路板层120，接着重复上述步骤层叠设置绝缘层111和电路板层120，从而得到具有预设层数的多层电路板10。
上述流程形成的多层电路板10各层电路板层120之间并未电连接，因此无法形成完整的功能电路，因此还需要设置连接孔，将预设的电路板层120之间电连接起来，从而使得多层电路板10上所有的电路板层 120都可以电连接从而形成多层电路板10的功能电路。
其制造方法如下：在预设的位置对多层电路板10进行打孔，使得所形成的连接孔130依次贯穿所有的绝缘层(绝缘层110及绝缘层111) 和电路板层120，然后在连接孔130内设置导电介质131，通过导电介质131将各层电路板层120电连接。
通过上述方法形成的多层电路板10，会使得连接孔130贯穿的所有电路板层120都会通过连接孔130内的导电介质131电连接，因此还需要进行背钻处理使得连接孔130形成背钻孔140，使得预设的电路板层 120之间可以直接通过导电介质131电连接，同时与背钻孔140贯穿的电路板层120之间断开电连接。请参阅图2，背钻孔140设在连接孔130 的基础上对连接孔130进行进一步加工形成。背钻孔140的背钻处理的流程是：对连接孔130进行钻孔，使得连接孔130的孔径增大，并且在钻孔的过程中使得连接孔130的导电介质131被去除，从而形成不导电的背钻孔140。
通过控制背钻孔的深度，可以使得不同层数的电路板层120与其他未被背钻孔140贯穿的电路板层120之间断开连接，使得多层电路板10 可以形成所需的功能电路。
以上为现有技术中一种多层电路板的制造流程。其中，随着背钻工艺要求的提高，背钻孔140可能会出现偏位问题导致不能将背钻孔140 内的导电介质131完全去除掉，因此可能会导致多层电路板10出现短路问题。
区别于现有技术，本申请提供了一种电路板以解决上述的问题。
请参阅图3，电路板200大致包括电路板层210、绝缘层220、贯穿电路板层210和绝缘层220连接孔230以及在连接孔230基础上成型的背钻孔240。
其中，多层电路板层210和绝缘层220交替层叠设置；连接孔230 贯穿电路板层210和绝缘层220，且连接孔230的内设置有导电介质231 以使得连接孔230贯穿的多层电路板层210能够通过连接孔230相互电连接，其中导电介质231可以通过电镀、蒸镀等成型工艺形成于连接孔 230的内表面；背钻孔240通过对连接孔230进行进一步加工形成，例如可以采用背钻成型工艺对连接孔230进行钻孔，从而使得连接孔230 的孔径增大，并使得形成背钻孔240的连接孔230内的导电介质231通过钻孔而被去除，进而使得背钻孔240贯穿的多层电路板层210之间相互断开通过连接孔230实现的电连接。
进一步的，电路板200还包括与连接孔230所连接的电路板层210 电连接的第一测试部250和与背钻孔240所连接的电路板层210电连接的第二测试部260。当电路板200完成加工时，通过检测第一测试部250 和第二测试部260之间的导通情况，即通过检测第一测试部250和第二测试部260是否电连接来判断背钻孔240是否发生偏位的问题。其中，当第一测试部250和第二测试部260之间为开路时，则说明背钻孔240 没有发生偏位问题(或者偏位数值在预设的公差范围内)，即背钻孔240 合格；当第一测试部250和第二测试部260之间为通路时，则说明背钻孔240出现偏位问题，即此背钻孔240为不合格。
本实施例中，将设置有连接孔230的多层电路板层210设置为非钻穿层，将设置有背钻孔240的多层电路板层210设置为钻穿层，在与非钻穿层相邻的钻穿层上设置内层测试用科邦270，背钻孔240贯穿内层测试用科邦270。
进一步的，电路板还包括测试孔280，测试孔280贯穿多层电路板层210和绝缘层220，测试孔280内壁同样设有导电介质231以使得内层测试用科邦270与测试孔280通过导电介质231电连接，内层测试用科邦270与测试孔280通过导电介质231电连接以共同作为第二测试部 260。
进一步的为了方便测试，第二测试部260还可以包括第一测试片281，第一测试片281设置在电路板200的表面且与测试孔280中的导电介质 231电连接。
本实施例中，测试孔280、测试孔280内的导电介质231以及内层测试用科邦270的作用是对背钻孔240进行检测，不与电路板200的功能电路电连接。即，在同一层电路板层210中，可以具有作为电路板200 的功能电路的区域和不与其电连接的测试用区域，其中测试用区域内用于设置测试孔280、测试孔280内的导电介质231以及内层测试用科邦 270。需要理解的是，这里所述的功能电路是指电路板200上设置的多个电子器件通过各层电路板层210上的导电线路图案以预设的规则连接成能够实现电子器件正常接入功能电路工作的电路。例如，对于电灯的电路板，其功能电路就是将电源、灯、控制芯片以及其他的电子元件以预定的连接规则电连接从而形成功能电路，使得整个电路可以实现对灯的发光控制，从而实现灯的功能的电路。对于功能电路的类型在此不做限定。
本实施例中，内层测试用科邦270可以是圆形、方形或者其他形状的金属片，内层测试用科邦270可以通过导电线路271与测试孔280电连接，其中导电线路271也不与电路板200的功能电路电连接。
同样的，连接孔230进一步连接有第二测试片282，第二测试片282 同样设置在电路板200的表面且与连接孔230内的导电介质231连接，连接孔230与第二测试片282电连接以共同作为第一测试部250。
本实施例中，通过飞针测试的方法对第一测试片281和第二测试片 282进行测试，通过测试第一测试片281和第二测试片282之间是否接通，从而可以对背钻孔的偏位情况进行检测。其中，也可以通过万用表等带有电源的测试仪表对第一测试片281和第二测试片282进行接通测试。
其中，在工艺生产中为了提高检测效率，可以将为了第一测试片281 和第二测试片282设置在电路板200同一表面上。
进一步的，对于具有多个背钻孔240的电路板200，为了进一步提高对背钻孔240的检测效率。还可以将每一与背钻孔240连接的内层测试用科邦270与第一测试片281电连接，从而形成第二测试部260；将每一与连接孔230连接的与第二测试片282电连接，从而形成第一测试部250，通过检测此时第一测试片281和第二测试片282之间是否被接通，即确认多个背钻孔240的偏位情况。其中，当第一测试片281和第二测试片282为开路时，则说明所有的背钻孔240的偏位情况均为合格，当第一测试片281和第二测试片282为通路时，则说明至少有一个背钻孔240的偏位情况不合格。
本实施方案通过，对第一测试片281和第二测试片282进行一次检测，可以对多个背钻孔240的偏位情况进行检测，因此可以大大提高检测效率。
本实施方案中，第二测试片282可以包围与多个背钻孔240对应的多个连接孔230设置(即，多个背钻孔240均将第二测试片282贯穿)，或者在其他的实施方案中，也可以通过导电线路将多个连接孔230与第二测试片282电连接。
本实施例中，电路板层210可以是由金属线路图案组成的导电线路层，绝缘层220为电路板层210的基板用于承载电路板层210。其中，电路板层210和绝缘层220之间可以通过绝缘胶粘接起来。其中，内层测试用科邦270作为其中一层电路板层210的一部分，同样也可以通过绝缘胶与绝缘层220粘接。
本实施例中，电路板200上包含有上述的测试孔280。在其他的实施例中，在完成对电路板200的背钻孔的偏位情况进行检测后若电路板 200的背钻孔未发生偏位或者其偏位程度符合所需的要求，则可以将设置有测试孔280的电路板部分切除掉，从而可以减小整个电路板的尺寸。
请参阅图3及图5，图5是图3所示电路板另一实施例的结构示意图。
在完成对电路板200上所有的背钻孔240的偏位测试后，如果测得第二测试部260与第一测试部250之间为开路，则说明所有的背钻孔240 均符合偏位要求，因此可以将具有测试孔280的电路板部分切除掉，以缩小整个电路板200的尺寸。
进一步的，区别于现有技术，本申请还提供了一种电子装置，其中电子装置可以包括前任一所述的电路板200。
综上所述，本申请提供了一种电路板及电子装置，通过设置与连接孔所连接的电路板层电连接的第一测试部，与背钻孔所连接的电路板层电连接的第二测试部，然后通过测试第一测试部和第二测试部之间的导通情况可以判断背钻孔的偏位情况。从而可以有效的检测出背钻孔不合格的电路板，从而可以提高成品的良品率。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种电路板，其特征在于，所述电路板包括：
多层交替层叠设置的电路板层和绝缘层；
连接孔，贯穿所述多层电路板层和所述绝缘层，所述连接孔内壁设有导电介质以使得设置有所述连接孔的所述多层电路板层相互电连接；
背钻孔，在所述连接孔的基础上通过增大所述连接孔的孔径形成，以去除所述导电介质进而使得设置有所述背钻孔的所述多层电路板层相互断开电连接；
第一测试部，与所述连接孔所连接的电路板层电连接；
第二测试部，与所述背钻孔所连接的电路板层电连接；
其中，通过测试所述第一测试部和所述第二测试部之间的导通情况来判断所述背钻孔的偏位情况；
当所述第一测试部和所述第二测试部之间为开路时，所述背钻孔合格；
当所述第一测试部和所述第二测试部之间为短路时，所述背钻孔不合格。
2.根据权利要求1所述的电路板，其特征在于，所述电路板还包括测试孔，所述测试孔贯穿所述多层电路板层和所述绝缘层，所述测试孔内壁设有导电介质以使得设置有所述连接孔的所述多层电路板层相互电连接；
设置有所述连接孔的所述多层电路板为非钻穿层；
设置有所述背钻孔的所述多层电路板为钻穿层；
在与所述非钻穿层相邻的所述钻穿层上设置内层测试用科邦，所述内层测试用科邦与所述测试孔电连接以共同作为所述第二测试部。
3.根据权利要求2所述的电路板，其特征在于，所述测试孔进一步连接有第一测试片，所述第一测试片设置在所述电路板的表面且与所述测试孔内的所述导电介质连接，所述内层测试用科邦、所述测试孔以及所述第一测试片电连接以共同作为所述第二测试部。
4.根据权利要求2所述的电路板，其特征在于，所述连接孔进一步连接有第二测试片，所述第二测试片设置在所述电路板的表面且与所述连接孔内的所述导电介质连接，所述连接孔与所述第二测试片电连接以共同作为所述第一测试部。
5.根据权利要求4所述的电路板，其特征在于，所述电路板包括多个所述连接孔及与其对应的所述背钻孔；
其中，多个所述连接孔内的所述导电介质均与所述第二测试片电连接，多个所述背钻孔的所述内层测试用科邦均与所述测试孔电连接。
6.根据权利要求2所述的电路板，其特征在于，
所述测试孔进一步连接有第一测试片，所述第一测试片设置在所述电路板的表面且与所述测试孔内的所述导电介质连接，所述内层测试用科邦、所述测试孔以及所述第一测试片电连接以共同作为所述第二测试部；
所述连接孔进一步连接有第二测试片，所述第二测试片设置在所述电路板的表面且与所述连接孔内的所述导电介质连接，所述连接孔与所述第二测试片电连接以共同作为所述第一测试部；
其中，所述第一测试片和所述第二测试片设置在所述电路板的同一表面。
7.根据权利要求5或6任一项所述的电路板，其特征在于，所述内层测试用科邦为呈圆形或者方形的导电片。
8.根据权利要求1所述的电路板，其特征在于，所述电路板层和所述绝缘层通过绝缘胶粘接。
9.根据权利要求1所述的电路板，其特征在于，所述导电介质通过电镀成型工艺形成于所述连接孔和所述测试孔的内表面。
10.一种电子装置，所述电子装置包括如权利要求1-9任一项所述的电路板。
CN201811519238.XA 2018-12-12 2018-12-12 一种电路板及电子装置 Pending CN111315110A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811519238.XA CN111315110A (zh) 2018-12-12 2018-12-12 一种电路板及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811519238.XA CN111315110A (zh) 2018-12-12 2018-12-12 一种电路板及电子装置

Publications (1)

Publication Number Publication Date
CN111315110A true CN111315110A (zh) 2020-06-19

Family

ID=71159815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811519238.XA Pending CN111315110A (zh) 2018-12-12 2018-12-12 一种电路板及电子装置

Country Status (1)

Country Link
CN (1) CN111315110A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110191569A (zh) * 2019-04-17 2019-08-30 奥士康科技股份有限公司 一种5g电路板的背钻对准度的测试结构和方法
CN111722087A (zh) * 2020-06-30 2020-09-29 生益电子股份有限公司 一种背钻偏位测试板及测试方法
CN111830395A (zh) * 2020-07-14 2020-10-27 深圳市迅捷兴科技股份有限公司 电路板背钻能力检测方法
CN114501804A (zh) * 2021-11-29 2022-05-13 上海嘉捷通信息科技有限公司 一种5g精密线路板背钻孔深度控深方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070184687A1 (en) * 2006-01-26 2007-08-09 Hisaaki Kanai Circuit board provided with digging depth detection structure and transmission device with the same mounted
WO2013064048A1 (zh) * 2011-11-03 2013-05-10 北大方正集团有限公司 检测pcb背钻孔的方法和pcb在制板
CN103376402A (zh) * 2013-07-04 2013-10-30 深圳市五株科技股份有限公司 多层电路板钻孔深度测试方法
JP2014187153A (ja) * 2013-03-22 2014-10-02 Via Mechanics Ltd 多層プリント配線板のバックドリル加工方法、そのためのドリル及び基板穴明け装置
CN104284512A (zh) * 2013-07-09 2015-01-14 华通电脑股份有限公司 具背钻深度检测构造的多层电路板及其背钻深度监控方法
CN206531465U (zh) * 2017-03-11 2017-09-29 郑州云海信息技术有限公司 测试过孔背钻精度的测试板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070184687A1 (en) * 2006-01-26 2007-08-09 Hisaaki Kanai Circuit board provided with digging depth detection structure and transmission device with the same mounted
WO2013064048A1 (zh) * 2011-11-03 2013-05-10 北大方正集团有限公司 检测pcb背钻孔的方法和pcb在制板
JP2014187153A (ja) * 2013-03-22 2014-10-02 Via Mechanics Ltd 多層プリント配線板のバックドリル加工方法、そのためのドリル及び基板穴明け装置
CN103376402A (zh) * 2013-07-04 2013-10-30 深圳市五株科技股份有限公司 多层电路板钻孔深度测试方法
CN104284512A (zh) * 2013-07-09 2015-01-14 华通电脑股份有限公司 具背钻深度检测构造的多层电路板及其背钻深度监控方法
CN206531465U (zh) * 2017-03-11 2017-09-29 郑州云海信息技术有限公司 测试过孔背钻精度的测试板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110191569A (zh) * 2019-04-17 2019-08-30 奥士康科技股份有限公司 一种5g电路板的背钻对准度的测试结构和方法
CN111722087A (zh) * 2020-06-30 2020-09-29 生益电子股份有限公司 一种背钻偏位测试板及测试方法
CN111830395A (zh) * 2020-07-14 2020-10-27 深圳市迅捷兴科技股份有限公司 电路板背钻能力检测方法
CN114501804A (zh) * 2021-11-29 2022-05-13 上海嘉捷通信息科技有限公司 一种5g精密线路板背钻孔深度控深方法
CN114501804B (zh) * 2021-11-29 2024-03-29 上海嘉捷通信息科技有限公司 一种5g精密线路板背钻孔深度控深方法

Similar Documents

Publication Publication Date Title
CN111315110A (zh) 一种电路板及电子装置
US7337537B1 (en) Method for forming a back-drilled plated through hole in a printed circuit board and the resulting printed circuit board
US8151455B2 (en) Printed circuit board and method of manufacturing the same
CN102480852B (zh) 电路板的制作方法
CN104244582A (zh) 埋入式高密度互连印刷电路板及其制作方法
KR20130084033A (ko) 반도체 모듈용 인쇄회로 기판
CN109769344A (zh) 电路板及该电路板的制造方法
TWI492691B (zh) 多層電路板及其製作方法
US20080296051A1 (en) Printed circuit board
CN111343800B (zh) 一种盲埋孔局部电镀的加工工艺
CN106358369A (zh) 电路板及其制作方法
JP6191465B2 (ja) プリント基板の検査方法及びプリント基板
KR20120102024A (ko) 전자부품 검사장치용 배선기판 및 그 제조방법
CN110412450B (zh) 一种散热介质与导电介质的连接检测方法及pcb
US20120279774A1 (en) Circuit board
US11412612B2 (en) Implementing embedded wire repair for PCB constructs
US20120234580A1 (en) Circuit board
JP7049975B2 (ja) 配線基板および配線基板の検査方法
CN108633193B (zh) 多层电路板的制作方法
US10321557B2 (en) Printed circuit board assembly with air dielectric
JP4407607B2 (ja) 両面プリント配線板の検査方法
RU2534024C1 (ru) Способ изготовления многослойной печатной платы сверхплотного монтажа
CN217283545U (zh) 双面电路板和电路板组件
US11122674B1 (en) PCB with coin and dielectric layer
JP2023042086A (ja) 電子デバイス及び電子デバイスの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200619