CN109769344A - 电路板及该电路板的制造方法 - Google Patents

电路板及该电路板的制造方法 Download PDF

Info

Publication number
CN109769344A
CN109769344A CN201711107888.9A CN201711107888A CN109769344A CN 109769344 A CN109769344 A CN 109769344A CN 201711107888 A CN201711107888 A CN 201711107888A CN 109769344 A CN109769344 A CN 109769344A
Authority
CN
China
Prior art keywords
layer
weld pad
via hole
circuit board
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711107888.9A
Other languages
English (en)
Other versions
CN109769344B (zh
Inventor
刘瑞武
周琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201711107888.9A priority Critical patent/CN109769344B/zh
Publication of CN109769344A publication Critical patent/CN109769344A/zh
Application granted granted Critical
Publication of CN109769344B publication Critical patent/CN109769344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种电路板的制造方法,包括:提供一覆铜基板,包括位于外侧的两个铜箔层,其中一铜箔层定义出至少一焊垫形成区以及除所述焊垫形成区之外的一线路形成区;在所述覆铜基板对应于每一焊垫形成区的位置形成一第一导通孔,以及对应于所述线路形成区的位置形成一第二导通孔;蚀刻所述铜箔层以得到两个外层线路层,其中,每一焊垫形成区形成所述外层线路层的焊垫,所述线路形成区形成所述外层线路层的导电线路,所述焊垫与所述导电线路相距设置,所述焊垫依次通过所述第一导通孔以及第二导通孔与所述导电线路电性连接;在每一外层线路层上形成一覆盖层,所述焊垫暴露于所述覆盖层;在每一焊垫表面进行化学镀以形成一保护层,从而制得所述电路板。

Description

电路板及该电路板的制造方法
技术领域
本发明涉及电路板制造领域,尤其涉及一种电路板以及该电路板的制造方法。
背景技术
在电路板中,导电线路层的表面形成有覆盖膜,而所述覆盖膜定义出所述导电线路层的化锡区。即,经所述覆盖膜所暴露的部分导电线路层形成焊盘,而所述焊盘表面通常通过化锡的方式进行表面处理,以避免所述焊垫表面氧化,进而影响其电气特性。化锡过程中发生置换反应,而由于置换反应的特点,位于与覆盖膜边缘交界处的部分铜线路会由于产生贾凡尼式腐蚀而断裂。
为了避免与覆盖膜边缘交界处的铜线路断裂,业界通常的做法有两种。一种做法是将化锡区域的铜线路厚度提高到7μm以上(即大于铜线路腐蚀的深度),即使铜线路被腐蚀也不会发生断线。然而,该种做法并不适合制作细线路。另一种做法是在形成覆盖膜之前先对电路板的整个导电线路层进行化锡。然而,由于铜和锡容易生成金属间化合物(IMC),而IMC为脆性物质,会降低产品的耐弯折性,不利于制作对耐弯性要求高的产品。
发明内容
有鉴于此,有必要提供一种电路板及其制造方法,能够解决以上问题。
本发明提供一种电路板的制造方法,包括:提供一覆铜基板,所述覆铜基板包括位于外侧的两个铜箔层,其中一铜箔层定义出至少一焊垫形成区以及除所述焊垫形成区之外的一线路形成区;在所述覆铜基板对应于每一焊垫形成区的位置形成一第一导通孔,以及对应于所述线路形成区的位置形成一第二导通孔;蚀刻所述铜箔层以得到两个外层线路层,其中,每一所述焊垫形成区形成外层线路层的焊垫,所述线路形成区形成外层线路层的导电线路,所述焊垫与所述导电线路相距设置,所述焊垫依次通过所述第一导通孔以及第二导通孔与所述导电线路电性连接;在每一外层线路层上形成一覆盖层,所述焊垫暴露于所述覆盖层;以及在每一焊垫表面进行化学镀以形成一保护层,从而制得所述电路板。
本发明还提供一种电路板,包括位于外侧的两个外层线路层,其中一外层线路层包括至少一焊垫以及除所述焊垫之外的导电线路,所述焊垫与所述导电线路相距设置,对应于每一焊垫的位置开设有一第一导通孔,对应于所述线路形成区的位置开设有一第二导通孔,所述焊垫依次通过所述第一导通孔以及第二导通孔与所述导电线路电性连接,每一外层线路层上形成有一覆盖层,所述焊垫暴露于所述覆盖层,每一焊垫的表面形成有一保护层。
在本发明中,由铜箔层定义焊垫形成区以及线路形成区,焊垫形成区对应形成的焊垫与线路形成区对应形成的导电线路相距设置,焊垫通过第一导通孔和第二导通孔导通导电线路,即,在导电线路上形成覆盖层后,覆盖层与导电线路不存在交接处,如此,在对所述焊垫进行表面处理时,能够避免覆盖层与导电线路交接处产生贾凡尼式铜腐蚀。
附图说明
图1为本发明第一较佳实施例的覆铜基板的剖面示意图。
图2为在图1所示的覆铜基板中开设开孔后的剖面示意图。
图3为在图2所示的开孔内镀铜以形成导通孔并蚀刻铜箔层以得到外层线路层后的剖面示意图。
图4为在图3所示的外层线路层上形成覆盖层后的剖面示意图。
图5为在图4所示的外层线路层的焊垫上进行化学镀后得到的电路板的剖面示意图。
图6为本发明第二较佳实施例的覆铜基板的剖面示意图。
图7为在图6所示的覆铜基板中开设开孔后的剖面示意图。
图8为在图7所示的开孔内镀铜以形成导通孔并蚀刻铜箔层以得到外层线路层后的剖面示意图。
图9为在图8所示的外层线路层上形成覆盖层后的剖面示意图。
图10为在图9所示的外层线路层的焊垫上进行化学镀后得到的电路板的剖面示意图。
主要元件符号说明
覆铜基板 10a,10b
基层 11
铜箔层 12
内层线路层 13
第一开孔 21
第二开孔 22
第一导通孔 31
第二导通孔 32
外层线路层 40
焊垫 41
导电线路 42
覆盖层 50
保护层 60
电路板 100,200
焊垫形成区 121
线路形成区 122
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1~5,本发明第一较佳实施方式提供一种电路板100的制造方法,包括如下步骤:
步骤S1,请参阅图1,提供一覆铜基板10a,所述覆铜基板10a包括位于外侧的两个铜箔层12。其中一铜箔层12定义出至少一焊垫形成区121以及除所述焊垫形成区121之外的一线路形成区122。其中,所述焊垫形成区121的个数可根据所需连接的电子元件及其引脚的数量进行变更。
在本实施方式中,所述覆铜基板10a还包括位于内侧的至少一内层线路层13、以及夹设于相邻的铜箔层12与内层线路层13之间或相邻的两个内层线路层13之间的一绝缘的基层11。在本实施方式中,所述内层线路层13的数量为一个,所述覆铜基板10a为在两个基层11的表面分别压合所述铜箔层12而制得。
在本实施方式中,所述基层11的材质可选自聚酰亚胺(polyimide,PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate,PEN)等中的一种。
步骤S2,请参阅图2,在所述覆铜基板10a对应于每一焊垫形成区121的位置开设一第一开孔21,以及对应于所述线路形成区122的位置开设一第二开孔22。
在本实施方式中,可通过机械钻孔的方式开设所述第一开孔21以及第二开孔22。所述第一开孔21以及第二开孔22为通孔,其贯穿每一铜箔层12、每一内层线路层13以及每一基层11。在其它实施方式中,所述第一开孔21以及第二开孔22也可以为盲孔。
步骤S3,请参阅图3,在每一第一开孔21以及第二开孔22的内壁上镀铜以形成第一导通孔31以及第二导通孔32,并采用曝光显影技术蚀刻所述铜箔层12以得到两个外层线路层40。其中,每一焊垫形成区121形成所述外层线路层40的焊垫41,所述线路形成区122形成所述外层线路层40的导电线路42。所述焊垫41与所述导电线路42相距设置。所述焊垫41依次通过所述第一导通孔31以及第二导通孔32与所述导电线路42电性连接。
步骤S4,请参阅图4,在每一外层线路层40上形成一覆盖层50,所述焊垫41暴露于所述覆盖层50。
在本实施方式中,所述覆盖层50为一防焊层,更具体的,所述覆盖层50为一防焊油墨层。
步骤S5,请参阅图5,在每一焊垫41表面进行化学镀以形成一保护层60,此时制得所述电路板100。
在本实施方式中,所述保护层60的材质可为锡、镍或金等。
请参阅图6~10,本发明第二较佳实施方式提供一种电路板200的制造方法,包括如下步骤:
步骤S1’,请参阅图6,提供一覆铜基板10b,与上述覆铜基板10a不同的是,所述覆铜基板10b为双面板,包括一绝缘的基层11以及形成于所述基层11相对的两个表面的两个铜箔层12。其中一铜箔层12定义出至少一焊垫形成区121以及除所述焊垫形成区121之外的一线路形成区122。
步骤S2’,请参阅图7,在所述覆铜基板10b未设有所述焊垫形成区121的另一铜箔层12对应于每一焊垫形成区121的位置开设一第一开孔21,以及未设有所述焊垫形成区121的另一铜箔层12对应于所述线路形成区122的位置开设一第二开孔22。所述第一开孔21以及第二开孔22为盲孔,贯穿未设有所述焊垫形成区121的另一铜箔层12以及所述基层11。
步骤S3’,请参阅图8,在每一第一开孔21以及第二开孔22的内壁上镀铜以形成第一导通孔31以及第二导通孔32,并采用曝光显影技术蚀刻所述铜箔层12以得到两个外层线路层40。其中,每一焊垫形成区121形成所述外层线路层40的焊垫41,所述线路形成区122形成所述外层线路层40的导电线路42。所述焊垫41与所述导电线路42相距设置。所述焊垫41依次通过所述第一导通孔31以及第二导通孔32与所述导电线路42电性连接。
步骤S4’,请参阅图9,在每一外层线路层40上形成一覆盖层50,所述焊垫41暴露于所述覆盖层50。
步骤S5’,请参阅图10,在每一焊垫41表面进行化学镀以形成一保护层60,此时制得所述电路板200。
请参阅图5,所述电路板100包括位于外侧的两个外层线路层40、位于内侧的至少一内层线路层13、以及夹设于相邻的外层线路层40和内层线路层13之间或相邻的两个内层线路层13之间的一绝缘的基层11。其中一外层线路层40包括至少一焊垫41以及除所述焊垫41之外的导电线路42。所述焊垫41与所述导电线路42相距设置。对应于每一焊垫41的位置开设有一第一导通孔31,以及对应于所述线路形成区122的位置开设有一第二导通孔32。所述焊垫41依次通过所述第一导通孔31以及第二导通孔32与所述导电线路42电性连接。
在本实施方式中,所述第一导通孔31以及第二导通孔32贯穿每一外层线路层40、每一内层线路层13以及每一基层11。在其它实施方式中,所述第一导通孔31以及第二导通孔32也可以为盲孔。
每一外层线路层40上形成有一覆盖层50,所述焊垫41暴露于所述覆盖层50。每一焊垫41的表面形成有一保护层60。
请参阅图10,所述电路板200包括一绝缘的基层11以及形成于所述基层11相对的两个表面上的两个外层线路层40。其中一外层线路层40包括至少一焊垫41以及除所述焊垫41之外的导电线路42。所述焊垫41与所述导电线路42相距设置。对应于每一焊垫41的位置开设有一第一导通孔31,以及对应于所述线路形成区122的位置开设有一第二导通孔32。所述焊垫41依次通过所述第一导通孔31以及第二导通孔32与所述导电线路42电性连接。
所述第一导通孔31以及第二导通孔32仅贯穿未设有所述焊垫41的另一外层线路层40以及所述基层11。
每一外层线路层40上形成有一覆盖层50,所述焊垫41暴露于所述覆盖层50。每一焊垫41的表面形成有一保护层60。
在本发明中,由铜箔层12定义焊垫形成区121以及线路形成区122,焊垫形成区121对应形成的焊垫41与线路形成区122对应形成的导电线路42相距设置,焊垫41通过第一导通孔31和第二导通孔32导通导电线路42,即,在导电线路42上形成覆盖层50后,覆盖层50与导电线路42不存在交接处。如此,在对所述焊垫41进行表面处理时,能够避免覆盖层50与导电线路42交接处产生贾凡尼式铜腐蚀。
本技术领域的普通技术人员应当认识到,以上的实施方式仅是用来说明本发明,而并非用作为对本发明的限定,只要在本发明的实质精神范围之内,对以上实施例所作的适当改变和变化都落在本发明要求保护的范围之内。

Claims (9)

1.一种电路板的制造方法,包括:
提供一覆铜基板,所述覆铜基板包括位于外侧的两个铜箔层,其中一铜箔层定义出至少一焊垫形成区以及除所述焊垫形成区之外的一线路形成区;
在所述覆铜基板对应于每一焊垫形成区的位置形成一第一导通孔,以及对应于所述线路形成区的位置形成一第二导通孔;
蚀刻所述铜箔层以得到两个外层线路层,其中,每一所述焊垫形成区形成外层线路层的焊垫,所述线路形成区形成外层线路层的导电线路,所述焊垫与所述导电线路相距设置,所述焊垫依次通过所述第一导通孔以及第二导通孔与所述导电线路电性连接;
在每一外层线路层上形成一覆盖层,所述焊垫暴露于所述覆盖层;以及
在每一焊垫表面进行化学镀以形成一保护层,从而制得所述电路板。
2.如权利要求1所述的电路板的制造方法,其特征在于,所述覆铜基板还包括位于内侧的至少一内层线路层、以及夹设于相邻的铜箔层与内层线路层之间或相邻的两个内层线路层之间的一绝缘的基层,所述第一导通孔以及所述第二导通孔为通孔,其贯穿每一铜箔层、每一内层线路层以及每一基层。
3.如权利要求2所述的电路板的制造方法,其特征在于,所述第一导通孔以及所述第二导通孔的形成步骤包括:
在所述覆铜基板对应于每一焊垫形成区的位置开设一第一开孔,以及对应于所述线路形成区的位置开设一第二开孔;以及
在每一第一开孔以及第二开孔的内壁上镀铜,从而形成所述第一导通孔以及所述第二导通孔。
4.如权利要求1所述的电路板的制造方法,其特征在于,所述覆铜基板还包括形成于所述铜箔层之间的一绝缘的基层,所述第一导通孔以及所述第二导通孔为盲孔,仅贯穿未设有所述焊垫形成区的另一铜箔层以及所述基层。
5.如权利要求1所述的电路板的制造方法,其特征在于,所述覆盖层为一防焊层。
6.一种电路板,包括位于外侧的两个外层线路层,其中一外层线路层包括至少一焊垫以及除所述焊垫之外的导电线路,所述焊垫与所述导电线路相距设置,对应于每一焊垫的位置开设有一第一导通孔,对应于所述线路形成区的位置开设有一第二导通孔,所述焊垫依次通过所述第一导通孔以及第二导通孔与所述导电线路电性连接,每一外层线路层上形成有一覆盖层,所述焊垫暴露于所述覆盖层,每一焊垫的表面形成有一保护层。
7.如权利要求6所述的电路板,其特征在于,所述电路板还包括位于内侧的至少一内层线路层、以及夹设于相邻的外层线路层和内层线路层之间或相邻的两个内层线路层之间的一绝缘的基层,所述第一导通孔以及所述第二导通孔贯穿每一外层线路层、每一内层线路以及每一基层。
8.如权利要求6所述的电路板,其特征在于,所述电路板还包括位于所述外层线路层之间的一绝缘的基层,所述第一导通孔以及第二导通孔仅贯穿未设有所述焊垫的另一外层线路层以及所述基层。
9.如权利要求6所述的电路板,其特征在于,所述覆盖层为一防焊层。
CN201711107888.9A 2017-11-10 2017-11-10 电路板及该电路板的制造方法 Active CN109769344B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711107888.9A CN109769344B (zh) 2017-11-10 2017-11-10 电路板及该电路板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711107888.9A CN109769344B (zh) 2017-11-10 2017-11-10 电路板及该电路板的制造方法

Publications (2)

Publication Number Publication Date
CN109769344A true CN109769344A (zh) 2019-05-17
CN109769344B CN109769344B (zh) 2021-07-20

Family

ID=66449471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711107888.9A Active CN109769344B (zh) 2017-11-10 2017-11-10 电路板及该电路板的制造方法

Country Status (1)

Country Link
CN (1) CN109769344B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112448151A (zh) * 2019-08-27 2021-03-05 庆鼎精密电子(淮安)有限公司 天线叠构及其制作方法
CN114077301A (zh) * 2020-08-20 2022-02-22 鹏鼎控股(深圳)股份有限公司 虚拟现实手套及其制作方法
CN114126225A (zh) * 2020-08-31 2022-03-01 庆鼎精密电子(淮安)有限公司 电路基板的制造方法、电路板及其制造方法
CN117062305A (zh) * 2023-10-12 2023-11-14 瑞声光电科技(常州)有限公司 异面并联降阻电路结构
WO2024055259A1 (zh) * 2022-09-15 2024-03-21 宏启胜精密电子(秦皇岛)有限公司 电路板连接结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0941021A1 (en) * 1998-03-06 1999-09-08 Easy Hole International, Ltd. Manufacturing process for printed-circuit boards with electrical connection between faces
US20050230851A1 (en) * 2004-04-14 2005-10-20 Hitachi Displays, Ltd. Display device
CN101841976A (zh) * 2010-05-12 2010-09-22 珠海市荣盈电子科技有限公司 油印法制作高导热性电路板的方法及高导热性电路板
CN204968232U (zh) * 2015-08-18 2016-01-13 宏启胜精密电子(秦皇岛)有限公司 电路板
CN106548945A (zh) * 2015-09-17 2017-03-29 碁鼎科技秦皇岛有限公司 芯片封装基板的制作方法以及芯片封装基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0941021A1 (en) * 1998-03-06 1999-09-08 Easy Hole International, Ltd. Manufacturing process for printed-circuit boards with electrical connection between faces
US20050230851A1 (en) * 2004-04-14 2005-10-20 Hitachi Displays, Ltd. Display device
CN101841976A (zh) * 2010-05-12 2010-09-22 珠海市荣盈电子科技有限公司 油印法制作高导热性电路板的方法及高导热性电路板
CN204968232U (zh) * 2015-08-18 2016-01-13 宏启胜精密电子(秦皇岛)有限公司 电路板
CN106548945A (zh) * 2015-09-17 2017-03-29 碁鼎科技秦皇岛有限公司 芯片封装基板的制作方法以及芯片封装基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112448151A (zh) * 2019-08-27 2021-03-05 庆鼎精密电子(淮安)有限公司 天线叠构及其制作方法
CN112448151B (zh) * 2019-08-27 2023-03-17 庆鼎精密电子(淮安)有限公司 天线叠构及其制作方法
CN114077301A (zh) * 2020-08-20 2022-02-22 鹏鼎控股(深圳)股份有限公司 虚拟现实手套及其制作方法
CN114077301B (zh) * 2020-08-20 2023-10-10 鹏鼎控股(深圳)股份有限公司 虚拟现实手套及其制作方法
CN114126225A (zh) * 2020-08-31 2022-03-01 庆鼎精密电子(淮安)有限公司 电路基板的制造方法、电路板及其制造方法
WO2024055259A1 (zh) * 2022-09-15 2024-03-21 宏启胜精密电子(秦皇岛)有限公司 电路板连接结构及其制备方法
CN117062305A (zh) * 2023-10-12 2023-11-14 瑞声光电科技(常州)有限公司 异面并联降阻电路结构

Also Published As

Publication number Publication date
CN109769344B (zh) 2021-07-20

Similar Documents

Publication Publication Date Title
CN109769344A (zh) 电路板及该电路板的制造方法
CN103687339A (zh) 电路板及其制作方法
US10531569B2 (en) Printed circuit board and method of fabricating the same
CN104244582A (zh) 埋入式高密度互连印刷电路板及其制作方法
CN104703390B (zh) 电路板及其制作方法
CN111315110A (zh) 一种电路板及电子装置
CN106304662A (zh) 电路板及其制作方法
CN105472864A (zh) 带有劣化检测用布线图案的印制电路板以及其制造方法
TWI536879B (zh) 軟性電路板及其製造方法
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
CN103929895A (zh) 具有内埋元件的电路板、其制作方法及封装结构
US20080010822A1 (en) Method for increasing a production rate of printed wiring boards
CN103781292A (zh) 电路板及其制作方法
CN101241901A (zh) 内埋式芯片封装结构及其制作方法
JP2007214568A (ja) 回路基板構造
TWI651022B (zh) 多層線路結構及其製作方法
JP6258810B2 (ja) 配線基板の製造方法
CN109757037A (zh) 高密度电路板及其制作方法
CN110868797A (zh) 电路板及其制造方法、半导体元件模板
CN211047364U (zh) 一种多层电路板
US11606862B2 (en) Circuit board, method for manufacturing the same
JPH10233563A (ja) プリント配線基板及びその製造方法
CN216253366U (zh) 用于改进双列直插封装组件导电性的电路结构
CN101528008B (zh) 线路板及其制造方法
CN101868115A (zh) 厚铜电路板的阻焊结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant