CN105472864A - 带有劣化检测用布线图案的印制电路板以及其制造方法 - Google Patents

带有劣化检测用布线图案的印制电路板以及其制造方法 Download PDF

Info

Publication number
CN105472864A
CN105472864A CN201510627025.9A CN201510627025A CN105472864A CN 105472864 A CN105472864 A CN 105472864A CN 201510627025 A CN201510627025 A CN 201510627025A CN 105472864 A CN105472864 A CN 105472864A
Authority
CN
China
Prior art keywords
wiring pattern
degradation
printed circuit
circuit board
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510627025.9A
Other languages
English (en)
Other versions
CN105472864B (zh
Inventor
大河内雄一
西道典弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Publication of CN105472864A publication Critical patent/CN105472864A/zh
Application granted granted Critical
Publication of CN105472864B publication Critical patent/CN105472864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种带有劣化检测用布线图案的印制电路板以及其制造方法。该带有劣化检测用布线图案的印制电路板具备：绝缘基底；布线图案组，其包含形成在该绝缘基底上的劣化检测用布线图案；以及阻焊剂，其覆盖该布线图案组，并且具有薄膜部以及所述阻焊剂的厚度大于所述薄膜部的厚膜部，所述劣化检测用布线图案形成于整周或周围的一部分被所述厚膜部包围的所述薄膜部。

Description

带有劣化检测用布线图案的印制电路板以及其制造方法
技术领域
本发明涉及一种安装有LSI、电容器、电阻器等的电子元器件的印制电路板，并且涉及一种具备用于早期检测印制电路板劣化的劣化检测用布线图案的印制电路板以及其制造方法。
背景技术
机床等工业设备需要长期保持其可靠性。但是，由于环境因素而引起的设备内部印制电路板的劣化是不可避免的。例如，在使用工业设备那样的工厂环境下，存在以下问题，随工件(加工件)的加工而产生的因切削液而引起的烟雾(油雾)会侵入到控制装置等的电气电子设备的箱体内，附着于安装有电子元器件的印制电路板的表面上。该烟雾(油雾)腐蚀、电腐蚀形成在印制电路板上的布线图案而使其劣化，导致电气电子设备故障。
对于检测这种印制电路板的劣化的方法，众所周知的技术是，在印制电路板上设置劣化检测用布线图案，该劣化检测用布线图案具有比一般的布线图案更早发生劣化的结构，通过监测这个劣化检测用布线图案的电气性能，可以在印制电路板的正常功能损坏之前预先进行检测。
图10是表示形成有现有的劣化检测用布线图案的印制电路板的横截面结构的图。印制电路板1中，在绝缘基底4的表面上形成有劣化检测用布线图案3。
形成有劣化检测用布线图案3的绝缘基底4的表面与劣化检测用布线图案3一同被阻焊剂2覆盖。
对于现有技术中的劣化检测用布线图案的结构，在日本特开2001－251026号公报中，公开了一种比其他的布线的宽度窄的布线、绝缘间隙较窄的布线。此外，在日本特开2001－358429号公报中，公开了一种使劣化检测用布线图案上的阻焊剂薄膜化的结构。此外，在日本特开平10－62476号公报中，还公开了一种在劣化检测用布线图案上根本不形成阻焊剂的结构。
因切削液等的烟雾(油雾)而引起的印制电路板的劣化，特别是在烟雾(油雾)易于滞留的部位较为明显。因此，现有技术存在的问题是，即使在劣化检测用布线图案上形成较薄的阻焊剂的情况、不形成阻焊剂的情况、缩小布线图案的宽度和绝缘间隙的情况下，也不一定使劣化检测用布线图案最早发生劣化，而难以得到对印制电路板的预防性维护的方针。另外，相比一般的布线图案，若过分缩小图案的宽度、绝缘间隙，则会降低印制电路板生产过程中的合格率。
发明内容
所以，鉴于上述现有技术的问题点，本发明的目的在于提供一种可以进行早期劣化检测的印制电路板。此外，本发明的另一目的在于提供一种可以在最大程度上抑制印制电路板生产过程中的合格率的下降的具有劣化检测用布线图案的印制电路板的制造方法。本发明的带有劣化检测用布线图案的印制电路板为一种印制电路板具备：绝缘基底；形成在该绝缘基底上且包含检测印制电路板的劣化程度的劣化检测用布线图案的布线图案组；以及覆盖该布线图案组的阻焊剂，其中，所述带有劣化检测用布线图案的印制电路板具有：所述阻焊剂的从所述绝缘基底表面的厚度小的薄膜部；以及所述阻焊剂的厚度比所述薄膜部大的厚膜部，在整周或周围的一部分被所述厚膜部包围的所述薄膜部形成有所述劣化检测用布线图案。
所述薄膜部的所述阻焊剂的厚度能够比所述布线图案组的布线图案的厚度小。
所述劣化检测用布线图案的宽度能够比所述布线图案组中的其他的布线图案的宽度窄。
所述薄膜部与所述厚膜部的一部分或全部能够相互分离而形成。
本发明的带有劣化检测用布线图案的印制电路板具备：绝缘基底；形成在该绝缘基底上且包含检测印制电路板的劣化程度的劣化检测用布线图案的布线图案组；以及形成在该绝缘基底上的阻焊剂，其中，所述劣化检测用布线图案形成于整周或局部被所述阻焊剂包围的所述绝缘基底的表面的区域，所述劣化检测用布线图案全部未被所述阻焊剂覆盖。
本发明的带有劣化检测用布线图案的印制电路板具备：绝缘基底；形成在该绝缘基底上且包含检测印制电路板的劣化程度的劣化检测用布线图案的布线图案组；以及形成在该绝缘基底上的阻焊剂，其中，所述劣化检测用布线图案形成于整周或局部被所述阻焊剂包围的所述绝缘基底的表面的区域，所述劣化检测用布线图案的一部分被所述阻焊剂覆盖。
覆盖所述劣化检测用布线图案的一部分的阻焊剂的厚度能够比形成所述劣化检测用布线图案被整周或局部包围的区域的阻焊剂的厚度更小。
所述劣化检测用布线图案的宽度能够比所述布线图案组中其他的布线图案的宽度更窄。
能够在以包围所述劣化检测用布线图案的方式形成的所述阻焊剂的全部或一部分上形成有丝网印刷层或绝缘性树脂材料层。
本发明的带有劣化检测用布线图案的印制电路板的制造方法为一种制造印制电路板的方法，该印制电路板具备：绝缘基底；以及形成于该绝缘基底上且检测印制电路板的劣化程度的劣化检测用布线图案，其中，所述带有劣化检测用布线图案的印制电路板的制造方法包括：形成厚度比所述劣化检测用布线图案的厚度更小的第一阻焊剂层的第一步骤；以及在所述第一阻焊剂层上以包围所述劣化检测用布线图案的整周或一部分的方式形成第二阻焊剂层的第二步骤。
本发明的带有劣化检测用布线图案的印制电路板的制造方法为一种制造印制电路板的方法，该印制电路板具备：绝缘基底；以及形成在该绝缘基底上且包含检测印制电路板的劣化程度的劣化检测用布线图案的劣化检测用布线图案组，所述带有劣化检测用布线图案的印制电路板的制造方法的特征在于，包括：形成覆盖所述布线图案组中的其他的布线图案的第一阻焊剂层的第一步骤；以及在所述第一阻焊剂层上的一部分以包围所述劣化检测用布线图案的整周或一部分的周围的方式形成第二阻焊剂层的第二步骤。
所述带有劣化检测用布线图案的印制电路板的制造方法，能够包括在所述第二阻焊剂层上的全部或一部分形成丝网印刷层或绝缘性树脂材料层的第三步骤。
本发明的效果如下。
本发明通过具有以上的结构，能够提供一种可以进行早期劣化检测的印制电路板。此外，本发明通过包含有以上的步骤，能够提供一种可以最大程度地抑制印制电路板生产过程中的合格率的下降且带有劣化检测用布线图案的印制电路板的制造方法。
附图说明
本发明的所述目的及其他目的以及特征，将通过参照附图对下面的实施例的说明而变得清晰。其中：
图1是表示本发明的第一实施方式中的印制电路板的横截面结构的图；
图2是表示本发明的第二实施方式中的印制电路板的横截面结构的图；
图3是表示本发明的第三实施方式中的印制电路板的横截面结构的图；
图4是表示本发明的第四实施方式中的印制电路板的横截面结构的图；
图5是表示本发明的第五实施方式中的印制电路板的横截面结构的图；
图6是表示本发明的印制电路板的制造方法的第一实施方式中的第一步骤的图；
图7是表示本发明的印制电路板的制造方法的第一实施方式中的第二步骤的图；
图8是表示本发明的印制电路板的制造方法的第二实施方式中的第一步骤的图；
图9是表示本发明的印制电路板的制造方法的第二实施方式中的第二步骤的图；
图10是表示具有现有的劣化检测用布线图案的印制电路板的横截面结构的图。
具体实施方式
以下，布线图案是指构成印制电路板的布线的导体图案。
＜第一实施方式＞
图1表示本发明的第一实施方式。就印制电路板100而言，劣化检测用布线图案13和除了劣化检测用布线图案以外的布线图案14作为布线图案组而形成于绝缘基底15的表面。其他的实施方式也是一样。形成有劣化检测用布线图案13的绝缘基底15被阻焊剂12覆盖。布线图案14是为了使印制电路板100构成具有正常功能的电路而设置的导体图案。
印制电路板100具备：阻焊剂12的厚度比厚模部17小的薄膜部16；以及厚度比薄膜部16大的厚膜部17。劣化检测用布线图案13形成于由厚膜部17所包围的区域(薄膜部16)上。另外，薄膜部16的阻焊剂的厚度为劣化检测用布线图案13的厚度以下。其中，薄膜部16和厚膜部17的膜厚为以绝缘基底15的表面为基准，到阻焊剂12的表面的距离。另外，劣化检测用布线图案13的宽度d13也可以比其他的布线图案14的宽度d14窄。
在由厚膜部17所包围的区域(薄膜部16)中，容易产生因切削液而引起的烟雾(油雾)的滞留、液体凝聚，另外，在劣化检测用布线图案13上以及劣化检测用布线图案13的角部的阻焊剂12的厚度比一般的布线图案薄，并且，图案宽度也比一般的布线图案窄，所以在劣化检测用布线图案13中能够早期检测出在印制电路板100内也产生特别严重的电气性能的劣化且印制电路板100的劣化。
作为本发明的实施方式，还包括阻焊剂12的厚度比较小的薄膜部16与厚度较大的厚膜部17的一部分或全部相互分离的印制电路板。
＜第二实施方式＞
图2表示本发明的第二实施方式。就印制电路板101而言，劣化检测用布线图案13和除劣化检测用布线图案以外的布线图案14形成于绝缘基底15的表面。印制电路板101在阻焊剂12的薄膜部16与厚膜部17之间具有未形成阻焊剂的区域18。与印制电路板100相比，印制电路板101因增加了未形成阻焊剂12的区域18，由厚膜部17所包围的凹陷的容积变大。从而，变得更容易产生烟雾(油雾)的滞留、液体凝聚，因电腐蚀、腐蚀而引起的劣化变大。
作为本发明的实施方式，还包括在劣化检测用布线图案13上以及在其附近具有未形成阻焊剂12的结构的印制电路板。
＜第三实施方式＞
图3表示第三实施方式。就印制电路板102而言，劣化检测用布线图案13和除劣化检测用布线图案以外的布线图案14形成于绝缘基底15的表面。印制电路板102在整周或一部分的周围被阻焊剂12包围的空间设有劣化检测用布线图案13，但是整个劣化检测用布线图案13未被阻焊剂12覆盖。由于劣化检测用布线图案13未被阻焊剂12覆盖而外露，所以会早期劣化。符号19表示未被阻焊剂包覆的劣化检测用布线图案。
＜第四实施方式＞
图4表示第四实施方式。就印制电路板103而言，劣化检测用布线图案13和除劣化检测用布线图案以外的布线图案14形成于绝缘基底15的表面。与图3相同地，印制电路板103在整周或一部分的周围被阻焊剂12包围的空间中设有劣化检测用布线图案13，但是，与图3不同地，劣化检测用布线图案13的一部分(符号20所示的部位)被阻焊剂12所覆盖。符号20表示劣化检测用布线图案的一部分未被阻焊剂包覆的区域。
形成于劣化检测用布线图案13的阻焊剂12的厚度比以包围劣化检测用布线图案13所形成的区域的方式形成的阻焊剂12的厚度更薄。因为劣化检测用布线图案13的一部分未被阻焊剂12覆盖而外露，所以会早期劣化。
＜第五实施方式＞
图5表示第五实施方式。就印制电路板104而言，劣化检测用布线图案13和除劣化检测用布线图案以外的布线图案14形成于绝缘基底15的表面。具有与图1相同的阻焊剂结构，在以包围劣化检测用布线图案13的方式形成的阻焊剂12的厚膜部的表面上形成有丝网印刷层21。因丝网印刷层21而变高的部分变得更容易产生烟雾(油雾)的滞留、液体凝聚，因电腐蚀、腐蚀而引起的劣化也进行的更早。此外，形成在阻焊剂12的表面上的材料，也可以使用除了丝网印刷以外的其他绝缘性树脂材料。
＜制造方法1＞
其次，图6和图7表示本发明的印制电路板的制造方法。图6是表示本发明的印制电路板的制造方法中的第一步骤的图。图7是表示本发明的印制电路板的制造方法中的第二步骤的图。
印制电路板105具备：绝缘基底15；劣化检测用布线图案13，其形成于绝缘基底15的表面上，用于检测印制电路板105的劣化程度；以及阻焊剂12，其覆盖该劣化检测用布线图案13。本发明的制造印制电路板105的第一实施方式的方法包括：形成厚度比劣化检测用布线图案13的厚度小的第一阻焊剂12a的第一步骤；以及以包围劣化检测用布线图案13的整周或一部分的周围的第二阻焊剂12b的第二步骤。因为第一阻焊剂12a和第二阻焊剂12b为相同的材质，所以粘着性没有问题。
＜制造方法2＞
其次，图8和图9表示本发明的印制电路板的其他的制造方法。图8是表示本发明的印制电路板的制造方法的第二实施方式中的第一步骤的图。图9是表示本发明的印制电路板的制造方法的第二实施方式中的第二步骤的图。
印制电路板106具备：绝缘基底15；布线图案组，其形成于绝缘基底15的表面上，包含用于检测印制电路板106的劣化程度的劣化检测用布线图案13和除了劣化检测用布线图案以外的布线图案14而构成；以及阻焊剂12，其形成于该绝缘基底15上。本发明的制造印制电路板106的第二实施方式的方法包括：在除了劣化检测用布线图案以外的布线图案14上形成第一阻焊剂12c的第一步骤；以及以包围劣化检测用布线图案13的整周或一部分的周围的方式使第二阻焊剂12d形成在第一阻焊剂12c上的至少一部分的第二步骤。另外，本发明的实施方式不限定于所表示的图。
如上所述，就本发明的实施方式而言，形成阻焊剂的厚度比较薄的薄膜部和比较厚的厚膜部，并且在被厚膜部包围的区域(薄膜部)形成劣化检测用布线图案。另外，该区域内(薄膜部)的阻焊剂的厚度为劣化检测用布线图案的厚度以下。并且，仅使薄膜部的图案的宽度变窄。
在本发明的印制电路板中，通过形成被阻焊剂的厚膜部包围的区域(薄膜部)，在该区域内变得容易产生因切削液等引起的烟雾(油雾)的滞留、液体凝聚，成为电腐蚀、腐蚀的起始点。
并且，通过使该区域内(薄膜部)的阻焊剂的厚度为劣化检测用布线图案的厚度以下，从而使布线图案上以及布线图案的角部的阻焊剂的厚度变薄，另外，还使劣化检测用布线图案的宽度比一般的布线图案窄，以促进因电腐蚀、腐蚀引起的劣化。根据上述结构，通过促进劣化，在劣化检测用布线图案中还在整个印制电路板中产生特别大的程度的电气性能的劣化，所以可以早期检测印制电路板的劣化。另外，通过仅使形成劣化检测用布线图案的薄膜部的图案的宽度变窄，可以最大程度地抑制印制电路板生产过程中的合格率的下降。

Claims (13)

1.一种带有劣化检测用布线图案的印制电路板，具备：绝缘基底；形成在该绝缘基底上且包含检测印制电路板的劣化程度的劣化检测用布线图案的布线图案组；以及覆盖该布线图案组的阻焊剂，其特征在于，
所述带有劣化检测用布线图案的印制电路板具有：
所述阻焊剂的从所述绝缘基底表面的厚度小的薄膜部；以及
所述阻焊剂的厚度比所述薄膜部大的厚膜部，
在整周或周围的一部分被所述厚膜部包围的所述薄膜部形成有所述劣化检测用布线图案。
2.根据权利要求1所述的带有劣化检测用布线图案的印制电路板，其特征在于，所述薄膜部的所述阻焊剂的厚度比所述布线图案组的布线图案的厚度小。
3.根据权利要求1或2所述的带有劣化检测用布线图案的印制电路板，其特征在于，所述劣化检测用布线图案的宽度比所述布线图案组中的其他的布线图案的宽度窄。
4.根据权利要求1～3中任一项所述的带有劣化检测用布线图案的印制电路板，其特征在于，所述薄膜部与所述厚膜部的一部分或全部相互分离而形成。
5.一种带有劣化检测用布线图案的印制电路板，具备：绝缘基底；形成在该绝缘基底上且包含检测印制电路板的劣化程度的劣化检测用布线图案的布线图案组；以及形成在该绝缘基底上的阻焊剂，其特征在于，
所述劣化检测用布线图案形成于整周或局部被所述阻焊剂包围的所述绝缘基底的表面的区域，所述劣化检测用布线图案全部未被所述阻焊剂覆盖。
6.一种带有劣化检测用布线图案的印制电路板，具备：绝缘基底；形成在该绝缘基底上且包含检测印制电路板的劣化程度的劣化检测用布线图案的布线图案组；以及形成在该绝缘基底上的阻焊剂，其特征在于，
所述劣化检测用布线图案形成于整周或局部被所述阻焊剂包围的所述绝缘基底的表面的区域，所述劣化检测用布线图案的一部分被所述阻焊剂覆盖。
7.根据权利要求6所述的带有劣化检测用布线图案的印制电路板，其特征在于，具备如下劣化检测用布线图案，覆盖所述劣化检测用布线图案的一部分的阻焊剂的厚度比形成所述劣化检测用布线图案被整周或局部包围的区域的阻焊剂的厚度更小。
8.根据权利要求5～7中任一项所述的带有劣化检测用布线图案的印制电路板，其特征在于，所述劣化检测用布线图案的宽度比所述布线图案组中其他的布线图案的宽度更窄。
9.根据权利要求1～8中任一项所述的带有劣化检测用布线图案的印制电路板，其特征在于，在以包围所述劣化检测用布线图案的方式形成的所述阻焊剂的全部或一部分上形成有丝网印刷层或绝缘性树脂材料层。
10.一种带有劣化检测用布线图案的印制电路板的制造方法，该印制电路板具备：绝缘基底；以及形成于该绝缘基底上且检测印制电路板的劣化程度的劣化检测用布线图案，所述带有劣化检测用布线图案的印制电路板的制造方法的特征在于，包括：
形成厚度比所述劣化检测用布线图案的厚度更小的第一阻焊剂层的第一步骤；以及
在所述第一阻焊剂层上以包围所述劣化检测用布线图案的整周或一部分的方式形成第二阻焊剂层的第二步骤。
11.根据权利要求10所述的带有劣化检测用布线图案的印制电路板的制造方法，其特征在于，包括在所述第二阻焊剂层上的全部或一部分形成丝网印刷层或绝缘性树脂材料层的第三步骤。
12.一种带有劣化检测用布线图案的印制电路板的制造方法，该带有劣化检测用布线图案的印制电路板具备：绝缘基底；以及形成在该绝缘基底上且包含检测印制电路板的劣化程度的劣化检测用布线图案的劣化检测用布线图案组，所述带有劣化检测用布线图案的印制电路板的制造方法的特征在于，包括：
形成覆盖所述布线图案组中的其他的布线图案的第一阻焊剂层的第一步骤；以及
在所述第一阻焊剂层上的一部分以包围所述劣化检测用布线图案的整周或一部分的周围的方式形成第二阻焊剂层的第二步骤。
13.根据权利要求12所述的带有劣化检测用布线图案的印制电路板的制造方法，其特征在于，包括在所述第二阻焊剂层上的全部或一部分形成丝网印刷层或绝缘性树脂材料层的第三步骤。
CN201510627025.9A 2014-09-29 2015-09-28 带有劣化检测用布线图案的印制电路板以及其制造方法 Active CN105472864B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-199005 2014-09-29
JP2014199005A JP6121965B2 (ja) 2014-09-29 2014-09-29 劣化検出用配線パターンを備えたプリント板およびその製造方法

Publications (2)

Publication Number Publication Date
CN105472864A true CN105472864A (zh) 2016-04-06
CN105472864B CN105472864B (zh) 2019-07-12

Family

ID=55485982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510627025.9A Active CN105472864B (zh) 2014-09-29 2015-09-28 带有劣化检测用布线图案的印制电路板以及其制造方法

Country Status (4)

Country Link
US (1) US10184975B2 (zh)
JP (1) JP6121965B2 (zh)
CN (1) CN105472864B (zh)
DE (1) DE102015116176B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110225645A (zh) * 2018-03-02 2019-09-10 发那科株式会社 电路基板和电路基板的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012702A (ja) * 2014-06-30 2016-01-21 ファナック株式会社 ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法
DE102014117723B4 (de) * 2014-12-02 2019-01-24 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6571617B2 (ja) * 2016-09-07 2019-09-04 ファナック株式会社 プリント板
JP6983051B2 (ja) * 2017-12-13 2021-12-17 リンナイ株式会社 電子部品
WO2022231015A1 (ko) * 2021-04-26 2022-11-03 엘지이노텍 주식회사 회로기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251026A (ja) * 2000-03-06 2001-09-14 Hitachi Ltd 制御盤
JP2001358429A (ja) * 2000-06-15 2001-12-26 Toshiba Corp プリント配線板の劣化検出方法および装置
JP2009111144A (ja) * 2007-10-30 2009-05-21 Bosch Corp プリント配線板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57128096A (en) * 1981-01-30 1982-08-09 Elna Co Ltd Method of producing printed circuit board
JPH1062476A (ja) 1996-08-13 1998-03-06 Fuji Electric Co Ltd 電子機器のプリント板劣化検出装置
US6403894B1 (en) 1998-05-26 2002-06-11 Matsushita Electric Industrial Co., Ltd. Printed wiring board with insect repellant
JP2002158413A (ja) * 2000-11-17 2002-05-31 Nec Saitama Ltd 印刷配線板
JP2007103495A (ja) * 2005-09-30 2007-04-19 Funai Electric Co Ltd パネル表示テレビジョン
JP2011009570A (ja) * 2009-06-26 2011-01-13 Fujitsu Ltd 電子部品パッケージおよびその製造方法
JP2011119567A (ja) * 2009-12-07 2011-06-16 Panasonic Corp プリント配線板の製造方法
KR101448094B1 (ko) * 2013-05-15 2014-10-13 (주)멜파스 단층 감지 패턴을 이용한 터치 센싱 장치 및 터치 센싱 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251026A (ja) * 2000-03-06 2001-09-14 Hitachi Ltd 制御盤
JP2001358429A (ja) * 2000-06-15 2001-12-26 Toshiba Corp プリント配線板の劣化検出方法および装置
JP2009111144A (ja) * 2007-10-30 2009-05-21 Bosch Corp プリント配線板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110225645A (zh) * 2018-03-02 2019-09-10 发那科株式会社 电路基板和电路基板的制造方法

Also Published As

Publication number Publication date
DE102015116176B4 (de) 2022-05-25
JP2016072386A (ja) 2016-05-09
US20160091557A1 (en) 2016-03-31
DE102015116176A1 (de) 2016-03-31
JP6121965B2 (ja) 2017-04-26
US10184975B2 (en) 2019-01-22
CN105472864B (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
CN105472864A (zh) 带有劣化检测用布线图案的印制电路板以及其制造方法
CN106158814B (zh) 具有包埋无源组件的电路板和其制造方法
CN102821559A (zh) 多层布线基板的制造方法及多层布线基板
US9905508B2 (en) Package structure
CN103369868B (zh) 一种pcb板的制作方法及pcb板
CN105307382A (zh) 印刷电路板及其制造方法
CN103843471A (zh) 多层布线基板及其制造方法
CN105321915A (zh) 嵌入式板及其制造方法
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
CN109769344A (zh) 电路板及该电路板的制造方法
CN104822227A (zh) 嵌入式印刷电路板
CN105764234A (zh) 电路板结构及其制作方法
CN105764270A (zh) 一种具有整板电金及金手指表面处理的pcb的制作方法
US20150382456A1 (en) Printed circuit board and manufacturing method thereof
US9198296B1 (en) Double sided board with buried element and method for manufacturing the same
CN104425286A (zh) Ic载板、具有该ic载板的半导体器件及制作方法
CN105530768B (zh) 一种电路板的制作方法及电路板
JP2008186857A (ja) 配線回路基板
US20130220683A1 (en) Printed circuit board and method for manufacturing printed circuit board
CN103545225B (zh) 电子元件封装结构及其封装方法
CN103415165B (zh) 一种测试hdi线路板盲孔品质的方法
KR101003391B1 (ko) 인쇄회로기판의 홀 가공방법
KR101507913B1 (ko) Ｐｃｂ 제조 방법
KR100573494B1 (ko) 동축 라인이 내장된 인쇄 회로 기판 제조 방법
CN104185355A (zh) 一种电路板的制作方法及电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant