DE102015116176A1 - Leiterplatte mit Verdrahtungsmuster zum Erkennen von Verschlechterung und Herstellungsverfahren dafür - Google Patents

Leiterplatte mit Verdrahtungsmuster zum Erkennen von Verschlechterung und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE102015116176A1
DE102015116176A1 DE102015116176.1A DE102015116176A DE102015116176A1 DE 102015116176 A1 DE102015116176 A1 DE 102015116176A1 DE 102015116176 A DE102015116176 A DE 102015116176A DE 102015116176 A1 DE102015116176 A1 DE 102015116176A1
Authority
DE
Germany
Prior art keywords
wiring pattern
deterioration
solder resist
detecting
detecting deterioration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015116176.1A
Other languages
English (en)
Other versions
DE102015116176B4 (de
Inventor
Yuichi OKOUCHI
Norihiro SAIDO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Publication of DE102015116176A1 publication Critical patent/DE102015116176A1/de
Application granted granted Critical
Publication of DE102015116176B4 publication Critical patent/DE102015116176B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/163Monitoring a manufacturing process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Eine Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung aufweist ein Isolatorsubstrat; eine Verdrahtungsmustergruppe, die auf dem Isolatorsubstrat ausgebildet ist und ein Verdrahtungsmuster zum Erkennen von Verschlechterung aufweist; und ein Lötresist, das die Verdrahtungsmustergruppe bedeckt, wobei die Leiterplatte einen Dünnfilmabschnitt und einen Dickfilmabschnitt aufweist, in welchem ein Dicke des Lötresists größer als der Dünnfilmabschnitt ist, und wobei das Verdrahtungsmuster zum Erkennen von Verschlechterung im Dünnfilmabschnitt ausgebildet ist, dessen gesamter Umgebungsbereich oder teilweiser Umgebungsbereich vom Dickfilmabschnitt umgeben ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Leiterplatte zum Montieren von elektronischen Komponenten, wie beispielsweise LSIs, Kondensatoren und Widerständen, darauf, insbesondere eine Leiterplatte mit einem Verdrahtungsmuster zum frühen Erkennen von Verschlechterung einer Leiterplatte, und ein Verfahren zur Herstellung der Leiterplatte.
  • 2. Beschreibung der verwandten Technik
  • Industrielle Maschinen, wie beispielsweise Werkzeugmaschinen, müssen ihre Zuverlässigkeit für einen langen Zeitraum aufrechterhalten. Die Verschlechterung einer Leiterplatte innerhalb einer Maschine aufgrund von Umweltbelastung ist jedoch unvermeidlich. Zum Beispiel tritt in einer Werksumgebung, in welcher industrielle Maschinen verwendet werden, feuchter Dunst, der durch Schneidflüssigkeit verursacht wird, die bei der Verarbeitung eines Werkstücks entsteht, in ein Gehäuse von elektrischen und elektronischen Vorrichtungen, wie beispielsweise einer Steuerung, ein und lagert sich an einer Oberfläche einer Leiterplatte an, auf welcher elektronische Komponenten montiert sind. Es stellt sich das Problem, dass der Dunst ein Verdrahtungsmuster, das auf der Leiterplatte ausgebildet ist, aufgrund von Korrosion oder elektrischer Korrosion derart verschlechtert, dass ein Ausfall der elektrischen oder elektronischen Vorrichtungen herbeigeführt wird.
  • Als ein Verfahren zur Erkennung solch einer Verschlechterung der Leiterplatte ist eine Technik bekannt, wobei für die Leiterplatte vorher ein Verdrahtungsmuster zum Erkennen von Verschlechterung bereitgestellt wird, das eine Struktur aufweist, die sich früher als ein normales Verdrahtungsmuster verschlechtert, und durch Überwachen von elektronischen Eigenschaften des Verdrahtungsmusters zum Erkennen von Verschlechterung Vorauserkennung von Verschlechterung ermöglicht wird, bevor eine normale Funktion der Leiterplatte beeinträchtigt wird.
  • 10 ist eine Ansicht, die eine Querschnittsstruktur einer Leiterplatte darstellt, auf welcher ein herkömmliches Verdrahtungsmuster zum Erkennen von Verschlechterung ausgebildet ist. Bei einer Leiterplatte 1 ist ein Verdrahtungsmuster 3 zum Erkennen von Verschlechterung auf einer Oberfläche eines Isolatorsubstrats 4 ausgebildet.
  • Die Oberfläche des Isolatorsubstrats 4, auf welcher das Verdrahtungsmuster 3 zum Erkennen von Verschlechterung ausgebildet ist, ist von einem Lötresist 2 zusammen mit dem Verdrahtungsmuster 3 zum Erkennen von Verschlechterung bedeckt.
  • Als eine Struktur des Verdrahtungsmusters zum Erkennen von Verschlechterung des Standes der Technik offenbart die ungeprüfte japanische Patentanmeldeschrift Nr. 2001-251026 ein Verdrahtungsmuster mit einer schmaleren Breite als andere Verdrahtungsmuster und eine Verdrahtung mit einem schmaleren Isolierspalt. Ferner offenbart die ungeprüfte japanische Patentanmeldschrift Nr. 2001-358429 eine Struktur, bei welcher Lötresist auf dem Verdrahtungsmuster zum Erkennen von Verschlechterung zu einem dünnen Film geformt ist. Ferner offenbart die ungeprüfte japanische Patentanmeldschrift Nr. 10-62476 eine Struktur, bei welcher von vornherein kein Lötresist auf dem Verdrahtungsmuster zum Erkennen von Verschlechterung ausgebildet ist.
  • Die Verschlechterung einer Leiterplatte aufgrund von Dunst von Schneidflüssigkeit oder dergleichen ist insbesondere in Bereichen signifikant, in welchen sich Dunst leicht ansammelt. Daher wird das Verdrahtungsmuster zum Erkennen von Verschlechterung selbst in Fällen, in welchen Lötresist auf dem Verdrahtungsmuster zum Erkennen von Verschlechterung dünn ausgebildet ist, kein Lötresist ausgebildet ist oder eine Breite oder ein Isolierspalt des Verdrahtungsmusters schmaler als nach dem Stand der Technik ausgeführt ist, nicht unbedingt zuerst verschlechtert, und es stellt sich das Problem, dass eine Richtlinie für vorbeugende Instandhaltung der Leiterplatte schwer zu erhalten ist. Ferner stellt sich das Problem, das eine Ausbeute in einem Leiterplattenherstellungsprozess verringert wird, wenn die Musterbreite oder der Isolierspalt extrem schmaler als das normale Verdrahtungsmuster ausgeführt wird.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Eine Aufgabe der vorliegenden Erfindung ist es, eine Leiterplatte bereitzustellen, die unter Berücksichtigung der zuvor beschriebenen Probleme des Standes der Technik zum frühzeitigen Erkennen von Verschlechterung imstande ist. Ferner ist es eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung bereitzustellen, das zum Niederhalten der Verringerung der Ausbeute in einem Leiterplattenherstellungsprozess auf einer Mindestgrenze imstande ist. Eine Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung durch die vorliegende Erfindung ist eine Leiterplatte, die aufweist: ein Isolatorsubstrat; eine Verdrahtungsmustergruppe, die auf dem Isolatorsubstrat ausgebildet ist und ein Verdrahtungsmuster zum Erkennen von Verschlechterung aufweist, das einen Grad der Verschlechterung der Leiterplatte erkennt; und Lötresist, das die Verdrahtungsmustergruppe bedeckt und einen Dünnfilmabschnitt, in welchen eine Dicke des Lötresists vom Isolatorsubstrat gering ist, und einen Dickfilmabschnitt aufweist, in welchem die Dicke des Lötresists größer als der Dünnfilmabschnitt ist, und wobei das Verdrahtungsmuster zum Erkennen von Verschlechterung im Dünnfilmabschnitt ausgebildet ist, dessen gesamter Umgebungsbereich oder teilweiser Umgebungsbereich vom Dickfilmabschnitt umgeben ist.
  • Es kann angenommen werden, dass die Dicke des Lötresists des Dünnfilmabschnitts geringer als die Dicke des Verdrahtungsmusters der Verdrahtungsmustergruppe ausgeführt ist.
  • Es kann angenommen werden, dass eine Breite des Verdrahtungsmusters zum Erkennen von Verschlechterung schmaler als eine Breite eines anderen Verdrahtungsmusters in der Verdrahtungsmustergruppe ausgeführt ist.
  • Es kann angenommen werden, dass ein Teil oder die Gesamtheit des Dünnfilmabschnitts und der Dickfilmabschnitt voneinander beabstandet ausgebildet sind.
  • Die Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung durch die vorliegende Erfindung weist auf: ein Isolatorsubstrat; eine Verdrahtungsmustergruppe, die auf dem Isolatorsubstrat ausgebildet ist und ein Verdrahtungsmuster zum Erkennen von Verschlechterung aufweist, das einen Grad der Verschlechterung der Leiterplatte erkennt; und ein Lötresist, das auf dem Isolatorsubstrat ausgebildet ist, wobei das Verdrahtungsmuster zum Erkennen von Verschlechterung in einer Oberflächenregion des Isolatorsubstrats ausgebildet ist, deren gesamter Umgebungsbereich oder teilweiser Umgebungsbereich vom Lötresist umgeben ist, und nicht die Gesamtheit des Verdrahtungsmusters zum Erkennen von Verschlechterung mit dem Lötresist bedeckt ist.
  • Die Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung durch die vorliegende Erfindung weist auf: ein Isolatorsubstrat; eine Verdrahtungsmustergruppe, die auf dem Isolatorsubstrat ausgebildet ist und ein Verdrahtungsmuster zum Erkennen von Verschlechterung aufweist, das einen Grad der Verschlechterung der Leiterplatte erkennt; und ein Lötresist, das auf dem Isolatorsubstrat ausgebildet ist, wobei das Verdrahtungsmuster zum Erkennen von Verschlechterung auf einer Oberflächenregion des Isolatorsubstrats ausgebildet ist, deren gesamter Umgebungsbereich oder teilweiser Umgebungsbereich vom Lötresist umgeben ist, und ein Teil des Verdrahtungsmusters zum Erkennen von Verschlechterung mit dem Lötresist bedeckt ist.
  • Es kann angenommen werden, dass die Dicke von Lötresist, das einen Teil des Musters zum Erkennen von Verschlechterung bedeckt, geringer als die Dicke von Lötresist ausgeführt ist, das einen vom Lötresist umgebenen gesamten Umgebungsbereich oder teilweisen Umgebungsbereich einer Region des Verdrahtungsmusters zum Erkennen von Verschlechterung bildet.
  • Es kann angenommen werden, dass die Breite des Verdrahtungsmusters zum Erkennen von Verschlechterung schmaler als die Breite eines anderen Verdrahtungsmusters in der Verdrahtungsmustergruppe ausgeführt ist.
  • Es kann angenommen werden, dass eine Siebdruckschicht oder eine isolierende Harzmaterialschicht auf der Gesamtheit oder einem Teil des Lötresists ausgebildet ist, das so ausgebildet ist, dass es das Verdrahtungsmuster zum Erkennen von Verschlechterung umgibt.
  • Das Verfahren zur Herstellung einer Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung durch die vorliegende Erfindung ist ein Verfahren zur Herstellung einer Leiterplatte, die aufweist: ein Isolatorsubstrat; und ein Verdrahtungsmuster zum Erkennen von Verschlechterung, das auf dem Isolatorsubstrat ausgebildet ist und einen Grad der Verschlechterung der Leiterplatte erkennt, und umfasst: einen ersten Schritt des Bildens einer ersten Lötresistschicht mit einer geringeren Dicke als der Dicke des Verdrahtungsmusters zum Erkennen von Verschlechterung; und einen zweiten Schritt des derartigen Bildens einer zweiten Lötresistschicht auf der ersten Lötresistschicht, dass sie den gesamten Umgebungsbereich oder einen teilweisen Umgebungsbereich des Verdrahtungsmuster zum Erkennen von Verschlechterung umgibt.
  • Das Verfahren zur Herstellung einer Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung durch die vorliegende Erfindung ist ein Verfahren zur Herstellung einer Leiterplatte, die aufweist: ein Isolatorsubstrat; und eine Verdrahtungsmustergruppe zum Erkennen von Verschlechterung, die ein Verdrahtungsmuster zum Erkennen von Verschlechterung aufweist, das auf dem Isolatorsubstrat ausgebildet ist und einen Grad der Verschlechterung der Leiterplatte erkennt, wobei das Verfahren umfasst: einen ersten Schritt des Bildens einer ersten Lötresistschicht, die ein anderes Verdrahtungsmuster außer dem Verdrahtungsmuster zum Erkennen von Verschlechterung in der Verdrahtungsmustergruppe bedeckt; und einen zweiten Schritt des derartigen Bildens einer zweiten Lötresistschicht auf einem Teil auf der ersten Lötresistschicht, dass sie den gesamten Umgebungsbereich oder einen teilweisen Umgebungsbereich des Verdrahtungsmuster zum Erkennen von Verschlechterung umgibt.
  • Es kann angenommen werden, dass das Verfahren zur Herstellung einer Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung einen dritten Schritt des Bildens einer Siebdruckschicht oder einer isolierenden Harzmaterialschicht auf der Gesamtheit oder einem Teil der zweiten Lötresistschicht umfasst.
  • Die vorliegende Erfindung kann durch Aufweisen der zuvor beschriebenen Beschaffenheit eine Leiterplatte bereitstellen, die zum frühzeitigen Erkennen von Verschlechterung imstande ist. Ferner kann die vorliegende Erfindung durch Aufweisen der zuvor beschriebenen Schritte ein Verfahren zur Herstellung der Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung bereitstellen, wobei eine Verringerung der Ausbeute im Leiterplattenherstellungsprozess auf einer Mindestgrenze niedergehalten werden kann.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die zuvor beschriebenen und andere Aufgaben und Merkmale der vorliegenden Erfindung werden aus der folgenden Beschreibung von Ausführungsformen unter Bezugnahme auf die beiliegenden Zeichnungen ersichtlich, wobei:
  • 1 eine Ansicht ist, die eine Querschnittsstruktur einer Leiterplatte in einer ersten Ausführungsform der vorliegenden Erfindung darstellt;
  • 2 eine Ansicht ist, die eine Querschnittsstruktur einer Leiterplatte in einer zweiten Ausführungsform der vorliegenden Erfindung darstellt;
  • 3 eine Ansicht ist, die eine Querschnittsstruktur einer Leiterplatte in einer dritten Ausführungsform der vorliegenden Erfindung darstellt;
  • 4 eine Ansicht ist, die eine Querschnittsstruktur einer Leiterplatte in einer vierten Ausführungsform der vorliegenden Erfindung darstellt;
  • 5 eine Ansicht ist, die eine Querschnittsstruktur einer Leiterplatte in einer fünften Ausführungsform der vorliegenden Erfindung darstellt;
  • 6 eine Ansicht ist, die einen ersten Schritt in der ersten Ausführungsform des Verfahrens zur Herstellung einer Leiterplatte gemäß der vorliegenden Erfindung darstellt;
  • 7 eine Ansicht ist, die einen zweiten Schritt in der ersten Ausführungsform des Verfahrens zur Herstellung einer Leiterplatte gemäß der vorliegenden Erfindung darstellt;
  • 8 eine Ansicht ist, die einen ersten Schritt in der zweiten Ausführungsform des Verfahrens zur Herstellung einer Leiterplatte gemäß der vorliegenden Erfindung darstellt;
  • 9 eine Ansicht ist, die einen zweiten Schritt in der zweiten Ausführungsform des Verfahrens zur Herstellung einer Leiterplatte gemäß der vorliegenden Erfindung darstellt; und
  • 10 eine Ansicht ist, die eine Querschnittsstruktur einer Leiterplatte darstellt, die ein herkömmliches Verdrahtungsmuster zum Erkennen von Verschlechterung aufweist.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden bedeutet ein Verdrahtungsmuster ein Leitermuster, das Verdrahtungen einer Leiterplatte darstellt.
  • <Erste Ausführungsform>
  • 1 stellt die erste Ausführungsform der vorliegenden Erfindung dar. Bei einer Leiterplatte 100 sind ein Verdrahtungsmuster 13 zum Erkennen von Verschlechterung und ein anderes Verdrahtungsmuster 14 als das Verdrahtungsmuster zum Erkennen von Verschlechterung als eine Verdrahtungsmustergruppe auf einer Oberfläche eines Isolatorsubstrats 15 ausgebildet. Dasselbe gilt für andere Ausführungsformen. Das Isolatorsubstrat 15, auf welchem das Verdrahtungsmuster 13 zum Erkennen von Verschlechterung ausgebildet, ist mit Lötresist 12 bedeckt. Das Verdrahtungsmuster 14 ist ein Leitermuster, das vorgesehen ist, um zu ermöglichen, dass die Leiterplatte 100 eine elektronische Schaltung bildet, die mit einer normalen Funktion versehen ist.
  • Die Leiterplatte 100 weist einen Dünnfilmabschnitt 16, in welchem die Dicke des Lötresists 12 geringer als ein Dickfilmabschnitt 17 ist, und den Dickfilmabschnitt 17 auf, in welchem die Dicke größer als der Dünnfilmabschnitt 16 ist. Das Verdrahtungsmuster 13 zum Erkennen von Verschlechterung ist in einer Region (dem Dünnfilmabschnitt 16) ausgebildet, die vom Dickfilmabschnitt 17 umgeben ist. Ferner ist die Dicke von Lötresist im Dünnfilmabschnitt 16 die Dicke des Verdrahtungsmusters 13 zum Erkennen von Verschlechterung oder geringer. Hierbei ist die Filmdicke des Dünnfilmabschnitts 16 und des Dickfilmabschnitts 17 die Distanz zu einer Oberfläche des Lötresists 12 durch Verwenden einer Oberfläche des Isolatorsubstrats 15 als Referenz. Ferner kann eine Breite d13 des Verdrahtungsmusters 13 zum Erkennen von Verschlechterung schmaler als eine Breite d14 des anderen Verdrahtungsmusters 14 sein.
  • Durch Schneidflüssigkeit verursachte Ansammlung von Dunst oder Ansammlung von Flüssigkeit kann in der vom Dickfilmabschnitt 17 umgebenen Region (dem Dünnfilmabschnitt 16) leicht herbeigeführt werden, und die Dicke des Lötresists 12 auf dem Verdrahtungsmuster 13 zum Erkennen von Verschlechterung und Eckteilen des Verdrahtungsmusters 13 zum Erkennen von Verschlechterung ist dünner als die bei einem normalen Verdrahtungsmuster, und außerdem ist auch eine Musterbreite schmaler als das normale Verdrahtungsmuster, so dass eine starke Verschlechterung von elektronischen Eigenschaften, die bei der Leiterplatte 100 außergewöhnlich ist, im Verdrahtungsmuster 13 zum Erkennen von Verschlechterung eintritt und Verschlechterung der Leiterplatte 100 früh erkannt werden kann.
  • Eine Ausführungsform der vorliegenden Erfindung umfasst eine Leiterplatte, bei welcher ein Teil oder die Gesamtheit des Dünnfilmabschnitts 16, in welchem die Dicke des Lötresists 12 verhältnismäßig gering ist, und der Dickfilmabschnitt 17, in welchem die Dicke verhältnismäßig groß ist, voneinander beabstandet sind.
  • <Zweite Ausführungsform>
  • 2 stellt die zweite Ausführungsform der vorliegenden Erfindung dar. Bei einer Leiterplatte 101 sind das Verdrahtungsmuster 13 zum Erkennen von Verschlechterung und das andere Verdrahtungsmuster 14 als das Verdrahtungsmuster zum Erkennen von Verschlechterung auf der Oberfläche des Isolatorsubstrats 15 ausgebildet. Die Leiterplatte 101 weist eine Region 18 auf, in welcher kein Lötresist zwischen dem Dünnfilmabschnitt 16 und dem Dickfilmabschnitt 17 des Lötresists 12 ausgebildet ist. Bei der Leiterplatte 101 wird ein Volumen einer Vertiefung, die vom Dickfilmabschnitt 17 umgeben wird, im Vergleich zur Leiterplatte 110 um eine vergrößertes Maß der Region 18, in der das Lötresist 12 nicht ausgebildet ist, größer. Daher kann die Ansammlung von Dunst oder die Ansammlung von Flüssigkeit leichter herbeigeführt werden, und Verschlechterung aufgrund von elektrischer Korrosion oder Korrosion wird noch stärker.
  • Eine Ausführungsform der vorliegenden Erfindung umfasst eine Leiterplatte mit einer Struktur, bei welcher das Lötresist 12 nicht auf dem und in seiner Nachbarschaft des Verdrahtungsmusters 13 zum Erkennen von Verschlechterung ausgebildet ist.
  • <Dritte Ausführungsform>
  • 3 stellt die dritte Ausführungsform dar. Bei einer Leiterplatte 102 sind das Verdrahtungsmuster 13 zum Erkennen von Verschlechterung und das andere Verdrahtungsmuster 14 als das Verdrahtungsmuster zum Erkennen von Verschlechterung auf der Oberfläche des Isolatorsubstrats 15 ausgebildet. Bei der Leiterplatte 102 ist das Verdrahtungsmuster 13 zum Erkennen von Verschlechterung für einen Raum vorgesehen, dessen gesamter Umgebungsbereich oder teilweiser Umgebungsbereich vom Lötresist 12 umgeben ist, aber nicht die Gesamtheit des Verdrahtungsmusters 13 zum Erkennen von Verschlechterung mit dem Lötresist 12 bedeckt ist. Das Verdrahtungsmuster 13 zum Erkennen von Verschlechterung verschlechtert sich früh, da es nicht mit dem Lötresist 12 bedeckt ist, sondern freiliegt. Das Bezugszeichen 19 bezeichnet ein Verdrahtungsmuster zum Erkennen von Verschlechterung, das nicht mit Lötresist bedeckt ist.
  • <Vierte Ausführungsform>
  • 4 stellt die vierte Ausführungsform dar. Bei einer Leiterplatte 103 sind das Verdrahtungsmuster 13 zum Erkennen von Verschlechterung und das andere Verdrahtungsmuster 14 als das Verdrahtungsmuster zum Erkennen von Verschlechterung auf der Oberfläche des Isolatorsubstrats 15 ausgebildet. Ähnlich 3 ist bei der Leiterplatte 103 das Verdrahtungsmuster 13 zum Erkennen von Verschlechterung für einen Raum vorgesehen, dessen gesamter Umgebungsbereich oder teilweiser Umgebungsbereich vom Lötresist 12 umgeben ist. Im Gegensatz zu 3 ist ein Teil des Verdrahtungsmusters 13 zum Erkennen von Verschlechterung (ein Abschnitt, der durch das Bezugszeichen 20 dargestellt ist) mit dem Lötresist 12 bedeckt. Das Bezugszeichen 20 bezeichnet eine Region, in welcher ein Teil des Verdrahtungsmusters zum Erkennen von Verschlechterung nicht mit Lötresist bedeckt ist.
  • Die Dicke des Lötresists 12, das auf dem Verdrahtungsmuster 13 zum Erkennen von Verschlechterung ausgebildet ist, ist dünner als die Dicke des Lötresists 12, das so ausgebildet ist, dass es die Region umgibt, in welcher das Verdrahtungsmuster 13 zum Erkennen von Verschlechterung ausgebildet ist. Ein Teil des Verdrahtungsmusters 13 zum Erkennen von Verschlechterung verschlechtert sich früh, da es nicht mit dem Lötresist 12 bedeckt ist, sondern freiliegt.
  • <Fünfte Ausführungsform>
  • 5 stellt die fünfte Ausführungsform dar. Bei einer Leiterplatte 104 sind das Verdrahtungsmuster 13 zum Erkennen von Verschlechterung und das andere Verdrahtungsmuster 14 als das Verdrahtungsmuster zum Erkennen von Verschlechterung auf der Oberfläche des Isolatorsubstrats 15 ausgebildet. Eine Siebdruckschicht 21 ist auf einer Oberfläche eines Dickfilmabschnitts des Lötresists 12 ausgebildet, der eine Lötresiststruktur ähnlich 1 aufweist und so ausgebildet ist, dass er das Verdrahtungsmuster 13 zum Erkennen von Verschlechterung umgibt. Ansammlung von Dunst oder Ansammlung von Flüssigkeit kann durch ein Höhenmaß, das durch die Siebdruckschicht 21 erhöht ist, leichter herbeigeführt werden, und Verschlechterung aufgrund von elektrischer Korrosion oder Korrosion schreitet noch schneller voran. Es ist zu erwähnen, dass ein anderes isolierendes Harzmaterial als Siebdruck als ein Material verwendet werden kann, das auf der Oberfläche des Lötresists 12 ausgebildet ist.
  • <Herstellungsverfahren 1>
  • Als Nächstes wird das Verfahren zur Herstellung einer Leiterplatte gemäß der vorliegenden Erfindung anhand von 6 und 7 dargestellt. 6 ist eine Ansicht, die den ersten Schritt im Verfahren zur Herstellung einer Leiterplatte gemäß der vorliegenden Erfindung darstellt. 7 ist eine Ansicht, die den zweiten Schritt im Verfahren zur Herstellung einer Leiterplatte gemäß der vorliegenden Erfindung darstellt.
  • Ein Verfahren einer Ausführungsform der vorliegenden Erfindung zur Herstellung einer Leiterplatte 105, die aufweist: das Isolatorsubstrat 15; das Verdrahtungsmuster 13 zum Erkennen von Verschlechterung, das auf einer Oberfläche des Isolatorsubstrats 15 ausgebildet ist und zum Erkennen eines Grades der Verschlechterung der Leiterplatte 105 verwendet wird; und das Lötresist 12, welches das Verdrahtungsmuster 13 zum Erkennen von Verschlechterung bedeckt, umfasst einen ersten Schritt des Bildens eines ersten Lötresists 12a mit einer geringeren Dicke als der Dicke des Verdrahtungsmusters 13 zum Erkennen von Verschlechterung und einen zweiten Schritt des derartigen Bildens eines zweiten Lötresists 12b, dass es den gesamten Umgebungsbereich oder einen teilweisen Umgebungsbereich des Verdrahtungsmusters 13 zum Erkennen von Verschlechterung umgibt. Da das erste Lötresist 12a und das zweite Lötresist 12b das gleiche Material aufweisen, haben sie kein Adhäsionsproblem.
  • <Herstellungsverfahren 2>
  • Als Nächstes wird ein weiteres Verfahren zur Herstellung einer Leiterplatte gemäß der vorliegenden Erfindung anhand von 8 und 9 dargestellt. 8 ist eine Ansicht, die den ersten Schritt in der zweiten Ausführungsform des Herstellungsverfahrens einer Leiterplatte gemäß der vorliegenden Erfindung darstellt. 9 ist eine Ansicht, die den zweiten Schritt in einer zweiten Ausführungsform des Herstellungsverfahrens einer Leiterplatte gemäß der vorliegenden Erfindung darstellt.
  • Ein Verfahren der zweiten Ausführungsform der vorliegenden Erfindung zur Herstellung einer Leiterplatte 106, die aufweist: das Isolatorsubstrat 15; und eine Verdrahtungsmustergruppe, die durch Aufweisen des Verdrahtungsmusters 13 zum Erkennen von Verschlechterung, das auf einer Oberfläche des Isolatorsubstrats 15 ausgebildet ist und zum Erkennen eines Grades der Verschlechterung der Leiterplatte 106 verwendet wird, und des anderen Verdrahtungsmusters 14 als des Verdrahtungsmusters zum Erkennen von Verschlechterung ausgebildet ist; und das Lötresist 14, das auf dem Isolatorsubstrat 15 ausgebildet ist, umfasst einen ersten Schritt des Bildens eines ersten Lötresists 12c auf dem anderen Verdrahtungsmuster 14 als dem Verdrahtungsmuster zum Erkennen von Verschlechterung und einen zweiten Schritt des derartigen Bildens eines zweiten Lötresists 12d, dass es den gesamten Umgebungsbereich oder einen teilweisen Umgebungsbereich des Verdrahtungsmusters 13 zum Erkennen von Verschlechterung umgibt. Es ist zu erwähnen, dass die Ausführungsformen der vorliegenden Erfindung nicht auf die dargestellten Zeichnungen beschränkt sind.
  • Wie zuvor beschrieben, sind in den Ausführungsformen der vorliegenden Erfindung der Dünnfilmabschnitt, in welchem die Dicke des Lötresists verhältnismäßig dünn ist, und der Dickfilmabschnitt ausgebildet, in welchem die Dicke verhältnismäßig dick ist, und das Verdrahtungsmuster zum Erkennen von Verschlechterung ist in der vom Dickfilmabschnitt umgebenen Region (dem Dünnfilmabschnitt) ausgebildet. Ferner sollte die Dicke von Lötresist in der Region (dem Dünnfilmabschnitt) die Dicke des Verdrahtungsmusters zum Erkennen von Verschlechterung oder geringer sein. Außerdem ist eine Musterbreite beschränkt auf den Dünnfilmabschnitt dünner ausgeführt.
  • Durch Ausbilden der vom Dickfilmabschnitt von Lötresist umgebenen Region (des Dünnfilmabschnitts) bei der Leiterplatte der vorliegenden Erfindung kann Ansammlung von Dunst oder Ansammlung von Flüssigkeit aufgrund von Schneidflüssigkeit oder dergleichen in der Region leicht herbeigeführt werden, was ein Ursprung von elektrischer Korrosion oder Korrosion sein kann.
  • Außerdem kann dadurch, dass die Dicke des Lötresists in der Region (dem Dünnfilmabschnitt) so ausgeführt ist, dass sie die Dicke des Verdrahtungsmusters zum Erkennen von Verschlechterung oder geringer ist, eine Lötresistdicke auf dem Verdrahtungsmuster und Eckteilen des Verdrahtungsmusters dünner ausgeführt sein, und die Breite des Verdrahtungsmuster zum Erkennen von Verschlechterung ist schmaler ausgeführt als das normale Verdrahtungsmuster, um Verschlechterung aufgrund von elektrischer Korrosion oder Korrosion zu fördern. Durch Fördern der Verschlechterung durch die zuvor beschriebene Struktur wird eine starke Verschlechterung von elektronischen Eigenschaften, die bei der gesamten Leiterplatte außergewöhnlich ist, im Verdrahtungsmuster zum Erkennen von Verschlechterung hervorgerufen, so dass Verschlechterung der Leiterplatte früh erkannt werden kann. Ferner kann dadurch, dass die Musterbreite beschränkt auf den Dünnfilmabschnitt, in welchem das Verdrahtungsmuster zum Erkennen von Verschlechterung ausgebildet ist, schmaler ausgeführt ist, eine Verringerung der Ausbeute im Leiterplattenherstellungsprozess auf einer Mindestgrenze niedergehalten werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2001-251026 [0006]
    • JP 2001-358429 [0006]
    • JP 10-62476 [0006]

Claims (12)

  1. Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung, umfassend: ein Isolatorsubstrat; eine Verdrahtungsmustergruppe, die auf dem Isolatorsubstrat ausgebildet ist und ein Verdrahtungsmuster zum Erkennen von Verschlechterung aufweist, das einen Grad der Verschlechterung der Leiterplatte erkennt; und Lötresist, das die Verdrahtungsmustergruppe bedeckt, wobei die Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung aufweist: einen Dünnfilmabschnitt, in welchem eine Dicke des Lötresists von der Isolatorsubstratoberfläche gering ist; und einen Dickfilmabschnitt, in welchem die Dicke des Lötresists größer als der Dünnfilmabschnitt ist, und wobei das Verdrahtungsmuster zum Erkennen von Verschlechterung im Dünnfilmabschnitt ausgebildet ist, dessen gesamter Umgebungsbereich oder teilweiser Umgebungsbereich vom Dickfilmabschnitt umgeben ist.
  2. Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung nach Anspruch 1, wobei die Dicke des Lötresists im Dünnfilmabschnitt geringer als die Dicke des Verdrahtungsmusters der Verdrahtungsmustergruppe ist.
  3. Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung nach einem der Ansprüche 1 und 2, wobei eine Breite des Verdrahtungsmusters zum Erkennen von Verschlechterung schmaler als eine Breite eines anderen Verdrahtungsmusters in der Verdrahtungsmustergruppe ist.
  4. Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung nach einem der Ansprüche 1 bis 3, wobei ein Teil oder die Gesamtheit des Dünnfilmabschnitts und der Dickfilmabschnitt voneinander beabstandet ausgebildet sind.
  5. Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung, umfassend: ein Isolatorsubstrat; eine Verdrahtungsmustergruppe, die auf dem Isolatorsubstrat ausgebildet ist und ein Verdrahtungsmuster zum Erkennen von Verschlechterung aufweist, das einen Grad der Verschlechterung der Leiterplatte erkennt; und Lötresist, das auf dem Isolatorsubstrat ausgebildet ist, wobei das Verdrahtungsmuster zum Erkennen von Verschlechterung auf einer Oberflächenregion des Isolatorsubstrats ausgebildet ist, deren gesamter Umgebungsbereich oder teilweiser Umgebungsbereich vom Lötresist umgeben ist, und nicht die Gesamtheit des Verdrahtungsmusters zum Erkennen von Verschlechterung mit dem Lötresist bedeckt ist.
  6. Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung, umfassend: ein Isolatorsubstrat; eine Verdrahtungsmustergruppe, die auf dem Isolatorsubstrat ausgebildet ist und ein Verdrahtungsmuster zum Erkennen von Verschlechterung aufweist, das einen Grad der Verschlechterung der Leiterplatte erkennt; und Lötresist, das auf dem Isolatorsubstrat ausgebildet ist, wobei das Verdrahtungsmuster zum Erkennen von Verschlechterung auf einer Oberflächenregion des Isolatorsubstrats ausgebildet ist, deren gesamter Umgebungsbereich oder teilweiser Umgebungsbereich vom Lötresist umgeben ist, und ein Teil des Verdrahtungsmusters zum Erkennen von Verschlechterung mit dem Lötresist bedeckt ist.
  7. Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung nach Anspruch 6, wobei die Dicke von Lötresist, das einen Teil des Verdrahtungsmusters zum Erkennen von Verschlechterung bedeckt, geringer als die Dicke von Lötresist ist, das eine Region des Verdrahtungsmusters zum Erkennen von Verschlechterung ganz oder teilweise umgibt.
  8. Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung nach einem der Ansprüche 5 bis 7, wobei die Breite des Verdrahtungsmusters zum Erkennen von Verschlechterung schmaler als die Breite eines anderen Verdrahtungsmusters in der Verdrahtungsmustergruppe ist.
  9. Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung nach einem der Ansprüche 1 bis 8, wobei eine Siebdruckschicht oder eine isolierende Harzmaterialschicht auf der Gesamtheit oder einem Teil des Lötresists ausgebildet ist, das so ausgebildet ist, dass es das Verdrahtungsmuster zum Erkennen von Verschlechterung umgibt.
  10. Verfahren zur Herstellung einer Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung, die aufweist: ein Isolatorsubstrat; und ein Verdrahtungsmuster zum Erkennen von Verschlechterung, das auf dem Isolatorsubstrat ausgebildet ist und einen Grad der Verschlechterung der Leiterplatte erkennt, wobei das Verfahren umfasst: einen ersten Schritt des Bildens einer ersten Lötresistschicht mit einer geringeren Dicke als der Dicke des Verdrahtungsmusters zum Erkennen von Verschlechterung; und einen zweiten Schritt des derartigen Bildens einer zweiten Lötresistschicht auf der ersten Lötresistschicht, dass sie den gesamten Umgebungsbereich oder einen teilweisen Umgebungsbereich des Verdrahtungsmusters zum Erkennen von Verschlechterung umgibt.
  11. Verfahren zur Herstellung einer Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung, die umfasst: ein Isolatorsubstrat; und ein Verdrahtungsmustergruppe zum Erkennen von Verschlechterung, die ein Verdrahtungsmuster zum Erkennen von Verschlechterung aufweist, das auf dem Isolatorsubstrat ausgebildet ist und einen Grad der Verschlechterung der Leiterplatte erkennt, wobei das Verfahren umfasst: einen ersten Schritt des Bildens einer ersten Lötresistschicht, die ein anderes Verdrahtungsmuster außer dem Verdrahtungsmuster zum Erkennen von Verschlechterung in der Verdrahtungsmustergruppe bedeckt; und einen zweiten Schritt des derartigen Bildens einer zweiten Lötresistschicht auf einem Teil auf der ersten Lötresistschicht, dass sie den gesamten Umgebungsbereich oder einen teilweisen Umgebungsbereich des Verdrahtungsmusters zum Erkennen von Verschlechterung umgibt.
  12. Verfahren zur Herstellung einer Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung nach einem der Ansprüche 10 und 11, wobei das Verfahren umfasst: einen dritten Schritt des Bildens einer Siebdruckschicht oder einer isolierenden Harzmaterialschicht auf der Gesamtheit oder einem Teil der zweiten Lötresistschicht.
DE102015116176.1A 2014-09-29 2015-09-24 Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung Active DE102015116176B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014199005A JP6121965B2 (ja) 2014-09-29 2014-09-29 劣化検出用配線パターンを備えたプリント板およびその製造方法
JP2014-199005 2014-09-29

Publications (2)

Publication Number Publication Date
DE102015116176A1 true DE102015116176A1 (de) 2016-03-31
DE102015116176B4 DE102015116176B4 (de) 2022-05-25

Family

ID=55485982

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015116176.1A Active DE102015116176B4 (de) 2014-09-29 2015-09-24 Leiterplatte mit einem Verdrahtungsmuster zum Erkennen von Verschlechterung

Country Status (4)

Country Link
US (1) US10184975B2 (de)
JP (1) JP6121965B2 (de)
CN (1) CN105472864B (de)
DE (1) DE102015116176B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017215567B4 (de) * 2016-09-07 2021-04-29 Fanuc Corporation Leiterplatte

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012702A (ja) * 2014-06-30 2016-01-21 ファナック株式会社 ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法
DE102014117723B4 (de) * 2014-12-02 2019-01-24 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6983051B2 (ja) * 2017-12-13 2021-12-17 リンナイ株式会社 電子部品
JP6661681B2 (ja) * 2018-03-02 2020-03-11 ファナック株式会社 回路基板及びその製造方法
WO2022231015A1 (ko) * 2021-04-26 2022-11-03 엘지이노텍 주식회사 회로기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062476A (ja) 1996-08-13 1998-03-06 Fuji Electric Co Ltd 電子機器のプリント板劣化検出装置
JP2001251026A (ja) 2000-03-06 2001-09-14 Hitachi Ltd 制御盤
JP2001358429A (ja) 2000-06-15 2001-12-26 Toshiba Corp プリント配線板の劣化検出方法および装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57128096A (en) * 1981-01-30 1982-08-09 Elna Co Ltd Method of producing printed circuit board
US6403894B1 (en) 1998-05-26 2002-06-11 Matsushita Electric Industrial Co., Ltd. Printed wiring board with insect repellant
JP2002158413A (ja) * 2000-11-17 2002-05-31 Nec Saitama Ltd 印刷配線板
JP2007103495A (ja) * 2005-09-30 2007-04-19 Funai Electric Co Ltd パネル表示テレビジョン
JP2009111144A (ja) * 2007-10-30 2009-05-21 Bosch Corp プリント配線板
JP2011009570A (ja) * 2009-06-26 2011-01-13 Fujitsu Ltd 電子部品パッケージおよびその製造方法
JP2011119567A (ja) * 2009-12-07 2011-06-16 Panasonic Corp プリント配線板の製造方法
KR101448094B1 (ko) * 2013-05-15 2014-10-13 (주)멜파스 단층 감지 패턴을 이용한 터치 센싱 장치 및 터치 센싱 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062476A (ja) 1996-08-13 1998-03-06 Fuji Electric Co Ltd 電子機器のプリント板劣化検出装置
JP2001251026A (ja) 2000-03-06 2001-09-14 Hitachi Ltd 制御盤
JP2001358429A (ja) 2000-06-15 2001-12-26 Toshiba Corp プリント配線板の劣化検出方法および装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017215567B4 (de) * 2016-09-07 2021-04-29 Fanuc Corporation Leiterplatte

Also Published As

Publication number Publication date
US20160091557A1 (en) 2016-03-31
CN105472864A (zh) 2016-04-06
JP6121965B2 (ja) 2017-04-26
DE102015116176B4 (de) 2022-05-25
JP2016072386A (ja) 2016-05-09
CN105472864B (zh) 2019-07-12
US10184975B2 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
DE102015116176A1 (de) Leiterplatte mit Verdrahtungsmuster zum Erkennen von Verschlechterung und Herstellungsverfahren dafür
DE102009006757B3 (de) Lötstopplack-Beschichtung für starrbiegsame Leiterplatten
DE102016112056B4 (de) Leiterplatte mit Funktion zur Erfassung einer Verschlechterung und Motorantrieb mit derselben
DE102016109764A1 (de) Korrosionsdetektionsschaltung für eine leiterplatte und damit versehener motorantrieb
DE102017200415A1 (de) Halbleitervorrichtung
DE102014225010B4 (de) Mikrofon und Verfahren zur Herstellung desselben
DE3928647A1 (de) Gedruckte schaltungsplatte zur verwendung bei einer abbildungsvorrichtung
DE102015110013A1 (de) Leiterplatte und Herstellungsverfahren davon
DE102011109553B4 (de) Sensor und Sensorelement
DE102017215567A1 (de) Leiterplatte
DE102016110222A1 (de) Anordnung in einer perforierten Walze einer Faserbahnmaschine und vorgefertigte Sensorfolie für eine perforierte Walze einer Faserbahnmaschine
DE102016212666A1 (de) Verfahren zur Herstellung eines Leiterplattenelements und Leiterplattenelement
DE102014008148B4 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
DE112020000176T5 (de) Detektionsvorrichtung für eine physikalische Größe
DE112021003821T5 (de) Erfassungseinrichtung für elektrostatische kapazitäten, und herstellungsverfahren
DE102016119825A1 (de) Leiterplatte
EP2368837B1 (de) Leiterplattensensor und Verfahren zur Herstellung desselben
DE102017217797A1 (de) Leiterplatte und Verfahren zur Verarbeitung einer Leiterplatte
DE102019000951A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102013226683A1 (de) Verfahren zur Herstellung von Hohlräumen bzw. Hinterschnitten in einer mehrlagigen Leiterplatte
DE102019203789A1 (de) Schaltungsplatine und deren Herstellverfahren
DE102021119172B3 (de) Steckverbindervorrichtung und Verfahren zum Herstellen einer derartigen Steckverbindervorrichtung
DE102011054105A1 (de) Verbindungsleiterplatte
DE102016211995A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
EP2143982A1 (de) Dichtungsanordnung für eine Flanschverbindung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: HL KEMPNER PATENTANWAELTE, SOLICITORS (ENGLAND, DE

Representative=s name: HL KEMPNER PATENTANWALT, RECHTSANWALT, SOLICIT, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final