JP6661681B2 - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP6661681B2 JP6661681B2 JP2018037907A JP2018037907A JP6661681B2 JP 6661681 B2 JP6661681 B2 JP 6661681B2 JP 2018037907 A JP2018037907 A JP 2018037907A JP 2018037907 A JP2018037907 A JP 2018037907A JP 6661681 B2 JP6661681 B2 JP 6661681B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- surface treatment
- wiring pattern
- region
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/26—Cleaning or polishing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0776—Resistance and impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10151—Sensor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Structure Of Printed Boards (AREA)
Description
このような配線パターンの電食や腐食による故障を予防するために、回路基板の劣化を検出する手法が種々提案されている。
まず、図1を用いて、第1実施形態に係る回路基板10について説明する。図1は、回路基板10の平面図である。
本実施形態の回路基板10は、絶縁基板に配線パターンが設けられた回路基板10であって、配線パターンは、第1表面処理が施された第1配線パターン(第1領域11)と、第1表面処理と比較して耐切削液性が劣る第2表面処理が施された第2配線パターン(第2領域12)と、を備えている。
また、本実施形態の回路基板10の製造方法は、一の絶縁基板における第1領域11及び第2領域12に配線パターンを形成するパターン形成工程S11と、第2領域12を覆う第1マスキングを実施してから、第1領域11に第1表面処理を施す第1表面処理工程S12と、第1マスキングを解除すると共に第1領域11を覆う第2マスキングを実施してから、第2領域12に、第1表面処理と比較して耐切削液性が劣る第2表面処理を施す第2表面処理工程S13と、を備えている。
次に、図3及び図4を用いて、第2実施形態に係る回路基板20について説明する。図3は、回路基板20の平面図である。図4は、図3に示す回路基板20の側断面図である。
以上の工程S21〜S23を経ることで、回路基板20が完成する。
本実施形態の回路基板20は、絶縁基板として、第1配線パターンが設けられた第1回路基板21と、第2配線パターンが設けられ、第1回路基板21とは別体で第1回路基板21に接続された第2回路基板22と、を備えている。
また、本実施形態の回路基板20の製造方法は、第1絶縁基板に、第1表面処理を施した第1配線パターンを形成して第1回路基板21を作製する第1基板作製工程S21と、第2絶縁基板に、第1表面処理と比較して耐切削液性が劣る第2表面処理を施した第2配線パターンを形成して第2回路基板22を作製する第2基板作製工程S22と、第1回路基板21に第2回路基板22を接続する基板接続工程S23と、を備えている。
11 第1領域
12 第2領域
21 第1回路基板
22 第2回路基板
23 パッド
24 はんだ接合部
Claims (4)
- 絶縁基板に配線パターンが設けられた回路基板であって、
前記配線パターンは、第1の材料で第1表面処理が施された第1配線パターンと、前記第1の材料とは異なる第2の材料で、前記第1表面処理と比較して耐切削液性及び/又は耐湿性が劣る第2表面処理が施された第2配線パターンと、を備えていることを特徴とする、回路基板。 - 前記絶縁基板は、前記第1配線パターンが設けられた第1回路基板と、前記第2配線パターンが設けられ、前記第1回路基板とは別体で前記第1回路基板に接続された第2回路基板と、を備え、
前記第2回路基板は、平面視において、前記第1回路基板の隅部よりも内側に位置していることを特徴とする、請求項1に記載の回路基板。 - 第1絶縁基板に、第1表面処理を施した第1配線パターンを形成して第1回路基板を作製する工程と、
第2絶縁基板に、前記第1表面処理と比較して耐切削液性及び/又は耐湿性が劣る第2表面処理を施した第2配線パターンを形成して第2回路基板を作製する工程と、
前記第1回路基板に前記第2回路基板を接続する工程と、を備え、
前記第2回路基板は、平面視において、前記第1回路基板の隅部よりも内側に位置していることを特徴とする、回路基板の製造方法。 - 一の絶縁基板における第1領域及び第2領域に配線パターンを形成する工程と、
前記第2領域を覆う第1マスキングを実施してから、前記第1領域に第1の材料で第1表面処理を施す工程と、
前記第1マスキングを解除すると共に前記第1領域を覆う第2マスキングを実施してから、前記第2領域に、前記第1の材料とは異なる第2の材料で、前記第1表面処理と比較して耐切削液性及び/又は耐湿性が劣る第2表面処理を施す工程と、を備えていることを特徴とする、回路基板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018037907A JP6661681B2 (ja) | 2018-03-02 | 2018-03-02 | 回路基板及びその製造方法 |
DE102019000951.7A DE102019000951A1 (de) | 2018-03-02 | 2019-02-08 | Leiterplatte und Verfahren zu deren Herstellung |
US16/272,620 US10617002B2 (en) | 2018-03-02 | 2019-02-11 | Circuit board and manufacturing method thereof |
CN201910120555.2A CN110225645B (zh) | 2018-03-02 | 2019-02-18 | 电路基板和电路基板的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018037907A JP6661681B2 (ja) | 2018-03-02 | 2018-03-02 | 回路基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019153696A JP2019153696A (ja) | 2019-09-12 |
JP6661681B2 true JP6661681B2 (ja) | 2020-03-11 |
Family
ID=67622905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018037907A Active JP6661681B2 (ja) | 2018-03-02 | 2018-03-02 | 回路基板及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10617002B2 (ja) |
JP (1) | JP6661681B2 (ja) |
CN (1) | CN110225645B (ja) |
DE (1) | DE102019000951A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230276569A1 (en) * | 2020-08-03 | 2023-08-31 | Fanuc Corporation | Printed circuit board for degradation detection |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09172281A (ja) * | 1995-12-18 | 1997-06-30 | Fanuc Ltd | ファンモータの実装方法 |
JPH1062476A (ja) * | 1996-08-13 | 1998-03-06 | Fuji Electric Co Ltd | 電子機器のプリント板劣化検出装置 |
JP3952660B2 (ja) | 2000-03-06 | 2007-08-01 | 株式会社日立製作所 | 制御盤 |
JP2001358429A (ja) * | 2000-06-15 | 2001-12-26 | Toshiba Corp | プリント配線板の劣化検出方法および装置 |
JP2004179456A (ja) * | 2002-11-28 | 2004-06-24 | Mitsubishi Electric Corp | プリント配線板 |
JP4249666B2 (ja) * | 2004-06-30 | 2009-04-02 | ファナック株式会社 | プリント配線板 |
JP4224056B2 (ja) * | 2005-12-22 | 2009-02-12 | 株式会社東芝 | 基板検査方法、プリント配線板および電子回路装置 |
JP4829358B2 (ja) * | 2010-03-30 | 2011-12-07 | 株式会社東芝 | モジュールおよび電子機器 |
KR20110133157A (ko) * | 2010-06-04 | 2011-12-12 | 삼성전기주식회사 | 회로 기판 및 회로 기판의 불량 처리 장치 |
KR20140060767A (ko) * | 2012-11-12 | 2014-05-21 | 삼성전기주식회사 | 회로 기판 및 그 제조 방법 |
JP2016012702A (ja) * | 2014-06-30 | 2016-01-21 | ファナック株式会社 | ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法 |
JP6121965B2 (ja) * | 2014-09-29 | 2017-04-26 | ファナック株式会社 | 劣化検出用配線パターンを備えたプリント板およびその製造方法 |
EP3291657B1 (en) * | 2016-08-30 | 2023-09-27 | Inventronics GmbH | A method of manufacturing support structures for lighting devices |
-
2018
- 2018-03-02 JP JP2018037907A patent/JP6661681B2/ja active Active
-
2019
- 2019-02-08 DE DE102019000951.7A patent/DE102019000951A1/de active Pending
- 2019-02-11 US US16/272,620 patent/US10617002B2/en active Active
- 2019-02-18 CN CN201910120555.2A patent/CN110225645B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019153696A (ja) | 2019-09-12 |
DE102019000951A1 (de) | 2019-09-05 |
US20190274215A1 (en) | 2019-09-05 |
CN110225645A (zh) | 2019-09-10 |
CN110225645B (zh) | 2021-02-26 |
US10617002B2 (en) | 2020-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107960017B (zh) | 线路板阻焊层的加工方法 | |
JP4387336B2 (ja) | ハーフエッチングされたはんだボールパッド及び切断されたメッキラインを具備するbgaパッケージ及びその製造方法 | |
KR101089959B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP6157968B2 (ja) | 配線回路基板およびその製造方法 | |
JP2011096721A (ja) | 配線回路基板およびその製造方法 | |
US20190029122A1 (en) | Encapsulation of circuit trace | |
KR20160099381A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
JP6661681B2 (ja) | 回路基板及びその製造方法 | |
JP2016012702A (ja) | ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法 | |
KR100723489B1 (ko) | 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법 | |
TWI567888B (zh) | 封裝結構及其製法 | |
KR20160149612A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
CN105097757A (zh) | 芯片封装基板、芯片封装结构及制作方法 | |
TWI606763B (zh) | 電路板及其製作方法 | |
KR20120084752A (ko) | 다층 연성기판의 금속층 구조 및 그 제조방법 | |
KR20110064216A (ko) | 범프를 구비한 회로기판 및 그 제조 방법 | |
JP2005354030A (ja) | 回路板の製法 | |
US20170013710A1 (en) | Circuit board and manufacturing method thereof | |
US10085338B2 (en) | Printed circuit board with flux reservoir | |
JP7322456B2 (ja) | 電子部品搭載基板 | |
US20030164303A1 (en) | Method of metal electro-plating for IC package substrate | |
US8853551B2 (en) | Wired circuit board and producing method thereof | |
TWI725183B (zh) | 用於在一電感器之一本體上噴塗塗料的方法 | |
KR100651518B1 (ko) | Osp를 이용한 bga 기판의 제작방법 | |
US8720053B2 (en) | Process of fabricating a circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190808 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20191021 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20191030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6661681 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |