JP6661681B2 - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP6661681B2
JP6661681B2 JP2018037907A JP2018037907A JP6661681B2 JP 6661681 B2 JP6661681 B2 JP 6661681B2 JP 2018037907 A JP2018037907 A JP 2018037907A JP 2018037907 A JP2018037907 A JP 2018037907A JP 6661681 B2 JP6661681 B2 JP 6661681B2
Authority
JP
Japan
Prior art keywords
circuit board
surface treatment
wiring pattern
region
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018037907A
Other languages
English (en)
Other versions
JP2019153696A (ja
Inventor
典弘 西道
典弘 西道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FANUC Corp
Original Assignee
FANUC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FANUC Corp filed Critical FANUC Corp
Priority to JP2018037907A priority Critical patent/JP6661681B2/ja
Priority to DE102019000951.7A priority patent/DE102019000951A1/de
Priority to US16/272,620 priority patent/US10617002B2/en
Priority to CN201910120555.2A priority patent/CN110225645B/zh
Publication of JP2019153696A publication Critical patent/JP2019153696A/ja
Application granted granted Critical
Publication of JP6661681B2 publication Critical patent/JP6661681B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0776Resistance and impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10151Sensor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173Differences in wettability, e.g. hydrophilic or hydrophobic areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、回路基板及びその製造方法に関する。
従来、工作機械が使用される環境下では、切削液がミスト化することで、切削液が電気・電子機器内の回路基板に付着する。これによって、配線パターンが腐食(電食)により断線し、機器の故障を招く。配線パターンの電食は、切削液に起因する場合に限られず、湿気(水分)に起因する場合にも、発生する事がある。
このような配線パターンの電食や腐食による故障を予防するために、回路基板の劣化を検出する手法が種々提案されている。
一つの手法として、通常の配線パターンよりも劣化し易い構造を有する劣化検出用パターンを回路基板に設ける技術がある。例えば、特許文献1には、他の配線パターンよりも幅の狭いパターンや、絶縁距離の短いパターンを設けた回路基板が開示されている。
特許第3952660号公報
しかしながら、他の配線パターンよりも幅の狭いパターンや、絶縁距離の短いパターンがあると、回路基板の製造工程における歩留りが低下する。
本発明は、上記課題を鑑みてなされたものであり、歩留りの低下を抑えることができると共に、劣化を検出することができる回路基板、及びその製造方法を提供することを目的とする。
(1)本発明は、絶縁基板に配線パターンが設けられた回路基板(例えば、後述の回路基板10,20)であって、前記配線パターンは、第1表面処理が施された第1配線パターンと、前記第1表面処理と比較して耐切削液性及び/又は耐湿性が劣る第2表面処理が施された第2配線パターンと、を備えていることを特徴とする、回路基板に関する。
(2) (1)の回路基板(例えば、後述の回路基板20)は、前記第1配線パターンが設けられた第1回路基板(例えば、後述の第1回路基板21)と、前記第2配線パターンが設けられ、前記第1回路基板とは別体で前記第1回路基板に接続された第2回路基板(例えば、後述の第2回路基板22)と、を備えていてもよい。
(3) 第1絶縁基板に、第1表面処理を施した第1配線パターンを形成して第1回路基板を作製する工程と、第2絶縁基板に、前記第1表面処理と比較して耐切削液性及び/又は耐湿性が劣る第2表面処理を施した第2配線パターンを形成して第2回路基板を作製する工程と、前記第1回路基板に前記第2回路基板を接続する工程と、を備えていることを特徴とする、回路基板(例えば、後述の回路基板20)の製造方法に関する。
(4) 一の絶縁基板における第1領域(例えば、後述する第1領域11)及び第2領域(例えば、後述の第2領域12)に配線パターンを形成する工程と、前記第2領域を覆う第1マスキングを実施してから、前記第1領域に第1表面処理を施す工程と、前記第1マスキングを解除すると共に前記第1領域を覆う第2マスキングを実施してから、前記第2領域に、前記第1表面処理と比較して耐切削液性及び/又は耐湿性が劣る第2表面処理を施す工程と、を備えていることを特徴とする、回路基板(例えば、後述の回路基板10)の製造方法に関する。
本発明によれば、歩留りの低下を抑えることができると共に、劣化を検出することができる回路基板、及びその製造方法を提供することを目的とする。
本発明の第1実施形態に係る回路基板の平面図である。 図1に示す回路基板の製造方法を説明するフローチャートである。 本発明の第2実施形態に係る回路基板の平面図である。 図3に示す回路基板の側断面図である。 図3及び図4に示す回路基板の製造方法を説明するフローチャートである。
以下、図面を参照して本発明の実施形態に係る回路基板について説明する。なお、第2実施形態において、第1実施形態と共通する構成については同一の符号を付し、対応する構成については同一の規則性に従って符号を付し、適宜その説明を省略する。また、第2実施形態において、第1実施形態と共通する作用、効果については、適宜その説明を省略する。
[第1実施形態]
まず、図1を用いて、第1実施形態に係る回路基板10について説明する。図1は、回路基板10の平面図である。
図1に示すように、回路基板10は、一の絶縁基板に配線パターンが設けられたものであり、工作機械やロボットコントローラ等に適用される。この回路基板10は、第1領域11と、第2領域12と、を備えている。
第1領域11には、第1表面処理が施された第1配線パターンが設けられている。第1表面処理としては、例えば、ソルダーコート(半田)、Auフラッシュが挙げられる。
第2領域12には、第1表面処理と比較して耐切削液性が劣る第2表面処理が施された第2配線パターンが設けられている。第2領域12は、回路基板10の隅部(コーナー部)を含んでいる。第2表面処理としては、例えば、プリフラックス、Snめっき、Agめっきが挙げられる。切削液としては、例えば、塩素又は硫黄を含む液体や、水が挙げられる。
次に、図2を用いて、回路基板10の製造方法について説明する。図2は、図1に示す回路基板10の製造方法を説明するフローチャートである。
図2に示すように、回路基板10(図1参照)の製造方法は、パターン形成工程S11と、第1表面処理工程S12と、第2表面処理工程S13と、を備えている。
パターン形成工程S11は、一の絶縁基板における第1領域11(図1参照)及び第2領域12(図1参照)に配線パターンを形成する工程である。
第1表面処理工程S12は、第2領域12(図1参照)をマスキングテープ(フィルム等)で覆う第1マスキングを実施してから、第1領域11(図1参照)に第1表面処理を施す工程である。
第2表面処理工程S13は、第2領域12(図1参照)のマスキングテープを剥がすことで第1マスキングを解除すると共に、第1領域11(図1参照)をマスキングテープで覆う第2マスキングを実施してから、第2領域12(図1参照)に第2表面処理を施す工程である。
以上の工程S11〜S13を経た後に、第1領域11(図1参照)のマスキングテープを剥がすことで、回路基板10が完成する。
本実施形態の回路基板10によれば、例えば以下の効果が奏される。
本実施形態の回路基板10は、絶縁基板に配線パターンが設けられた回路基板10であって、配線パターンは、第1表面処理が施された第1配線パターン(第1領域11)と、第1表面処理と比較して耐切削液性が劣る第2表面処理が施された第2配線パターン(第2領域12)と、を備えている。
また、本実施形態の回路基板10の製造方法は、一の絶縁基板における第1領域11及び第2領域12に配線パターンを形成するパターン形成工程S11と、第2領域12を覆う第1マスキングを実施してから、第1領域11に第1表面処理を施す第1表面処理工程S12と、第1マスキングを解除すると共に第1領域11を覆う第2マスキングを実施してから、第2領域12に、第1表面処理と比較して耐切削液性が劣る第2表面処理を施す第2表面処理工程S13と、を備えている。
従って、第2領域の第2配線パターンを劣化検出用パターンとして用いることで、他の配線パターンよりも幅の狭いパターンや、絶縁距離の短いパターンを備えることなく、劣化を検出することができる。このため、他の配線パターンよりも幅の狭いパターンや、絶縁距離の短いパターンを備えている場合と比較して、配線構造がシンプルとなり、歩留りの低下を抑えることができる。
[第2実施形態]
次に、図3及び図4を用いて、第2実施形態に係る回路基板20について説明する。図3は、回路基板20の平面図である。図4は、図3に示す回路基板20の側断面図である。
図3及び図4に示すように、回路基板20は、第1回路基板21と、第2回路基板22と、パッド23と、はんだ接合部24と、を備えている。
第1回路基板21は、第1絶縁基板に、第1表面処理が施された第1配線パターンが設けられたものである。第2実施形態における第1表面処理は、第1実施形態における第1表面処理と同様である。第1回路基板21には、全面的に第1表面処理が施されている。平面視において、第1回路基板21の外形は回路基板20の外形に一致している。
第2回路基板22は、第2絶縁基板に、第2表面処理が施された第2配線パターンが設けられたものである。第2絶縁基板は、第1絶縁基板とは別体の基板であり、第1絶縁基板にパッド23及びはんだ接合部24により接続されている。第2実施形態における第2表面処理は、第1実施形態における第2表面処理と同様である。第2回路基板22には、全面的に第2表面処理が施されている。平面視において第2回路基板22は、回路基板20の隅部(コーナー部)よりも内側に位置している。
第2回路基板22において劣化検出用パターンとしての第2配線パターンが配置される位置は、切削液に由来するオイルミストが付着しやすい位置であることが望ましい。
次に、図5を用いて、回路基板20の製造方法について説明する。図5は、図3及び図4に示す回路基板20の製造方法を説明するフローチャートである。
図5に示すように、回路基板20(図3及び図4参照)の製造方法は、第1基板作製工程S21と、第2基板作製工程S22と、基板接続工程S23と、を備えている。
第1基板作製工程S21は、第1絶縁基板に、第1表面処理を施した第1配線パターンを形成して第1回路基板21を作製する工程である。
第2基板作製工程S22は、第2絶縁基板に、第2表面処理を施した第2配線パターンを形成して第2回路基板22を作製する工程である。
基板接続工程S23は、第1回路基板21に、パッド23及びはんだ接合部24で第2回路基板22を接続する工程である。
以上の工程S21〜S23を経ることで、回路基板20が完成する。
本実施形態の回路基板20によれば、例えば以下の効果が奏される。
本実施形態の回路基板20は、絶縁基板として、第1配線パターンが設けられた第1回路基板21と、第2配線パターンが設けられ、第1回路基板21とは別体で第1回路基板21に接続された第2回路基板22と、を備えている。
また、本実施形態の回路基板20の製造方法は、第1絶縁基板に、第1表面処理を施した第1配線パターンを形成して第1回路基板21を作製する第1基板作製工程S21と、第2絶縁基板に、第1表面処理と比較して耐切削液性が劣る第2表面処理を施した第2配線パターンを形成して第2回路基板22を作製する第2基板作製工程S22と、第1回路基板21に第2回路基板22を接続する基板接続工程S23と、を備えている。
従って、第2回路基板22の第2配線パターンを劣化検出用パターンとして用いることで、他の配線パターンよりも幅の狭いパターンや、絶縁距離の短いパターンを備えることなく、劣化を検出することができる。このため、他の配線パターンよりも幅の狭いパターンや、絶縁距離の短いパターンを備えている場合と比較して、配線構造がシンプルとなり、歩留りの低下を抑えることができる。
本発明は、上記各実施形態に限定されるものではなく、種々の変更及び変形が可能である。前記実施形態においては、第2表面処理は、第1表面処理と比較して耐切削液性が劣る表面処理であるが、これに制限されない。第2表面処理は、第1表面処理と比較して耐湿性が劣る表面処理であってもよい。この場合、湿気(水分)に起因する劣化を容易に検出することができる。第2回路基板22において劣化検出用パターンとしての第2配線パターンが配置される位置は、湿気(水分)が付着しやすい位置であることが望ましい。
また、第2表面処理は、第1表面処理と比較して耐切削液性及び耐湿性が劣る表面処理であってもよい。この場合、耐切削液性及び湿気(水分)に起因する劣化を容易に検出することができる。
10,20 回路基板
11 第1領域
12 第2領域
21 第1回路基板
22 第2回路基板
23 パッド
24 はんだ接合部

Claims (4)

  1. 絶縁基板に配線パターンが設けられた回路基板であって、
    前記配線パターンは、第1の材料で第1表面処理が施された第1配線パターンと、前記第1の材料とは異なる第2の材料で、前記第1表面処理と比較して耐切削液性及び/又は耐湿性が劣る第2表面処理が施された第2配線パターンと、を備えていることを特徴とする、回路基板。
  2. 前記絶縁基板は、前記第1配線パターンが設けられた第1回路基板と、前記第2配線パターンが設けられ、前記第1回路基板とは別体で前記第1回路基板に接続された第2回路基板と、を備え
    前記第2回路基板は、平面視において、前記第1回路基板の隅部よりも内側に位置していることを特徴とする、請求項1に記載の回路基板。
  3. 第1絶縁基板に、第1表面処理を施した第1配線パターンを形成して第1回路基板を作製する工程と、
    第2絶縁基板に、前記第1表面処理と比較して耐切削液性及び/又は耐湿性が劣る第2表面処理を施した第2配線パターンを形成して第2回路基板を作製する工程と、
    前記第1回路基板に前記第2回路基板を接続する工程と、を備え
    前記第2回路基板は、平面視において、前記第1回路基板の隅部よりも内側に位置していることを特徴とする、回路基板の製造方法。
  4. 一の絶縁基板における第1領域及び第2領域に配線パターンを形成する工程と、
    前記第2領域を覆う第1マスキングを実施してから、前記第1領域に第1の材料で第1表面処理を施す工程と、
    前記第1マスキングを解除すると共に前記第1領域を覆う第2マスキングを実施してから、前記第2領域に、前記第1の材料とは異なる第2の材料で、前記第1表面処理と比較して耐切削液性及び/又は耐湿性が劣る第2表面処理を施す工程と、を備えていることを特徴とする、回路基板の製造方法。
JP2018037907A 2018-03-02 2018-03-02 回路基板及びその製造方法 Active JP6661681B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018037907A JP6661681B2 (ja) 2018-03-02 2018-03-02 回路基板及びその製造方法
DE102019000951.7A DE102019000951A1 (de) 2018-03-02 2019-02-08 Leiterplatte und Verfahren zu deren Herstellung
US16/272,620 US10617002B2 (en) 2018-03-02 2019-02-11 Circuit board and manufacturing method thereof
CN201910120555.2A CN110225645B (zh) 2018-03-02 2019-02-18 电路基板和电路基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018037907A JP6661681B2 (ja) 2018-03-02 2018-03-02 回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019153696A JP2019153696A (ja) 2019-09-12
JP6661681B2 true JP6661681B2 (ja) 2020-03-11

Family

ID=67622905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018037907A Active JP6661681B2 (ja) 2018-03-02 2018-03-02 回路基板及びその製造方法

Country Status (4)

Country Link
US (1) US10617002B2 (ja)
JP (1) JP6661681B2 (ja)
CN (1) CN110225645B (ja)
DE (1) DE102019000951A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230276569A1 (en) * 2020-08-03 2023-08-31 Fanuc Corporation Printed circuit board for degradation detection

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172281A (ja) * 1995-12-18 1997-06-30 Fanuc Ltd ファンモータの実装方法
JPH1062476A (ja) * 1996-08-13 1998-03-06 Fuji Electric Co Ltd 電子機器のプリント板劣化検出装置
JP3952660B2 (ja) 2000-03-06 2007-08-01 株式会社日立製作所 制御盤
JP2001358429A (ja) * 2000-06-15 2001-12-26 Toshiba Corp プリント配線板の劣化検出方法および装置
JP2004179456A (ja) * 2002-11-28 2004-06-24 Mitsubishi Electric Corp プリント配線板
JP4249666B2 (ja) * 2004-06-30 2009-04-02 ファナック株式会社 プリント配線板
JP4224056B2 (ja) * 2005-12-22 2009-02-12 株式会社東芝 基板検査方法、プリント配線板および電子回路装置
JP4829358B2 (ja) * 2010-03-30 2011-12-07 株式会社東芝 モジュールおよび電子機器
KR20110133157A (ko) * 2010-06-04 2011-12-12 삼성전기주식회사 회로 기판 및 회로 기판의 불량 처리 장치
KR20140060767A (ko) * 2012-11-12 2014-05-21 삼성전기주식회사 회로 기판 및 그 제조 방법
JP2016012702A (ja) * 2014-06-30 2016-01-21 ファナック株式会社 ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法
JP6121965B2 (ja) * 2014-09-29 2017-04-26 ファナック株式会社 劣化検出用配線パターンを備えたプリント板およびその製造方法
EP3291657B1 (en) * 2016-08-30 2023-09-27 Inventronics GmbH A method of manufacturing support structures for lighting devices

Also Published As

Publication number Publication date
JP2019153696A (ja) 2019-09-12
DE102019000951A1 (de) 2019-09-05
US20190274215A1 (en) 2019-09-05
CN110225645A (zh) 2019-09-10
CN110225645B (zh) 2021-02-26
US10617002B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
CN107960017B (zh) 线路板阻焊层的加工方法
JP4387336B2 (ja) ハーフエッチングされたはんだボールパッド及び切断されたメッキラインを具備するbgaパッケージ及びその製造方法
KR101089959B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP6157968B2 (ja) 配線回路基板およびその製造方法
JP2011096721A (ja) 配線回路基板およびその製造方法
US20190029122A1 (en) Encapsulation of circuit trace
KR20160099381A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP6661681B2 (ja) 回路基板及びその製造方法
JP2016012702A (ja) ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法
KR100723489B1 (ko) 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법
TWI567888B (zh) 封裝結構及其製法
KR20160149612A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN105097757A (zh) 芯片封装基板、芯片封装结构及制作方法
TWI606763B (zh) 電路板及其製作方法
KR20120084752A (ko) 다층 연성기판의 금속층 구조 및 그 제조방법
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
JP2005354030A (ja) 回路板の製法
US20170013710A1 (en) Circuit board and manufacturing method thereof
US10085338B2 (en) Printed circuit board with flux reservoir
JP7322456B2 (ja) 電子部品搭載基板
US20030164303A1 (en) Method of metal electro-plating for IC package substrate
US8853551B2 (en) Wired circuit board and producing method thereof
TWI725183B (zh) 用於在一電感器之一本體上噴塗塗料的方法
KR100651518B1 (ko) Osp를 이용한 bga 기판의 제작방법
US8720053B2 (en) Process of fabricating a circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191021

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200212

R150 Certificate of patent or registration of utility model

Ref document number: 6661681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150