JP4829358B2 - モジュールおよび電子機器 - Google Patents
モジュールおよび電子機器 Download PDFInfo
- Publication number
- JP4829358B2 JP4829358B2 JP2010078859A JP2010078859A JP4829358B2 JP 4829358 B2 JP4829358 B2 JP 4829358B2 JP 2010078859 A JP2010078859 A JP 2010078859A JP 2010078859 A JP2010078859 A JP 2010078859A JP 4829358 B2 JP4829358 B2 JP 4829358B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- detector
- circuit board
- module
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31717—Interconnect testing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
本発明はモジュールおよび電子機器に関する。
例えばコンピュータ、携帯電話、カメラ一体型ビデオのような電子機器は、回路基板にCPU,メモリのような能動素子および受動素子を実装したモジュールが搭載されている。このような電子機器において、例えば各素子と回路基板の回路パターンとを接合する接合材に破断が生じると、CPU,メモリの損傷等の重大な問題を引き起こす。
特許文献1は、不良検出用の配線パターンを並列に配線し、配線パターンを覆うレジストを薄くし、腐食とイオンマイグレーションによるショートの両方を検出することを可能な障害検出回路が開示されている。
特許文献2は、検出用の配線パターン幅を狭くし、エレクトロマイグレーションを発生し易くするなど、配線パターンに特徴を持たせて半導体集積回路の状態をモニタリングする発明が開示されている。
特許文献3は、半導体装置のAl配線の腐食やエレクトロマイグレーションによる不良を予測する発明が開示されている。
しかしながら、特許文献1〜3の発明はいずれも回路パターンと接合材の接合部における故障を予兆する構造とは異なる。
本発明は、回路基板に信号回路とは別の検出回路を設け、カーケンダルボイドやエレクトロマグレーションよる例えば能動素子と回路パターンを接続する接合材の接合部に対応する破断を検出して能動素子の接合部を含む回路基板の故障を予兆することが可能なモジュールおよびこのモジュールを搭載した電子機器を提供する。
上記の課題を解決するために、本発明の第1態様によると第1導体で形成された回路パターンを有する回路基板と、前記第1導体とは異なる第2導体で形成された接合材と、前記接合材により前記回路パターンに接合された受動素子および能動素子と、前記回路基板に信号回路と別に設けられた検出回路とを備え、
前記検出回路は前記回路基板に設けられ、前記第1の導体と前記第2の導体とを電気的に接続した検出器と、前記検出器に電流を流す電源部と、前記検出器の一方の導体と前記電源の間に介在され、前記第1、第2の導体間の電気的特性を測定する計測部とを備えること特徴とするモジュールが提供される。
前記検出回路は前記回路基板に設けられ、前記第1の導体と前記第2の導体とを電気的に接続した検出器と、前記検出器に電流を流す電源部と、前記検出器の一方の導体と前記電源の間に介在され、前記第1、第2の導体間の電気的特性を測定する計測部とを備えること特徴とするモジュールが提供される。
本発明の第2態様によると、筐体と、この筐体内に搭載されたモジュールとを具備した電子機器であって、
前記モジュールは、第1導体で形成された回路パターンを有する回路基板と、前記第1導体とは異なる第2導体で形成された接合材と、前記接合材により前記回路パターンに接合された受動素子および能動素子と、前記回路基板に信号回路と別に設けられた検出回路とを備え、前記検出回路は前記回路基板に設けられ、前記第1の導体と前記第2の導体とを電気的に接続した検出器と、前記検出器に電流を流す電源部と、前記検出器の一方の導体と前記電源の間に介在され、前記第1、第2の導体間の電気的特性を測定する計測部とを備えることを特徴とする電子機器が提供される。
前記モジュールは、第1導体で形成された回路パターンを有する回路基板と、前記第1導体とは異なる第2導体で形成された接合材と、前記接合材により前記回路パターンに接合された受動素子および能動素子と、前記回路基板に信号回路と別に設けられた検出回路とを備え、前記検出回路は前記回路基板に設けられ、前記第1の導体と前記第2の導体とを電気的に接続した検出器と、前記検出器に電流を流す電源部と、前記検出器の一方の導体と前記電源の間に介在され、前記第1、第2の導体間の電気的特性を測定する計測部とを備えることを特徴とする電子機器が提供される。
本発明によれば、回路基板に信号回路とは別の検出回路を設け、この検出回路でカーケンダルボイドやエレクトロマグレーションよる例えば能動素子と回路パターンを接続する接合材の接合部に対応する破断を検出して能動素子の接合部を含む回路基板の故障を予兆することによって、実装されるCPU,メモリのような能動素子に故障が発生する前にデータのバックアップ、修理などの対応を行うことが可能なモジュールおよびこれを搭載した電子機器を提供できる。
以下、本発明の実施形態に係るモジュールおよび電子機器を図面を参照して説明する。
(第1実施形態)
図1は、第1実施形態に係るモジュールを示す部分切欠した要部平面図、図2は図1のモジュールの検出器を示す断面図、図3は図2の検出器における破断の要因を説明するための平面図、図4は図2の検出器における破断に至る過程を示す断面図である。
図1は、第1実施形態に係るモジュールを示す部分切欠した要部平面図、図2は図1のモジュールの検出器を示す断面図、図3は図2の検出器における破断の要因を説明するための平面図、図4は図2の検出器における破断に至る過程を示す断面図である。
モジュール1は、回路基板2を備えている。回路基板2は信号回路としての銅(Cu)からなる第1導体で形成された回路パターン3を有する。例えばCPU,メモリ、ボールグリドアレイ(BGA)のような能動素子および受動素子(いずれも図示せず)は、回路パターン3に錫合金はんだからなる第2導体から形成された接合材を介して接合されている。
回路基板2は、信号回路とは別の検出回路4を有する。この検出回路4は、検出器5を備えている。検出器5は、図2に示すように回路基板2に形成され、前記回路パターン3と同材質、すなわち銅からなる2つの第1導体6a,6bと、これらの第1導体6a,6b間に配置して電気的に接続され、前記接合材と同材質、すなわち第1導体6a,6bに対して異種金属である錫合金はんだからなる第2導体7とから構成されている。錫合金はんだは、例えばSn3.0Ag0.5Cuはんだ、またはSn4.0Ag0.5Cuはんだである。第1導体6aは電源部(図示せず)の一方の端子が挿入されるランド8aに信号回路と別の回路パターン9aを通して接続されている。第1導体6bは電源部(図示せず)の他方の端子が挿入されるランド8bに信号回路と別の回路パターン9bを通して接続されている。電源部は、前記検出器5に電流を流す。第1導体6a,第2導体7および第1導体6bの間の電気的特性、例えば電流を測定するための電流計測部10は、第1導体6bとランド9bの間の回路パターン9bに介装されている。この電流計測部10は、モジュール1に実装された例えばCPUに接続されている。電流計測部10での検出信号は、CPUに出力され、CPUはこの検出信号の入力によりデータのバックアップを実行する動作がなされ、かつ修理を促す信号を出力する。
このような第1実施形態に係るモジュール1において、錫合金はんだ、例えばSn3.0Ag0.5Cuはんだからなる第2導体7とCuからなる第1導体(例えば6b)の接合部には、錫と銅からなる金属間化合物層が形成される。図示しない電源部から電流を第1導体6a,6bに回路パターン9a,9bを通して流すと、錫合金からなる第2導体7、金属間化合物層および銅からなる第1導体6b間の抵抗値が異なるために、Cu,Sn相互の拡散が生じて図3に示すように第2導体7から第1導体6bに向けて錫と銅の金属間化合物層(Cu6Sn5層)11aおよび金属化合物層(Cu3Sn層)11bが形成される。同時に、図3に示すように金属化合物層(Cu3Sn層)11bに原子拡散速度の差異によってカーケンダルボイド12が発生する。原子拡散速度が加速されると、エレクトロマグレーション、つまり電気伝導体の中でイオンが徐々に移動することで材質の形状に欠損・断線が生じる現象、が生じ、図4に示すように第2導体7と第1導体6bの間の接合が破断して導通が取れなくなる。すなわち、CPU,メモリ、ボールグリッドアレイ(BGA)のような能動素子は回路基板2の回路パターン3に錫合金はんだからなる接合材により接合して実装され、回路パターン3と錫合金はんだからなる接合材の接合構成が回路基板2に配置した前述の検出器5と同じであるため、検出器5の破断状況は前記能動素子における錫合金はんだからなる接合材と回路パターン3と接合部の破断を反映している。したがって、検出器5の破断状態を電流計測部10で検出することによって、CPU,メモリ、ボールグリッドアレイ(BGA)のような能動素子の接合材と回路パターンとの接合部を含めた回路基板2の故障を予兆することができる。特に、後述する(1)〜(6)で説明するように検出器の第1導体と第2導体間の破断速度を速め、能動素子における錫合金はんだからなる接合材と回路パターン3と接合部の破断の前に検出器5を破断させることにより、CPU,メモリ、ボールグリッドアレイ(BGA)のような能動素子の接合材と回路パターンとの接合部を含めた回路基板2の故障をより確実に予兆することができる。
具体的には、第1実施形態に係るモジュールを電子機器に搭載したときの検出回路の判定等を図5に示すフローチャートを用いて説明する。
電子機器の起動がステップS1において外部から入力されると、検出回路4の検出器5への通電がなされる(ステップS2)。ステップS3においてYES(電流計測部10に電流が流れる。)であれば、ステップS4で正常起動として判定する。ステップS3でNO(電流計測部10に電流が流れない。)であれば、ステップS5において電流計測部10の検出信号が電子機器のCPUに出力され、CPUのデータのバックアップを実行する動作がなされ、かつ修理を促す信号が出力される。その後、ステップS6において強制起動または停止(いずれの場合も記録を残す)。
以上、第1実施形態に係るモジュール1によれば回路基板2に前述した故障に対する予兆構造、すなわち検出回路4を設けることによって、CPU,メモリ、ボールグリッドアレイ(BGA)のような能動素子の接合材と回路パターンの接合部を含めた回路基板の故障を予兆できるため、実装されるCPU,メモリのような能動素子に故障が発生する前にデータのバックアップ、修理などの対応を行うことができる。
なお、第1導体6a,第2導体7および第1導体6bの間の電気的特性は、電流の他に、抵抗値、電圧を挙げることができる。電気的特性として抵抗値を測定する場合には、計測部は抵抗計測部が用いられる。また、電気的特性として電圧を測定する場合には、計測部は電圧計測部が用いられる。
次に、第1実施形態に係るモジュールにおける検出器の他の態様を図面等を参照して説明する。
(1)検出器の第2導体の材質(錫合金はんだ)としてSn3.0Ag0.5Cuはんだ、またはSn4.0Ag0.5Cuはんだを用いたが、Sn3.5Agはんだを用いてもよい。このようなはんだは、Cuを含まないため、このSn3.5Agはんだからなる第2導体とCuからなる第1導体との接合において、第1導体から第2導体へのCuの拡散速度は速くなる。その結果、第1導体と第2導体間への金属間化合物層の成長が速くなるため、カーケンダルボイドの発生・成長が促進され、それら導体間の接合部の破断を早期に検出することが可能となる。
(2)図6に示す検出器5は、前述した第1導体6a、6b間に複数、例えば第2導体7、第1導体6、第2導体7、第1導体6および第2導体7を直列に配置した構造を有する。
このような検出器5は、第1導体と第2導体の接合部が前述した図2に示す形態よりも多くなるため、接合部の破断の検出率、検出精度を向上できる。例えば第1導体と第2導体の接合部1つの検出率が95%であると、n個の検出部を直列に配置することによって、検出率[%]={1×(0.05)n}×100になる。3〜5個の第1導体と第2導体の接合部を設けることによって高い検出率を得ることができる。
(3)図7に示す検出器5は、第1導体6aと第2導体7の間、および第2導体7と第1導体6bの間にAu層(またはAg層)13を介在した構造を有する。Au層(またはAg層)13は第1導体6a.6bの第2導体7との接合面を含む上面にAuめっき、またはAgめっきを施すことにより形成することができる。
このような検出器5によれば、AuまたはAgはCuに比べて錫合金はんだへの拡散速度が速い、つまりAu層(またはAg層)13から第2導体7へのAuまたはAgの拡散速度は速くなるため、第1導体6a,6bのAu層(またはAg層)13と第2導体7間への金属間化合物層の成長が速くなる。その結果、カーケンダルボイドの発生・成長が促進され、接合部の破断を早期に検出することが可能となる。
(4)図8の検出器5は、Cuからなる矩形突起14a,14bを第1導体6a.6bから第2導体7側に一体的に延出して第2導体7とそれぞれ接合した構造を有する。図9の検出器5は、Cuからなる三角形突起15a,15bを第1導体6a.6bから第2導体7側に一体的に延出して第2導体7とそれぞれ接合し、図8に比べて第2導体7に対する接合面積を小さくした構造を有する。
このような図9に示す検出器5は、図8に示す検出器5に比べてCuからなる三角形突起15a,15bと錫合金はんだからなる第2導体7との接合面積が小さくなり、これらの間に生成される金属間化合物層の面積が小さくなるため、カーケンダルボイドの発生・成長、エレクトロマイグレーションに起因する接合部の破断速度が速くなり、早期検出が可能となる。
(5)図10は、回路基板2にバッテリコネクタ21、電源コネクタ22およびCPU23を実装したモジュール1を示す。このようなモジュール1において、図11に示すように電流が大きく発熱量の大きいCPU23下部の回路基板2に検出器5を配置する。なお、CPU23は複数の電極24を有し、この電極24は金バンプ25を介して回路基板2の回路パターン3に接続されている。
このような図11に示すモジュール1において、検出器5がCPU23の発熱により加熱される。検出器5を構成する銅からなる第1導体および錫合金はんだからなる第2導体での原子運動は高い温度の方が活発であり、拡散速度も速くなるため、第1導体と第2導体の間への金属間化合物層の成長が速くなる。その結果、カーケンダルボイドの発生・成長、エレクトロマイグレーションに起因する接合部の破断速度が速くなり、検出器5による検出精度を高めることができる。
なお、検出器はCPU直下に限らず、発熱が大きいバッテリコネクタ21または電源コネクタ22近傍の回路基板2に配置してもよい。
(6)図12に示すモジュール1は、回路基板2と、上面に半導体チップ26が接合され、下面に複数の電極27を有するボールグリッドアレイ(BGA)基板28とを備え、BGA基板28の電極27が錫合金はんだ(例えばSn3.0Ag0.5Cuはんだ)からなる複数のバンプ29を介して回路基板2の回路パターン3に接合した構造を有する。このモジュール1において、回路基板2に銅からなる第1導体6a,6bが所望の距離を隔てて配置され、これら第1導体6a,6bとBGA基板28の電極27とが錫合金はんだ(例えばSn3.0Ag0.5Cuはんだ)からなるバンプ29を介して接合されている。すなわち、検出器5は第1導体6a,6b間に第2導体としての錫合金はんだからなるバンプ29が接合した構造を有する。
このような図12に示すモジュール1において、BGA基板28の半導体チップ26が動作中に発熱して高温になり、半導体チップ26下にBGA基板28を介して位置する検出器5の錫合金はんだからなるバンプ29(第2導体)が加熱される。錫合金はんだからなるバンプ29(第2導体)での原子運動は高い温度の方が活発であり、拡散速度も速くなるため、第1導体6a,6bとバンプ29(第2導体)の間への金属間化合物層の成長が速くなる。その結果、カーケンダルボイドの発生・成長、エレクトロマイグレーションに起因する接合部の破断速度が速くなり、検出器5による検出精度を高めることができる。
なお、BGA基板下の回路基板に検出器を配置する構造において、図13に示すように回路基板2に銅からなる第1導体6a,6bを所望の距離を隔てて配置し、これら第1導体6a,6bとBGA基板28の電極27,27とを錫合金はんだ(例えばSn3.0Ag0.5Cuはんだ)からなるバンプ29,29を介して接合し、さらにバンプ29,29をBGA基板28内部の配線30で接続してもよい。すなわち、図13に示すモジュール1の検出器5は第1導体6a,6bが第2導体としての錫合金はんだからなるバンプ29、電極27、配線30、電極27および第2導体としての錫合金はんだからなるバンプ29を経由して接合した構造を有する。
また、図12に示すBGA基板下の回路基板に検出器を配置する構造において、図14に示すようにBGA基板28下の回路基板2に検出器5を複数、例えば5つ配置してもよい。
このような図14に示すモジュール1において、複数の検出器5をBGA基板28下の回路基板2に配置することによって、第1導体と第2導体の接合部の破断の検出精度をより一層高めることができる。
さらに、図15に示すようにBGA基板に検出器を配置した構造にしてもよい。すなわち、BGA基板28の表面には銅からなる複数の上面電極31が形成されていると共に、銅からなる第1導体6a,6bが所望の距離を隔てて形成されている。BGA基板28の裏面には、複数の電極27が形成され、これら電極27には図示しない回路基板の回路パターンと接続される錫合金はんだボール(バンプ)29が接合されている。半導体チップ26の下面には複数の電極32が形成され、かつこれらの電極32下面にはバリヤーメタル層33が形成されている。BGA基板28の上面電極31は錫合金はんだ(例えばSn3.0Ag0.5Cuはんだ)からなる複数のバンプ34を介して半導体チップ26のバリヤーメタル層33に接合されている。BGA基板28の上面の第1導体6a,6bと半導体チップ26のバリヤーメタル層33とが錫合金はんだ(例えばSn3.0Ag0.5Cuはんだ)からなるバンプ34を介して接合されている。すなわち、検出器5は第1導体6a,6b間に第2導体としての錫合金はんだからなるバンプ34が接合した構造を有する。
このような図15に示すモジュール1において、半導体チップ26が動作中に発熱して高温になり、半導体チップ26直下に位置する検出器5の錫合金はんだからなるバンプ34(第2導体)が加熱される。錫合金はんだからなるバンプ34(第2導体)は前述した図12に示す錫合金はんだからなるバンプ29(第2導体)に比べてより温度負荷が高くなり、原子運動もより一層活発になって拡散速度も速くなるため、第1導体6a,6bとバンプ34(第2導体)の間への金属間化合物層の成長が速くなる。その結果、カーケンダルボイドの発生・成長、エレクトロマイグレーションに起因する接合部の破断速度が速くなり、検出器5による接合部破断の検出精度を高めることができる。
(7)図16に示すモジュール1の検出器5は、銅からなる第1導体6a、6bと、これらの第1導体6a,6b間に配置され、導電性接着剤からなる第2導体35とから構成されている。
このような図16に示すモジュール1において、電流を第1導体6a,6b間に流すと、導電性接着剤からなる第2導体35が経時劣化を生じて第1導体6a,6bから剥離し、例えば第2導体35と第1導体6bの間の導通が取れなくなる。この状態は、図示しない電流計測部で検出される。その結果、CPU,メモリ、ボールグリッドアレイ(BGA)のような能動素子と回路パターンとの間の接合材を含めた回路基板の故障を予兆できる。
(第2実施形態)
図17は第2実施形態に係る電子機器、例えばノート型のポータブルコンピュータを示す斜視図である。
図17は第2実施形態に係る電子機器、例えばノート型のポータブルコンピュータを示す斜視図である。
ポータブルコンピュータ41は、機器本体42と、機器本体42に支持されたディスプレイユニット43とを備えている。機器本体42は、筐体44を有する。この筐体44は、矩形状のベース45とこれに嵌合されたほぼ矩形状のカバー46とを有し、偏平な箱状に形成されている。
筐体44を構成するカバー46は、アクリル等の光透過性を有する樹脂により形成されている。カバー46の中央部および後半部に亘ってほぼ矩形状の開口47が形成され、この開口47内にキーボード48が露出して設けられている。
キーボード48下のベース45上には、前述したモジュール1が搭載されている。カバー46のほぼ前半部分は、パームレスト49を形成している。パームレスト49の中央部には、開口50が形成され、この開口50内にトラックパッド51が露出して設けられている。トラックパッド51の手前側のパームレスト49には、開口52が形成され、開口52内に決定スイッチ53が露出して設けられている。決定スイッチ53の左側のパームレスト49には、開口54が形成され、開口54内に指紋読み取り部55が設けられている。
ディスプレイユニット43は、ディスプレイハウジング56およびディスプレイハウジング56に収容された液晶パネル57を備えている。ディスプレイハウジング56は一対のヒンジ部58により機器本体42の筐体44に対して回動可能に支持されている。ディスプレイハウジング56の前壁には、表示用の窓部59が形成されている。窓部59は前壁の大部分にわたる大きさを有し、この窓部59を通して液晶パネル57の表示画面がディスプレイハウジング56の外方に露出している。
前述した筐体44内に搭載されたモジュール1は、前述した図1および図2に示すように回路基板2に形成された信号回路とは別の検出回路4を備えている。検出回路4は、検出器5を備えている。検出器5は、前述したように銅からなる2つの第1導体6a,6bと、これらの第1導体6a,6b間に配置して接続され、第1導体6a,6bに対して異種金属である錫合金はんだ(例えばSn3.0Ag0.5Cuはんだ)からなる第2導体7とから構成されている。第1導体6aは電源(図示せず)の一方の端子が挿入されるランド8aに信号回路と別の回路パターン9aを通して接続されている。第1導体6bは電源(図示せず)の他方の端子が挿入されるランド8bに信号回路と別の回路パターン9bを通して接続されている。第1導体6a,第2導体7および第1導体6bの間の電流を測定するための電流計測部10は、第1導体6bとランドの間の回路パターン9bに介装されている。
このような図17に示す第2実施形態に係るポータブルコンピュータ41は、回路基板2に検出回路4を設けたモジュール1が搭載されているため、CPU,メモリ、ボールグリッドアレイ(BGA)のような能動素子と回路パターンとの間の接合材を含めた回路基板2の故障を予兆できるため、信頼性を向上できると共に、安全性を高めることができる。
また、筐体44内に前述した図6、図7および図9に示す検出器5を有するモジュール1を搭載すれば、回路基板2の故障を迅速かつ精度よく予兆できるため、より一層高い信頼性および安全性を有するポータブルコンピュータを提供できる。
なお、第2実施形態に係る電子機器はノート型のポータブルコンピュータに限らず、携帯電話、PHS,カメラ一体型VTR等にも適用できる。
1…モジュール、2…回路基板、4…検出回路、5…検出器、6a,6b,6…第1導体、7、35…第2導体、10…電流計測部、13…Au層(またはAg層)、23…CPU,26…半導体チップ、28…ボールグリッドアレイ(BGA)基板、41…ポータブルコンピュータ、42…機器本体、43…ディスプレイユニット、44…筐体、56…ディスプレイハウジング。
Claims (16)
- 第1導体で形成された回路パターンを有する回路基板と、前記第1導体とは異なる第2導体で形成された接合材と、前記接合材により前記回路パターンに接合された受動素子および能動素子と、前記回路基板に信号回路と別に設けられた検出回路とを備え、
前記検出回路は前記回路基板に設けられ、前記第1の導体と前記第2の導体とを電気的に接続した検出器と、前記検出器に電流を流す電源部と、前記検出器の一方の導体と前記電源の間に介在され、前記第1、第2の導体間の電気的特性を測定する計測部とを備えること特徴とするモジュール。 - 前記第1導体は銅から形成され、前記第2導体は錫合金はんだから形成されることを特徴とする請求項1記載のモジュール。
- 金めっきまたは銀めっきからなる第3導体層がさらに前記第1導体の接合面を少なくとも覆うことを特徴とする請求項1記載のモジュール。
- 2つの前記第1導体は前記第2導体を挟んで接合されることを特徴とする請求項1記載のモジュール。
- 前記能動素子が電子部品で、前記検出器の第2導体が前記電子部品に接合されることを特徴とする請求項1記載のモジュール。
- 複数の前記検出器は前記回路基板に直列に接続して形成されることを特徴とする請求項1記載のモジュール。
- 前記計測部が電流計測部であることを特徴とする請求項1記載のモジュール。
- 前記第1導体は銅から形成され、前記第2導体は導電性接着剤から形成されることを特徴とする請求項1記載のモジュール。
- 筐体と、この筐体内に搭載されたモジュールとを具備した電子機器であって、
前記モジュールは、第1導体で形成された回路パターンを有する回路基板と、前記第1導体とは異なる第2導体で形成された接合材と、前記接合材により前記回路パターンに接合された受動素子および能動素子と、前記回路基板に信号回路と別に設けられた検出回路とを備え、前記検出回路は前記回路基板に設けられ、前記第1の導体と前記第2の導体とを電気的に接続した検出器と、前記検出器に電流を流す電源部と、前記検出器の一方の導体と前記電源の間に介在され、前記第1、第2の導体間の電気的特性を測定する計測部とを備えることを特徴とする電子機器。 - 前記第1導体は銅から形成され、前記第2導体は錫合金はんだから形成されることを特徴とする請求項9記載の電子機器。
- 金めっきまたは銀めっきからなる第3導体層がさらに前記第1導体の接合面を少なくとも覆うことを特徴とする請求項9記載の電子機器。
- 2つの前記第1導体は前記第2導体を挟んで接合されることを特徴とする請求項9記載の電子機器。
- 前記能動素子が電子部品で、前記検出器の第2導体が前記電子部品に接合されることを特徴とする請求項9記載の電子機器。
- 複数の前記検出器は前記回路基板に直列に接続して形成されることを特徴とする請求項9記載の電子機器。
- 前記計測部が電流計測部であることを特徴とする請求項9記載の電子機器。
- 前記第1導体は銅から形成され、前記第2導体は導電性接着剤から形成されることを特徴とする請求項9記載の電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010078859A JP4829358B2 (ja) | 2010-03-30 | 2010-03-30 | モジュールおよび電子機器 |
US13/034,520 US8451614B2 (en) | 2010-03-30 | 2011-02-24 | Module and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010078859A JP4829358B2 (ja) | 2010-03-30 | 2010-03-30 | モジュールおよび電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011209199A JP2011209199A (ja) | 2011-10-20 |
JP4829358B2 true JP4829358B2 (ja) | 2011-12-07 |
Family
ID=44709462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010078859A Expired - Fee Related JP4829358B2 (ja) | 2010-03-30 | 2010-03-30 | モジュールおよび電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8451614B2 (ja) |
JP (1) | JP4829358B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016532074A (ja) * | 2013-07-01 | 2016-10-13 | 株式会社日立製作所 | はんだ接合の予備診断のための電子アセンブリ |
US10379156B2 (en) * | 2015-05-29 | 2019-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump ball testing system and method |
JP6661681B2 (ja) * | 2018-03-02 | 2020-03-11 | ファナック株式会社 | 回路基板及びその製造方法 |
CN111175636B (zh) * | 2020-01-02 | 2022-09-13 | 广东科学技术职业学院 | 邦定检测电路及邦定检测装置 |
JPWO2021153023A1 (ja) | 2020-01-31 | 2021-08-05 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4812742A (en) * | 1987-12-03 | 1989-03-14 | Unisys Corporation | Integrated circuit package having a removable test region for testing for shorts and opens |
JPH05121513A (ja) | 1991-10-24 | 1993-05-18 | Fujitsu Ltd | 半導体集積回路装置 |
JP3459765B2 (ja) * | 1997-07-16 | 2003-10-27 | シャープ株式会社 | 実装検査システム |
JPH11260878A (ja) | 1998-03-09 | 1999-09-24 | Hitachi Ltd | 半導体装置とその不良予測機構 |
JP4246835B2 (ja) * | 1999-03-09 | 2009-04-02 | ローム株式会社 | 半導体集積装置 |
JP2003004794A (ja) * | 2001-06-18 | 2003-01-08 | Canon Inc | 電子部品、回路基板及び電子部品と回路基板のはんだ付け接合の検査方法 |
JP2008251608A (ja) * | 2007-03-29 | 2008-10-16 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2009216391A (ja) | 2008-03-06 | 2009-09-24 | Oki Electric Ind Co Ltd | 障害検出回路、障害検出システムおよび障害検出方法 |
JP2009257863A (ja) * | 2008-04-15 | 2009-11-05 | Ricoh Elemex Corp | 電子回路基板 |
-
2010
- 2010-03-30 JP JP2010078859A patent/JP4829358B2/ja not_active Expired - Fee Related
-
2011
- 2011-02-24 US US13/034,520 patent/US8451614B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8451614B2 (en) | 2013-05-28 |
US20110242781A1 (en) | 2011-10-06 |
JP2011209199A (ja) | 2011-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110896591B (zh) | 柔性电路板、包括其的芯片封装及包括芯片封装的电子设备 | |
US11239172B2 (en) | Flexible circuit board and chip package including same | |
JP4829358B2 (ja) | モジュールおよび電子機器 | |
US10986726B2 (en) | Flexible circuit board for all-in-one chip on film, chip package including same, and electronic device including same | |
CN101763186B (zh) | 触控面板 | |
US20110075387A1 (en) | Strain Measurement Chips For Printed Circuit Boards | |
KR101697603B1 (ko) | 반도체 패키지 | |
KR20140008174A (ko) | 반도체 칩 모듈 및 이를 갖는 반도체 패키지 | |
KR102438205B1 (ko) | 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스 | |
US9209133B2 (en) | Semiconductor apparatus | |
KR102430863B1 (ko) | 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스 | |
JP4621780B2 (ja) | プリント回路板、電子機器 | |
CN111399681A (zh) | 触控面板与电子装置 | |
KR102374299B1 (ko) | 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스 | |
JP2009141082A (ja) | 半導体装置 | |
JP2002196703A (ja) | 半導体素子の実装構造及びその構造を有する液晶表示装置 | |
JP4955997B2 (ja) | 回路モジュールおよび回路モジュールの製造方法 | |
JP2006005183A (ja) | 半導体部品の実装方法および実装装置 | |
JP2010262964A (ja) | 半導体装置、半導体装置の検査方法、半導体装置マザー基板、及び半導体装置の製造方法、並びに電子機器 | |
JP2006245186A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |