JP2003004794A - 電子部品、回路基板及び電子部品と回路基板のはんだ付け接合の検査方法 - Google Patents

電子部品、回路基板及び電子部品と回路基板のはんだ付け接合の検査方法

Info

Publication number
JP2003004794A
JP2003004794A JP2001183338A JP2001183338A JP2003004794A JP 2003004794 A JP2003004794 A JP 2003004794A JP 2001183338 A JP2001183338 A JP 2001183338A JP 2001183338 A JP2001183338 A JP 2001183338A JP 2003004794 A JP2003004794 A JP 2003004794A
Authority
JP
Japan
Prior art keywords
electronic component
circuit board
solder
solder joint
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001183338A
Other languages
English (en)
Inventor
Shunichi Haga
俊一 羽賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001183338A priority Critical patent/JP2003004794A/ja
Publication of JP2003004794A publication Critical patent/JP2003004794A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 (修正有) 【課題】電子部品と回路基板が対向する電極ではんだ接
合する電子回路装置において、非破壊検査方法で、はん
だ接合形状を検出しはんだ接合部のはんだ未溶融不良を
検出しはんだ接合不良のない信頼性の高い電子回路装置
を提供する。 【解決手段】 電子部品1と回路基板2が対抗する電極
構造の電子部品において、検査対象の電極に近い位置に
導通構造体501,502を設ける。一方回路基板に
は、相通構造体に対応する位置にはんだづけ探針用ラン
ド601,602を設ける。そして、はんだ接合後、探
針ランドに探針し、探針10間の電気的な導通状態を検
出することで、はんだ接合不良を検査する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品および電
子部品を搭載する回路基板およびそのはんだ接合を検査
する方法に関するものである。
【0002】
【従来の技術】電子機器の小型、軽量、多機能化の流れ
の中で、電子部品と回路基板のはんだ付けについて、電
子部品は、狭ピッチ多ピン化に対応し、BGA,CSP
等のボール状の電極を有する電子部品が多く利用される
ようになってきている。これらの電子部品のはんだ接合
部は微細であり、回路基板にスクリーン印刷等の方法に
より塗布されたはんだペーストとを一括にリフロ加熱す
ることにより電子部品の電極とはんだペーストが合金化
されはんだ接合部が形成されるのが一般的である。
【0003】図8a、図8bは、従来から一般的に用い
られている多数のボール状はんだ電極を有するBGAと
回路基板とのはんだ接合部をあらわす図である。図8a
はBGAと回路基板のはんだ接合前の図であり、図8b
はBGAと回路基板のはんだ接合後をあらわす図であ
る。
【0004】図9は、BGAと回路基板のはんだ接合部
がはんだ未溶融による接合不良である場合をあらわす図
である。
【0005】図8a、図8b及び図9において、1は電
子部品、2は電子部品を搭載する回路基板、3は電子部
品1の電極、6は回路基板2上のはんだつけランド、7
ははんだつけランドに供給されたはんだペースト、11
はBGA1のレジスト、12は回路基板2上のレジスト
である。
【0006】BGA1のボール状のはんだ電極3と対応
する回路基板2上の銅ランド6に塗布されたはんだペー
スト7とを位置決め後、BGA1を回路基板2上に搭載
する。その後リフロー工程を通すことにより、はんだ電
極3とはんだペースト7はリフロー工程の熱で溶融し、
BGA1の電極3と回路基板2の銅ランド6とのはんだ
接合部が形成される。この接合部の形状は、BGA1の
はんだ電極3がリフロー加熱とBGA1の重量によりつ
ぶれた形状となり、はんだ接合形状の高さは、リフロー
前のBGAのはんだ電極の高さより低くなる。
【0007】また、リフローの加熱が不足あるいははん
だの濡れ不足によるはんだ接合部のはんだ不良の場合、
はんだ接合高さ(D’)は、正常にはんだ接合された場
合(D)に比較して、高いのが一般的である。
【0008】BGAと回路基板のはんだ接合部の不良の
検査方法としては、目視または顕微鏡によるはんだ接合
部形状の外観を検査する方法と特開平8−203972
号公報に示される様なX線による透過画像観察する非破
壊検査方法とはんだ接合周辺を樹脂で封止し研磨して断
面を観察する破壊検査法がある。
【0009】
【発明が解決しようとする課題】しかしながら、従来の
BGAのはんだ電極に対応した回路基板上のはんだ付け
ランドでは、BGAと回路基板と対向した位置に電極が
あるため、BGAの電極と回路基板とにより構成される
はんだ接合部は、QFP、SOPなどの電極構造を有す
る電子部品のはんだ接合部と異なり、電極間のはんだ接
合状態(形状)を目視あるいは顕微鏡等による外観検査
により確認できないため、図9に示すようなはんだの未
溶融によるはんだ接合部の未はんだ不良を外観検査にて
検出することができない。
【0010】また、これらはんだ接合部の不良を検査を
するためには、X線透過装置による検査方法もあるが、
はんだ接合部の形状、はんだ接合部のボイド等は比較的
観察しやすいが、接合部のはんだが十分濡れず適正な合
金が形成されていないような場合、不良検出が困難であ
り、またX線透過装置はかなり高価なため、従来の検査
方法に比べてコストUPとなるという欠点がある。
【0011】(発明の目的)本発明の目的は、上記課題
を解決するもので、電子部品のはんだ接合する電極構造
や形状を大きく変更することなく、電子部品の小変更及
び回路基板の小変更にて、比較的容易に非破壊な方法で
電子部品の電極と回路基板のはんだランドにより構成さ
れるはんだ接合部のはんだ未溶融不良を検出する電子部
品、回路基板及び検査方法を提供することである。
【0012】以下に、本発明の目的を請求項ごとに記載
する。
【0013】請求項1の発明の目的は、「電子部品と回
路基板が対向して形成される電子部品と回路基板のはん
だ接合部において、検査対象のはんだ接合部に隣接した
位置に少なくとも2箇所以上の突起状の電気的に導通す
る構造体を有し、その導通構造体が電気的に導通してい
る電子部品」を提供することである。
【0014】請求項2の発明の目的は、「電子部品と回
路基板が対向して形成される電子部品と回路基板とのは
んだ接合部において、前記導通構造体に対応した位置に
銅ランドを有し、各々の銅ランドから探針用のランドま
での配線及びランドを有している回路基板」を提供する
ことである。
【0015】請求項3の発明の目的は、「電子部品を回
路基板に搭載しはんだ接合された電子回路装置におい
て、突起状の導通構造体と対応する前記回路基板の銅ラ
ンド上から配線にて引き出されたランド上に探針して電
子部品の電極と回路基板上の銅ランドにて構成されるは
んだ接合部の良し悪しを検査する検査方法」を提供する
ことである。
【0016】請求項4の発明の目的は、「電子部品にお
いて、前記電子部品の突起状の導通構造体の長さは電子
部品の電極高さより低く、はんだ接合後の接合部の高さ
より高い電子部品」を提供することである。
【0017】請求項5の発明の目的は、「電子部品の突
起状の導通構造体が円柱形状で、その先端が球面状であ
り、はんだ濡れ性が良好であることを特徴とする請項1
記載の電子部品」を提供することである。
【0018】請求項6の発明の目的は、「電子部品の中
心に対して点対称の4箇所に隣接する突起状の導通構造
体が設けてあり、その長さが等しく、電子部品の電子部
品の電極とは電気的に独立している電子部品」を提供す
ることである。
【0019】請求項7の発明の目的は、「電子部品のは
んだ接合部付近に、相隣接する突起状導通構造体が設け
てあり、その長さが異なる電子部品」を提供することで
ある。
【0020】
【課題を解決するための手段および作用】前記課題を解
決するために請求項1の発明は、「電子部品と回路基板
が対向して形成される電子部品と回路基板のはんだ接合
部において、検査対象のはんだ接合部に隣接した位置に
少なくとも2箇所以上の突起状の電気的に導通する構造
体を有し、その導通構造体が電気的に導通している電子
部品」を提供することである。
【0021】前記課題を解決するために請求項2の発明
は、「電子部品と回路基板が対向して形成される電子部
品と回路基板とのはんだ接合部において、前記導通構造
体に対応した位置に銅ランドを有し、各々の銅ランドか
ら探針用のランドまでの配線及びランドを有している回
路基板」を提供することである。
【0022】前記課題を解決するために請求項3の発明
は、「電子部品を回路基板に搭載しはんだ接合された電
子回路装置において、突起状の導通構造体と対応する前
記回路基板の銅ランド上から配線にて引き出されたラン
ド上に探針して電子部品の電極と回路基板上の銅ランド
にて構成されるはんだ接合部の良し悪しを検査する検査
方法」を提供することである。
【0023】前記請求項1、請求項2、請求項3によれ
ば、請求項1記載の電子部品のはんだ電極と請求項2記
載の回路基板の銅ランド上のはんだとのはんだ接合部に
おいて、被検査位置の近くに設けた相隣接する導通構造
体と回路基板のはんだつけランド上のはんだとの導通状
態を、各々の導通構造体に対応した回路基板上のはんだ
のはんだつけランドより引きだされた配線パターンを介
した探針用ランドに接触した探針を通して電気的に検出
することで、はんだ接合のはんだ未溶融、はんだ濡れ不
足によるはんだ接合高さ不良を検査できる。
【0024】前記課題を解決するために請求項4の発明
は、「電子部品において、前記電子部品の突起状の導通
構造体の長さは電子部品の電極高さより低く、はんだ接
合後の接合部の高さより高い電子部品」を提供すること
である。
【0025】本発明によれば、導通構造体はリフロー加
熱により長さが大きく変化しない材質で構成することに
より導通構造体の高さをはんだ接合後のねらいの接合高
さに応じた長さにすることで、はんだ電極の過溶融等に
よるはんだ接合高さが低くなりすぎることを防止できる
ので、導通構造体の長さを調整することで、はんだ接合
高さ不良を検出するしきい値を変えることができる。ま
た、はんだ接合形状のつぶれ過ぎによるはんだ接合高さ
の規制ができるのではんだ接合のつぶれ過ぎ等形状不良
によるはんだ接合信頼性の低下を防止できる。
【0026】前記課題を解決するために請求項5の発明
は、「電子部品の突起状の導通構造体が円柱形状で、そ
の先端が球面状であり、はんだ濡れ性が良好である電子
部品」を提供することである。
【0027】本発明によれば、突起状の導通構造体は、
先端が球面形状であり、はんだ濡れ性が良好であり、は
んだつけランド上のはんだペーストと球面にて接触する
ので、はんだ接合界面のはんだ溶融初期において、被検
査対象の電子部品のボール状はんだ電極のはんだ接合部
と同等のはんだ接合形状を形成しやすく、はんだ電極の
はんだ接合部と同等の導通状態の検出が可能である。ま
た、円柱形状をしているので、加工性が良好であること
と、はんだつけランドの形状が、はんだ電極用ランドと
同形状の円形状にできるので、はんだペースト印刷の条
件出しが容易である。
【0028】前記課題を解決するために請求項6の発明
は、「電子部品の中心に対して点対称の4箇所に隣接す
る突起状の導通構造体が設けてあり、その長さが等し
く、電子部品の電子部品の電極とは電気的に独立してい
る電子部品」を提供することである。
【0029】本発明によれば、隣接する突起状の導通構
造体が、電子部品の4隅4箇所に設けてあるので、4系
統を各々電気的に独立に設けることで、電子部品の回路
基板への搭載の傾きなどの接合高さのバラツキ等による
部分的なはんだ接合不良を検出できる。
【0030】また、4隅に設けた導通構造体長さを等し
くすることで、電子部品と回路基板のはんだ接合部の高
さを均一にできる。また、導通構造体にて構成されるは
んだ接合部にて、電子部品と回路基板との位置を固定で
きるので、はんだ加熱溶融時の振動による位置ずれ、は
んだ電極間のブリッジ等の不良発生を防止できる。
【0031】前記課題を解決するために請求項7の発明
は、「電子部品のはんだ接合部付近に、相隣接する突起
状の導通構造体が設けてあり、その長さが異なる電子部
品」を提供することである。
【0032】本発明によれば、相隣接する導通構造体の
長さを違えることで、はんだの溶融状態の違いをはんだ
の接合高さを測定する代わりに段階的に電気的に検出で
きるので、電子部品のはんだ接合部の不良をより感度良
く検出できる。
【0033】
【発明の実施の形態】(実施例1)図1は本発明の第1
の実施例をあらわすBGA形状の電子部品と回路基板の
はんだ接合部の検査方法を説明する要部断面図である。
図2aは、本発明の第1の実施例をあらわす回路基板の
平面図である。図2bは、本発明の第1の実施例をあら
わす回路基板の要部平面図である。図3は、本発明の第
1の実施例をあらわすはんだ接合前の要部断面図であ
る。図4は本発明の第1の実施例のはんだ接合不良をあ
らわす要部断面図である。
【0034】図1、図2a、図2b、図3及び図4を参
照にして本発明の第1の実施例を説明する。
【0035】図1、図2、図2b、図3及び図4におい
て、1はBGA形状の電子部品(以後BGA)、2はB
GA1を搭載しはんだ接合される回路基板、3はBGA
1のボール状のはんだ電極、4は、BGA1の銅電極、
501から508はBGA1の四隅に隣り合って設けら
れた突起状の導通構造体、411は501と502を電
気的に接続するBGA1上の配線、同様に、412、4
13、414は503と504、505と506、50
7と508を接続するBGA1上の配線、6は、はんだ
電極3に対応して回路基板2上に設けられたはんだ付け
ランド、601、602は導通構造体501、502に
対応して回路基板2上に設けられた円形状のはんだ付け
ランド、7、701、702は、回路基板2上のはんだ
つけランド6、601、602に供給されたはんだペー
スト、801、802は回路基板1上のはんだ付けラン
ド601、602から引き出された配線、901、90
2は配線801、802を介して引き出された探針用の
ランド、10は探針、11はBGA1のレジスト、12
は回路基板2のレジストである。
【0036】503と504、505と506、507
と508は501と502の他の3隅に設けられた隣接
する導通構造体であり、603から608は各々に対応
して、回路基板2上に設けられた円形状のはんだ付けラ
ンド、703から708ははんだペースト、803から
808は回路基板2上の配線、903から908は探針
用のランドである。
【0037】上記構成において、図1、図2、図2bに
示す様に、4隅に同様な突起状の導通構造体を有してい
るので、図1、図3及び図4に示す様に、1箇所で本実
施例を説明する。
【0038】図3に示す様に、回路基板2上のはんだ付
けランド6、601、602にはんだペースト7、70
1、702をスクリーン印刷法にて供給する。次にBG
A1のボール状のはんだ電極3と対向する回路基板2上
のはんだ付けランド6の位置合わせをし、BGA1を回
路基板2上に搭載する。この状態のBGA1が搭載され
た回路基板2をリフロー加熱することにより、BGA1
のボール状のはんだ電極3とのはんだ付けランド6上に
供給されたはんだペースト7が溶融し、図1に示す様
に、回路基板2上のはんだつけランド6とBGA1の電
極3のはんだ接合部が形成される。その時、同様に、B
GA1の隣接する突起状の導通構造体501、502と
ランド601、602のランドとがはんだペースト70
1、702の溶融によりはんだ接合されるので、導通構
造体501、502間の配線411および回路基板2上
のはんだ付けランド501、502から引き出された図
2に示される配線801、802を介して回路基板2上
に設けてある探針用のランド901、902に接触させ
た探針10を介して導通構造体501、502と回路基
板上2のはんだつけランド601、602の導通状態を
確認できる。導通構造体503から508についても同
様である。
【0039】リフロー加熱によるはんだ接合部の形成過
程で、はんだ電極3は加熱溶融されることではんだ接合
部の高さは低くなり、BGA1と対向する回路基板2の
間隔は狭くなる。一方、BGA1の銅ランド加熱不足、
濡れ不良等の接合不良の場合、図4に示すようにBGA
1と回路基板2の間隔D’は図1の場合(D)に比べて
広く、はんだ接合高さが高く、導通構造体501、50
2とはんだつけランド601、602ははんだつけされ
ず探針10間は電気的にオープン状態である。したがっ
て、BGA1のはんだ電極3と回路基板2のはんだつけ
ランド6上のはんだ7とのはんだ接合高さを、BGA1
に設けた隣接する導通構造体501、502と回路基板
2のはんだつけランド601、602上のはんだ70
1、702との導通状態を、各々の導通構造体501、
502に対応したはんだつけランド601、602より
引きだされた配線パターン801、802を介して探針
用ランド901、902に接触した探針10を通して電
気的に検出することで、はんだ接合のはんだ未溶融、は
んだ濡れ不足によるはんだ接合高さ不良を検査できる。
【0040】リフローエ程の加熱条件によっては、オー
プン状態として検出されず、数Ω以上高い抵抗値を示す
場合もあるが、これらはんだ接合部について、断面観察
により、それぞれの場合の測定抵抗値とはんだ未溶融不
良との対応を確認できた。すなわちリフロー温度がはん
だの融点に対して十分高くなくはんだが未溶融の場合、
BGA1のはんだボール電極3とはんだつけランド6上
のはんだペースト7とのはんだ接合界面付近と十分に溶
融していないことが確認され、リフロー温度が十分高い
場合は良好なはんだ接合状態であることが確認できた。
従って、はんだの溶融不足によるBGA1と回路基板2
上のはんだつけランド6上のはんだ7との接合状態を非
破壊にて確実に検出できる。
【0041】また、上記構成において、導通構造体50
1から508はリフロー加熱により長さが大きく変化し
ないため、検出したい接合不良の高さに応じて、導通構
造体の高さをはんだ接合後のねらいの接合高さに応じた
長さにすることで、はんだ電極の過溶融等によるはんだ
接合高さが低くなりすぎることを防止できるので、はん
だ接合形状のつぶれ過ぎによるBGA1と回路基板2の
はんだ接合信頼性の低下を防止できる。
【0042】さらに、図1に示すように、突起状の導通
構造体501から508は、先端が球面形状でありはん
だ濡れ性の良好な42アロイにはんだメッキで構成され
ておりはんだペースト701から708と球面にて接触
するので、はんだの接合界面においてBGA1のボール
状はんだ電極3とはんだペースト7とのはんだ接合部と
同等のはんだ接合状態を形成し易く、はんだ電極3のは
んだ接合部と同等の導通状態の検出が可能である。
【0043】また、円柱形状をしているので、加工性が
良好であることと、はんだつけランド601から608
の形状が、はんだ電極用ランド6と同形状の円形状にで
きるので、はんだペースト7、701から708の印刷
の条件出しが容易である。
【0044】さらに、長さの等しい隣接する突起状の導
通構造体501から508が電子部品1の4隅4箇所に
設けてあるので、4系統を各々電気的に独立に設けるこ
とで、BGA1の回路基板2への搭載の傾き等による部
分的なはんだ接合不良を検出できる。
【0045】また、4隅に設けた導通構造体501から
508までの長さが等しいので、BGA1と回路基板2
のはんだ接合部の高さのバラツキを軽減できる。なお、
導通構造体501から508にて構成されるはんだ接合
にて、BGA1と回路基板2との位置を機械的に固定で
きるので、はんだ加熱溶融時の振動による位置ずれ、は
んだ電極間のブリッジ等のはんだ接合不良発生を防止で
きる。
【0046】本実施例は、BGA形状の電子部品と回路
基板のはんだ接合部についてであるが、CSP等、電子
部品と回路基板が対向してはんだ接合部を形成する電極
構造の電子部品についても適用できる。
【0047】なお、本実施例では導通構造体の材質はリ
ン青銅であるが、先端のはんだ濡れ性が良好であれば鉄
合金あるいはリン青銅等の銅合金ので構成してもかまわ
ないし、また、導通構造体の先端に、はんだメッキ、A
uメッキやPdメッキ等の表面処理を施した構成でも良
い。
【0048】本実施例において、回路基板は両面基板の
例であり、配線は表層の配線のみであったが、検査の検
出感度に問題がなければ、BGA内の配線を含め、多層
基板の内層を使用したスルーホールを介した配線でもか
まわない。
【0049】(実施例2)図5a、図5bは本発明の第
2の実施例をあらわすBGA形状の電子部品と回路基板
とのはんだ接合部の検査方法を説明する要部断面図であ
り、図6は、本発明の第2の実施例をあらわす回路基板
の要部平面図である。
【0050】図5a、図5b及び図6を参照にして本発
明の第2の実施例を説明する。
【0051】なお、図5bは、図5aに比較してはんだ
接合高さが低い例である。
【0052】図5a、図5b及び図6において、410
はBGA1の中央部の銅電極、421から426は導通
構造体501から506に対応したBGA1の電極、4
31から436はBGA1の中央部の銅電極410から
各銅電極421から426に引き出された配線、610
は銅電極410に対応して回路基板2上に設けられた電
極、810は電極610から引き出された配線、910
は、配線810を介して引き出された探針用のランドで
ある。なお、BGA1において、BGA1の中央部の電
極410と各導通構造体501から506は各配線43
1から436を介して電気的に導通している。また図6
の破線部は、BGA1の回路基板2への搭載位置をあら
わし、点線は搭載されるBGA1の、電極410、配線
431から436をあらわす。
【0053】図5a、図5b、図6に図示する様に、検
査対象がBGA1の中央部に設けられたはんだ接合部な
ので、隣接する導通構造体の位置が第1の実施例とは異
なる。前述した第1の実施例の電子部品とは、突起状の
導通構造体を電子部品の中央部のはんだ電極に設けたこ
とと、また、導通構造体の設置数が異なり電子部品の中
央部付近の3箇所に設けられている点と、隣接する導通
構造体の長さが違う点が異なる。
【0054】さらに、BGA1の中央部の電極410は
各導通構造体501から506に対応した各銅電極42
1から426へ、各配線431から436で電気的に導
通している点が異なる。
【0055】図5aに示されるように、第1の実施例同
様にBGA1のはんだ電極3と回路基板2のはんだ7が
溶融しはんだ接合され、910と901間、910と9
02間は電気的に導通状態で検出される。一方、はんだ
接合が不十分で、はんだ接合高さが高い時、図5bに示
される様に導通構造体501の長さは502より短く構
成されており、910と902間は電気的に導通状態で
検出されるものの、910と901間は電気的にオープ
ン状態で検出される。
【0056】また、図5bより910と901間、91
0と902間共に電気的にオープン状態として、検出さ
れる場合もあり、各々導通構造体の高さを変えることに
より、はんだの溶融状態の違いをはんだの接合高さを測
定する代わりに段階的に電気的に検出できるので、電子
部品の中央部のはんだ接合部の不良を感度良く検出でき
る。
【0057】又、相隣接する導通構造体は電子部品の中
央部付近の3箇所に設けてある点が第1の実施例とは異
なるが、回路基板2とBGA1とのはんだ接合部高さの
バラツキを本発明の第1の実施例と同等の検出が可能で
ある。
【0058】(実施例3)図7は本発明の第3の実施例
をあらわすBGA形状の電子部品と回路基板のはんだ接
合部の検査方法を説明する要部断面図である。図7にお
いて、実施例1とは、導通構造体510の形状が異な
り、円柱状で先端が球面形状の2つの突起部より構成さ
れており、回路基板2上に各先端に対応したはんだ付け
ランド601、602を有していることが異なってい
る。それ以外は第1の実施例と同様である。
【0059】上記構成に示すように、第1の実施例より
導通構造体の数を少なく第1の実施例と同等の検査がで
きるので、電子部品を安くできる。また電子部品への導
通構造体の取付け面積を減少できるので、電子部品の導
通構造体の設計の自由度が高くなる。
【0060】なお、本実施例では、導通構造体510の
先端の長さは等しいが導通構造体の2つの先端の長さは
第2の実施例同様に違ってもよい。
【0061】また、導通構造体510は、BGA1の上
部に突き抜けた形状でも構わない。検査方法に問題がな
ければ、突き抜けた形状の頂部に探針し検査する方法も
ある。
【0062】
【発明の効果】本発明によれば、電子部品の電極と回路
基板上の電極より構成されるはんだ接合部において、電
子部品に突起状の導通構造体を設け、対応する位置には
んだ付けランドを設けて、電子部品と回路基板のはんだ
接合高さを、突起状の導通構造体の導通状態を検出する
ことではんだ未溶融不良、はんだ濡れ不良等のはんだの
接合不良を非破壊で検査することができる。また、導通
構造体と銅ランドとのはんだ接合により、電子部品が導
通構造体を介して回路基板と機械固定できるので、はん
だ付け工程での部品の位置ずれや、はんだブリッジ等の
不良発生を回避できる。さらに、導通構造体の長さで、
はんだ接合高さを規定できるのではんだ接合形状不良の
ない信頼性の高いはんだ接合部を有する電子回路装置を
提供することができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施例をあらわす要部断面図
【図2a】 本発明の第1の実施例をあらわす回路基板
の平面図
【図2b】 本発明の第1の実施例をあらわす回路基板
の要部平面図
【図3】 本発明の第1の実施例をあらわすはんだ接合
前の要部断面図
【図4】 本発明の第1の実施例でのはんだ接合不良を
あらわす要部断面図
【図5a】 本発明の第2の実施例をあらわす要部断面
【図5b】 本発明の第2の実施例をあらわす要部断面
【図6】 本発明の第2の実施例をあらわす回路基板の
要部平面図
【図7】 本発明の第3の実施例をあらわす要部断面図
【図8a】 従来のBGAと回路基板のはんだ接合前の
【図8b】 従来のBGAと回路基板のはんだ接合後の
【図9】 従来のBGAと回路基板のはんだ未溶融不良
をあらわす図
【符号の説明】
1 電子部品(BGA) 2 回路基板 3 はんだ電極(電子部品) 4 銅ランド(電子部品) 410 銅ランド(電子部品) 411、412、413、414、415、416 銅
ランド間配線(電子部品) 421、422、423、424、425、426 銅
ランド(電子部品) 431、432、433、435、436 配線(電子
部品) 501、502、503、504、505、506、5
07、508 導通構造体 6 はんだつけランド(回路基板上) 601、602,603,604 はんだつけランド
(回路基板上) 605、606,607,608 はんだつけランド
(回路基板上) 7 はんだペースト 701、702,703,704 はんだペースト 705、706,707,708 はんだペースト 801、802,803,804 配線(回路基板上) 805、806,807,808 配線(回路基板上) 810 配線 901、902,903,904 深針用はんだつけラ
ンド 905、906,907,908、910 深針用はん
だつけランド 10 深針 11 レジスト(電子部品上) 12 レジスト(回路基板上)

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 電子部品と回路基板が対向して形成され
    る電子部品と回路基板のはんだ接合部において、検査対
    象のはんだ接合部に隣接した位置に少なくとも2箇所以
    上の突起状の電気的に導通する構造体を有し、その導通
    構造体が電気的に導通していることを特徴とする電子部
    品。
  2. 【請求項2】 前記電子部品と回路基板が対向して形成
    される電子部品と回路基板とのはんだ接合部において、
    前記導通構造体に対応した位置にはんだつけランドを有
    し、各々のはんだ付けランドから探針用のランドまでの
    配線を有していることを特徴とする回路基板。
  3. 【請求項3】 前記電子部品を前記回路基板に搭載しは
    んだ接合された電子回路装置において、前記突起状の導
    通構造体と対応する前記回路基板のはんだつけランド上
    から配線にて引き出されたランド上に探針して電子部品
    の電極と回路基板上のランドにて構成されるはんだ接合
    部の良し悪しを検査することを特徴とする電子部品と回
    路基板のはんだ付け接合の検査方法。
  4. 【請求項4】 前記電子部品の突起状の導通構造体の高
    さは電子部品の電極高さより低く、はんだ接合後の接合
    部の高さより高いことを特徴とする請求項1記載の電子
    部品。
  5. 【請求項5】 前記電子部品の突起状の導通構造体が円
    柱形状で、その先端が球面状でありはんだ濡れ性が良好
    であることを特徴とする請項1記載の電子部品。
  6. 【請求項6】 前記電子部品の中心に対して点対称の4
    箇所に隣接する突起状の導通構造体が設けてあり、その
    長さが等しく、電子部品の電極とは電気的に独立してい
    ることを特徴とする請求項1記載の電子部品。
  7. 【請求項7】 前記電子部品のはんだ接合部付近に、相
    隣接する突起状の導通構造体が設けてあり、その長さが
    異なることを特徴とする請求項1記載の電子部品。
JP2001183338A 2001-06-18 2001-06-18 電子部品、回路基板及び電子部品と回路基板のはんだ付け接合の検査方法 Withdrawn JP2003004794A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001183338A JP2003004794A (ja) 2001-06-18 2001-06-18 電子部品、回路基板及び電子部品と回路基板のはんだ付け接合の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001183338A JP2003004794A (ja) 2001-06-18 2001-06-18 電子部品、回路基板及び電子部品と回路基板のはんだ付け接合の検査方法

Publications (1)

Publication Number Publication Date
JP2003004794A true JP2003004794A (ja) 2003-01-08

Family

ID=19023300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001183338A Withdrawn JP2003004794A (ja) 2001-06-18 2001-06-18 電子部品、回路基板及び電子部品と回路基板のはんだ付け接合の検査方法

Country Status (1)

Country Link
JP (1) JP2003004794A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006017980A1 (fr) * 2004-08-18 2006-02-23 Huawei Technologies Co., Ltd. Dispositif de test permettant d'evaluer la fiabilite d'une connexion
JP2006276001A (ja) * 2005-03-01 2006-10-12 Denso Corp X線検査装置及びx線検査方法
JP2007157970A (ja) * 2005-12-05 2007-06-21 Sony Corp ボンディング方法及びボンディング装置
JP2011209199A (ja) * 2010-03-30 2011-10-20 Toshiba Corp モジュールおよび電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006017980A1 (fr) * 2004-08-18 2006-02-23 Huawei Technologies Co., Ltd. Dispositif de test permettant d'evaluer la fiabilite d'une connexion
CN1323432C (zh) * 2004-08-18 2007-06-27 华为技术有限公司 一种用于互连可靠性评估的测试装置
JP2006276001A (ja) * 2005-03-01 2006-10-12 Denso Corp X線検査装置及びx線検査方法
JP2007157970A (ja) * 2005-12-05 2007-06-21 Sony Corp ボンディング方法及びボンディング装置
JP2011209199A (ja) * 2010-03-30 2011-10-20 Toshiba Corp モジュールおよび電子機器
US8451614B2 (en) 2010-03-30 2013-05-28 Kabushiki Kaisha Toshiba Module and electronic device

Similar Documents

Publication Publication Date Title
JP3310499B2 (ja) 半導体装置
US6940168B2 (en) Enhanced pad design for substrate
JP2002524854A (ja) 電子構成素子を支持基板に結合するための方法ならびにこのような結合を検査するための方法
US20020020058A1 (en) Method of mounting a BGA
JP5114849B2 (ja) プリント配線板の電気検査方法
JP5043962B2 (ja) 電子基板の検査装置及び電子基板の検査方法
JP2003004794A (ja) 電子部品、回路基板及び電子部品と回路基板のはんだ付け接合の検査方法
JP2715793B2 (ja) 半導体装置及びその製造方法
US20020146920A1 (en) Method of soldering contact pins and the contact pins
JPH11121648A (ja) 電子部品実装体およびこれを構成する基板
JP2006165325A (ja) Icパッケージを実装した基板の配線構造、及び電気接続不良検査方法
JP2007266501A (ja) 半導体装置の実装方法及び実装基板
KR100801899B1 (ko) 인쇄회로기판 검사방법
TWI246751B (en) IC package, inspection method of IC package mounting body, repairing method of IC package mounting body, and inspection pin for IC package mounting body
JP2002043711A (ja) 回路基板、電子機器及び回路基板と電子部品のはんだ付け接合の検査方法
JP2006005163A (ja) 半導体装置及びその実装検査方法
JP5258497B2 (ja) プリント配線板のはんだ接合検査用配線構造
JP2002289745A (ja) 半導体装置及び配線基板
JPH0758173A (ja) 半導体装置のバーンイン方法及び半導体装置
JPH10335900A (ja) 電子部品の実装検査装置
JP5495303B2 (ja) 半導体モジュール及び半導体モジュールの検査方法
JP3635882B2 (ja) 電子部品実装基板
JP2011003890A (ja) 積層用半導体モジュール及び積層型半導体モジュール
JPH06260799A (ja) 回路基板検査方法および回路基板
JP2003273506A (ja) 回路基板、電子機器及び回路基板と電子部品のはんだ接合部の検査方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902