JP2003273506A - 回路基板、電子機器及び回路基板と電子部品のはんだ接合部の検査方法 - Google Patents
回路基板、電子機器及び回路基板と電子部品のはんだ接合部の検査方法Info
- Publication number
- JP2003273506A JP2003273506A JP2002070220A JP2002070220A JP2003273506A JP 2003273506 A JP2003273506 A JP 2003273506A JP 2002070220 A JP2002070220 A JP 2002070220A JP 2002070220 A JP2002070220 A JP 2002070220A JP 2003273506 A JP2003273506 A JP 2003273506A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- solder joint
- electronic component
- land
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 リード部品と回路基板のはんだ付け部のリフ
トオフの発生の程度を比較的容易に非破壊な方法で検査
することを可能にした回路基板及び回路基板と電子部品
のはんだ接合部の検査方法を提供すること。 【解決手段】 電子部品３が搭載可能な回路基板１にあ
って、電子部品リード４の少なくとも１つのリードに対
応したはんだ付け用銅ランドがランド外周に沿って隙間
により２分割以上された各々の銅ランド２０１，２０２
と探針用ランド８とを配線で接続して回路基板を構成す
る。又、電子部品３が搭載可能な回路基板１と電子部品
のはんだ接合部の検査方法として、前記回路基板上の探
針用ランドに接触させた探針９０１，９０２間の電気抵
抗測定に基づき、はんだ接合部５のリフトオフの発生を
検査する。
トオフの発生の程度を比較的容易に非破壊な方法で検査
することを可能にした回路基板及び回路基板と電子部品
のはんだ接合部の検査方法を提供すること。 【解決手段】 電子部品３が搭載可能な回路基板１にあ
って、電子部品リード４の少なくとも１つのリードに対
応したはんだ付け用銅ランドがランド外周に沿って隙間
により２分割以上された各々の銅ランド２０１，２０２
と探針用ランド８とを配線で接続して回路基板を構成す
る。又、電子部品３が搭載可能な回路基板１と電子部品
のはんだ接合部の検査方法として、前記回路基板上の探
針用ランドに接触させた探針９０１，９０２間の電気抵
抗測定に基づき、はんだ接合部５のリフトオフの発生を
検査する。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板、電子機
器及び回路基板と電子部品のはんだ接合部の検査方法に
関する。
器及び回路基板と電子部品のはんだ接合部の検査方法に
関する。
【０００２】
【従来の技術】回路基板とリード部品（抵抗、コンデン
サ、コネクタ等、）のはんだ接合は、フローはんだ装置
にて、鉛共晶はんだ（Ｓｎ−Ｐｂ：融点１８３℃）を用
いて溶融したはんだ噴流をはんだ付け部に吹き付けるフ
ロー方式のはんだ付けが行われ、電子部品のリードと回
路基板の銅ランドがはんだにより合金化され、はんだ接
合部が形成されるのが一般的である。
サ、コネクタ等、）のはんだ接合は、フローはんだ装置
にて、鉛共晶はんだ（Ｓｎ−Ｐｂ：融点１８３℃）を用
いて溶融したはんだ噴流をはんだ付け部に吹き付けるフ
ロー方式のはんだ付けが行われ、電子部品のリードと回
路基板の銅ランドがはんだにより合金化され、はんだ接
合部が形成されるのが一般的である。
【０００３】図８は従来の回路基板の平面図、図９は従
来のリード部品と回路基板のはんだ接合部を示す図、図
１０はリフトオフが発生した場合のリード部品と回路基
板のはんだ接合を示す図である。
来のリード部品と回路基板のはんだ接合部を示す図、図
１０はリフトオフが発生した場合のリード部品と回路基
板のはんだ接合を示す図である。
【０００４】図８に示すように、回路基板上のはんだ付
けランドの形状は、円の形状をしているのが一般的であ
る。
けランドの形状は、円の形状をしているのが一般的であ
る。
【０００５】図８及び図９において、１は回路基板、２
は回路基板１の銅ランド、３は電子部品、４は電子部品
３のリード、５ははんだ接合部、６ははんだ接合部５の
リフトオフ、７は銅ランド２から引き出された銅配線、
１０は回路基板１上のソルダーレジストである。
は回路基板１の銅ランド、３は電子部品、４は電子部品
３のリード、５ははんだ接合部、６ははんだ接合部５の
リフトオフ、７は銅ランド２から引き出された銅配線、
１０は回路基板１上のソルダーレジストである。
【０００６】近年、環境規制に対応し、鉛を含まないは
んだによるはんだ付けが求められてきている。
んだによるはんだ付けが求められてきている。
【０００７】しかし、現在主流の高温系鉛フリーはんだ
は、Ｓｎ−Ａｇを主体にした組成で、その融点は２２０
℃前後である。これら高温系の鉛フリーはんだを用いて
リード部品をフローはんだ付けした場合、はんだの凝固
は、熱伝導の良いリード部品近傍から回路基板近傍へと
凝固収縮を伴いながら進行するため、特に回路基板のリ
ード部品が搭載されたはんだ接合界面が最終凝固部とな
り、リフトオフ（銅ランドとはんだとの界面等はんだ接
合界面に沿って発生するはんだクラック）が発生してい
た。
は、Ｓｎ−Ａｇを主体にした組成で、その融点は２２０
℃前後である。これら高温系の鉛フリーはんだを用いて
リード部品をフローはんだ付けした場合、はんだの凝固
は、熱伝導の良いリード部品近傍から回路基板近傍へと
凝固収縮を伴いながら進行するため、特に回路基板のリ
ード部品が搭載されたはんだ接合界面が最終凝固部とな
り、リフトオフ（銅ランドとはんだとの界面等はんだ接
合界面に沿って発生するはんだクラック）が発生してい
た。
【０００８】このような回路基板とリード部品のはんだ
接合部に発生するリフトオフを検出するための検査方法
としては、目視或は顕微鏡によるはんだ接合の外観を検
査する方法とＸ線透過装置による方法及びはんだ接合周
辺を樹脂で封止し、研磨して断面を観察する破壊検査方
法が一般的である。その他に、特開平１０−５８１２９
号公報に示されるような非破壊検査方法がある。
接合部に発生するリフトオフを検出するための検査方法
としては、目視或は顕微鏡によるはんだ接合の外観を検
査する方法とＸ線透過装置による方法及びはんだ接合周
辺を樹脂で封止し、研磨して断面を観察する破壊検査方
法が一般的である。その他に、特開平１０−５８１２９
号公報に示されるような非破壊検査方法がある。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
たリード部品と回路基板のはんだ付け状態を目視、顕微
鏡で外観検査する方法は、リフトオフの程度（大きさや
深さ）を把握するのが難しいという問題があった。
たリード部品と回路基板のはんだ付け状態を目視、顕微
鏡で外観検査する方法は、リフトオフの程度（大きさや
深さ）を把握するのが難しいという問題があった。
【００１０】又、Ｘ線透過装置では、はんだクラックの
幅が狭いため、銅ランド界面のはんだクラックを検出で
きないという問題があった。
幅が狭いため、銅ランド界面のはんだクラックを検出で
きないという問題があった。
【００１１】更に、特開平１０−５８１２９号公報に示
されている手法は、はんだ接合部に含浸液を浸透させる
ため、含浸液の仕様によっては完全な非破壊検査とは言
えないという問題があった。
されている手法は、はんだ接合部に含浸液を浸透させる
ため、含浸液の仕様によっては完全な非破壊検査とは言
えないという問題があった。
【００１２】本発明は上記問題に鑑みてなされたもので
あり、その目的とする処は、リード部品と回路基板のは
んだ付け部のリフトオフの発生の程度を比較的容易に非
破壊な方法で検査することを可能にした回路基板、電子
機器及び回路基板と電子部品のはんだ接合部の検査方法
（リフトオフの検出）を提供することにある。
あり、その目的とする処は、リード部品と回路基板のは
んだ付け部のリフトオフの発生の程度を比較的容易に非
破壊な方法で検査することを可能にした回路基板、電子
機器及び回路基板と電子部品のはんだ接合部の検査方法
（リフトオフの検出）を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、電子部品が搭載可能な回路基板にあっ
て、電子部品リードの少なくとも１つのリードに対応し
たはんだ付け用銅ランドがランド外周に沿って隙間によ
り２分割以上された各々の銅ランドと探針用ランドとを
配線で接続して回路基板を構成したことを特徴とする。
め、本発明は、電子部品が搭載可能な回路基板にあっ
て、電子部品リードの少なくとも１つのリードに対応し
たはんだ付け用銅ランドがランド外周に沿って隙間によ
り２分割以上された各々の銅ランドと探針用ランドとを
配線で接続して回路基板を構成したことを特徴とする。
【００１４】又、本発明は、上記電子部品を鉛フリーは
んだで接合して電子機器を構成したことを特徴とする。
んだで接合して電子機器を構成したことを特徴とする。
【００１５】更に、本発明は、電子部品が搭載可能な回
路基板と電子部品のはんだ接合部の検査方法として、前
記回路基板上の探針用ランドに接触させた探針間の電気
抵抗測定に基づき、はんだ接合部のリフトオフの発生を
検査することを特徴とする。
路基板と電子部品のはんだ接合部の検査方法として、前
記回路基板上の探針用ランドに接触させた探針間の電気
抵抗測定に基づき、はんだ接合部のリフトオフの発生を
検査することを特徴とする。
【００１６】従って、本発明によれば、電子部品のリー
ドと前記回路基板の銅ランド上のはんだとのはんだ接合
部において、電子部品と回路基板のはんだ付けランド上
のはんだとの導通状態を、回路基板上の各々の銅ランド
に対応し配線パターンを介して銅ランドから引き出され
た探針用ランドに接触した探針を通して探針間の電気抵
抗を測定することで、はんだ接合部のリフトオフの発生
を非破壊で検出することができる。
ドと前記回路基板の銅ランド上のはんだとのはんだ接合
部において、電子部品と回路基板のはんだ付けランド上
のはんだとの導通状態を、回路基板上の各々の銅ランド
に対応し配線パターンを介して銅ランドから引き出され
た探針用ランドに接触した探針を通して探針間の電気抵
抗を測定することで、はんだ接合部のリフトオフの発生
を非破壊で検出することができる。
【００１７】
【発明の実施の形態】以下に本発明の実施の形態を添付
図面に基づいて説明する。
図面に基づいて説明する。
【００１８】＜実施の形態１＞図１は本発明の実施の形
態１を示す回路基板の要部平面図、図２は本発明の実施
の形態１を示す回路基板と電子部品のはんだ接合部の検
査方法を示す要部断面図、図３は本発明の実施の形態１
の説明を補足するリフトオフの発生のない正常なはんだ
接合部の要部断面図である。
態１を示す回路基板の要部平面図、図２は本発明の実施
の形態１を示す回路基板と電子部品のはんだ接合部の検
査方法を示す要部断面図、図３は本発明の実施の形態１
の説明を補足するリフトオフの発生のない正常なはんだ
接合部の要部断面図である。
【００１９】図１〜図３において、１は回路基板、２０
１，２０２は回路基板１の銅ランド、３は電子部品、４
は電子部品３のリード、５ははんだ接合部、６ははんだ
接合部５のリフトオフ、７０１，７０２は各々の銅ラン
ド２０１，２０２から引き出された回路基板１上の配
線、８は各々の銅ランド２０１，２０２から引き出され
た各々の配線７０１，７０２と接続されている探針用の
銅ランド、９０１，９０２は各々の探針用銅ランド８０
１，８０２上に接触するように設けられた探針、１０は
回路基板１上のソルダーレジスト、１１は銅ランド２０
１と２０２間の隙間である。
１，２０２は回路基板１の銅ランド、３は電子部品、４
は電子部品３のリード、５ははんだ接合部、６ははんだ
接合部５のリフトオフ、７０１，７０２は各々の銅ラン
ド２０１，２０２から引き出された回路基板１上の配
線、８は各々の銅ランド２０１，２０２から引き出され
た各々の配線７０１，７０２と接続されている探針用の
銅ランド、９０１，９０２は各々の探針用銅ランド８０
１，８０２上に接触するように設けられた探針、１０は
回路基板１上のソルダーレジスト、１１は銅ランド２０
１と２０２間の隙間である。
【００２０】図１及び図２に示すように、リード４と円
周状の隙間によって２分割された銅ランド２０１，２０
２は、鉛フリーはんだのフローはんだ付けによりはんだ
接合部５を形成し、銅ランド２０１，２０２各々から引
き出された配線７０１，７０２と接続された探針用ラン
ド８０１，８０２に探針し、この間の電気抵抗を測定し
た。その結果、電気的にオープンであった。
周状の隙間によって２分割された銅ランド２０１，２０
２は、鉛フリーはんだのフローはんだ付けによりはんだ
接合部５を形成し、銅ランド２０１，２０２各々から引
き出された配線７０１，７０２と接続された探針用ラン
ド８０１，８０２に探針し、この間の電気抵抗を測定し
た。その結果、電気的にオープンであった。
【００２１】上記測定後、はんだ接合断面を切断・研磨
し、接合断面を光学顕微鏡にて観察したところ、図２に
示すように、銅ランド２０２外周からはんだ界面に沿い
リード４の挿入されている銅ランド２０１の中心に向か
ってリフトオフ６が発生していた。リフトオフ（はんだ
クラック）６が銅ランド２０１，２０２間の円周状の隙
間１１より内側に達しており、はんだ接合部５と外側の
銅ランド２０２は、剥離状態であるため、電気的オープ
ン状態となり、探針ランド８０１，８０２間は電気的に
オープン状態で検出されたことが検証された。
し、接合断面を光学顕微鏡にて観察したところ、図２に
示すように、銅ランド２０２外周からはんだ界面に沿い
リード４の挿入されている銅ランド２０１の中心に向か
ってリフトオフ６が発生していた。リフトオフ（はんだ
クラック）６が銅ランド２０１，２０２間の円周状の隙
間１１より内側に達しており、はんだ接合部５と外側の
銅ランド２０２は、剥離状態であるため、電気的オープ
ン状態となり、探針ランド８０１，８０２間は電気的に
オープン状態で検出されたことが検証された。
【００２２】これに対し、図３ははんだ接合部５が正常
で、リフトオフの発生がない場合のはんだ接合断面であ
り、銅ランド２０１とはんだ５、銅ランド２０２とはん
だ５ははんだ接合を形成しており、断面解析前の本実施
の形態による検査では、探針ランド８０１，８０２間は
電気的に導通状態であった。
で、リフトオフの発生がない場合のはんだ接合断面であ
り、銅ランド２０１とはんだ５、銅ランド２０２とはん
だ５ははんだ接合を形成しており、断面解析前の本実施
の形態による検査では、探針ランド８０１，８０２間は
電気的に導通状態であった。
【００２３】以上、上記構成を採ることによってはんだ
接合部５のリフトオフ６の発生を非破壊にて検出するこ
とができる。
接合部５のリフトオフ６の発生を非破壊にて検出するこ
とができる。
【００２４】尚、上記銅ランド２０１，２０２間の円周
形状の隙間１１の位置を円周方向に変えることで、リフ
トオフの深さを検出できる基準を変えることができる。
形状の隙間１１の位置を円周方向に変えることで、リフ
トオフの深さを検出できる基準を変えることができる。
【００２５】本実施の形態は、上記構成に示すように、
リード部品と銅スルーホールを有する両面配線基板を鉛
フリーはんだではんだ接合したはんだ接合部の部品搭載
面側のリフトオフの発生を電気的に検査した場合である
が、探針による測定が可能ならば、回路基板の種類が片
面基板でも多層配線基板でも対応可能であり、又、回路
基板の部品搭載面のはんだ接合部のみならず、フロー面
側のはんだ接合部のリフトオフの検出にも適用できる。
リード部品と銅スルーホールを有する両面配線基板を鉛
フリーはんだではんだ接合したはんだ接合部の部品搭載
面側のリフトオフの発生を電気的に検査した場合である
が、探針による測定が可能ならば、回路基板の種類が片
面基板でも多層配線基板でも対応可能であり、又、回路
基板の部品搭載面のはんだ接合部のみならず、フロー面
側のはんだ接合部のリフトオフの検出にも適用できる。
【００２６】又、はんだ接合部の構成材料としては、鉛
フリーはんだに限定されるものでなく、従来の鉛入りの
はんだではんだ付けされたはんだ接合部でランド界面に
沿って発生したはんだクラック等の検出に対しても可能
である。
フリーはんだに限定されるものでなく、従来の鉛入りの
はんだではんだ付けされたはんだ接合部でランド界面に
沿って発生したはんだクラック等の検出に対しても可能
である。
【００２７】＜実施の形態２＞図４は本発明の実施の形
態２を示す回路基板の要部平面図、図５は本発明の実施
の形態２を示す回路基板と電子部品のはんだ接合部の検
査方法を表わす要部断面図である。
態２を示す回路基板の要部平面図、図５は本発明の実施
の形態２を示す回路基板と電子部品のはんだ接合部の検
査方法を表わす要部断面図である。
【００２８】図４及び図５において、回路基板上の銅ラ
ンドが内周方向に３分割されている点及びそれに対応し
て回路基板のフローはんだ面の銅ランドに接触する探針
が増えている点が前記実施の形態１と異なる。本実施の
形態は、実施の形態１に比較して、リフトオフ発生の深
さが深い形態についての適用例である。尚、図４及び図
５の２０３は銅ランド、９０３は銅ランド２０３に接触
する探針である。
ンドが内周方向に３分割されている点及びそれに対応し
て回路基板のフローはんだ面の銅ランドに接触する探針
が増えている点が前記実施の形態１と異なる。本実施の
形態は、実施の形態１に比較して、リフトオフ発生の深
さが深い形態についての適用例である。尚、図４及び図
５の２０３は銅ランド、９０３は銅ランド２０３に接触
する探針である。
【００２９】上記構成において、銅ランド２０１，２０
２，２０３が隙間１１によって円周方向に３分割されて
いる。銅ランド２０１，２０２各々から引き出された配
線７０１，７０２と接続された探針用ランド８０１，８
０２に接触した探針９０１，９０２間の電気抵抗を測定
した結果、電気的にオープン状態で検出された。
２，２０３が隙間１１によって円周方向に３分割されて
いる。銅ランド２０１，２０２各々から引き出された配
線７０１，７０２と接続された探針用ランド８０１，８
０２に接触した探針９０１，９０２間の電気抵抗を測定
した結果、電気的にオープン状態で検出された。
【００３０】又、銅ランド２０３の回路基板１のフロー
はんだ面側に接触した探針９０３と９０１間の電気抵抗
を測定した結果、電気的にオープンで検出された。
はんだ面側に接触した探針９０３と９０１間の電気抵抗
を測定した結果、電気的にオープンで検出された。
【００３１】上記測定後、はんだ接合断面を切断・研磨
し、接合断面を光学顕微鏡にて観察したところ、リフト
オフが銅ランド２０１より内側の銅ランド２０３の領域
まで発生していることが検出できた。
し、接合断面を光学顕微鏡にて観察したところ、リフト
オフが銅ランド２０１より内側の銅ランド２０３の領域
まで発生していることが検出できた。
【００３２】又、外観目視検査にて、リフトオフ発生の
深さが浅いと推定されるはんだ接合部に対して、同様に
探針９０１，９０２間、探針９０１と９０３間の導通状
態を検査した結果、探針９０１，９０２間は電気的にオ
ープンで、探針９０３と９０１間の導通測定では電気的
に導通状態で検出された。上記同様、はんだ接合部の断
面観察の結果、リフトオフは、内側の銅ランド２０３の
領域まで達していないことが分かった。
深さが浅いと推定されるはんだ接合部に対して、同様に
探針９０１，９０２間、探針９０１と９０３間の導通状
態を検査した結果、探針９０１，９０２間は電気的にオ
ープンで、探針９０３と９０１間の導通測定では電気的
に導通状態で検出された。上記同様、はんだ接合部の断
面観察の結果、リフトオフは、内側の銅ランド２０３の
領域まで達していないことが分かった。
【００３３】従って、上記構成による検査方法によりリ
フトオフの発生が銅ランドの外周から内周にかけてどの
程度の深さまで達しているかを段階的に検出することが
可能となる。
フトオフの発生が銅ランドの外周から内周にかけてどの
程度の深さまで達しているかを段階的に検出することが
可能となる。
【００３４】＜実施の形態３＞図６は本発明の実施の形
態３を示す回路基板の要部平面図、図７は本発明の実施
の形態３を示す回路基板と電子部品のはんだ接合部の検
査方法を表わす要部断面図である。
態３を示す回路基板の要部平面図、図７は本発明の実施
の形態３を示す回路基板と電子部品のはんだ接合部の検
査方法を表わす要部断面図である。
【００３５】図６において、回路基板１上の銅ランドが
スリット状の隙間１１により４分割されている点が実施
の形態１と異なる。又、図７において、はんだ接合部５
のリフトオフの発生状況が異なる。更に、はんだ接合部
５において、引き出し配線７０２側はリフトオフの発生
があるが引き出し配線７０１側はリフトオフの発生がな
い点が実施の形態１と異なる。
スリット状の隙間１１により４分割されている点が実施
の形態１と異なる。又、図７において、はんだ接合部５
のリフトオフの発生状況が異なる。更に、はんだ接合部
５において、引き出し配線７０２側はリフトオフの発生
があるが引き出し配線７０１側はリフトオフの発生がな
い点が実施の形態１と異なる。
【００３６】尚、図６及び図７の２０２，２０３，２０
４，２０５は銅ランド、７０２，７０３，７０４，７０
５は引き出し配線、８０２，８０３，８０４，８０５は
探針用ランド、９０２，９０３，９０４，９０５は探針
である。
４，２０５は銅ランド、７０２，７０３，７０４，７０
５は引き出し配線、８０２，８０３，８０４，８０５は
探針用ランド、９０２，９０３，９０４，９０５は探針
である。
【００３７】上記構成において、引き出し線７０２側は
リフトオフの発生があるため、探針用ランド８０１，８
０２間は電気的にオープンとなり、同様に探針用ランド
８０１，８０３間も電気的にオープンであった。
リフトオフの発生があるため、探針用ランド８０１，８
０２間は電気的にオープンとなり、同様に探針用ランド
８０１，８０３間も電気的にオープンであった。
【００３８】一方、探針用ランド８０１，８０４間及び
探針用ランド８０１，８０５間は、電気的に導通状態と
検出された。
探針用ランド８０１，８０５間は、電気的に導通状態と
検出された。
【００３９】上記構成のように、外周側のランドをスリ
ット状の隙間にて分割し、各々のランドより配線にて引
き出された各々の探針ランド８０１〜８０５に探針９０
１〜９０５を接触させ探針間の導通状態を検出すること
で、リフトオフの深さが銅ランドの円周の箇所による違
いがある場合を検出できた。
ット状の隙間にて分割し、各々のランドより配線にて引
き出された各々の探針ランド８０１〜８０５に探針９０
１〜９０５を接触させ探針間の導通状態を検出すること
で、リフトオフの深さが銅ランドの円周の箇所による違
いがある場合を検出できた。
【００４０】本実施の形態は最外周のランドを４分割し
た例であるが、はんだ形状を損うことなく上記バラツキ
を検出できれば、分割数は本実施の形態の分割数に限定
されるものではない。
た例であるが、はんだ形状を損うことなく上記バラツキ
を検出できれば、分割数は本実施の形態の分割数に限定
されるものではない。
【００４１】尚、上述した本発明の実施の形態１〜３に
おいては、回路基板単体の場合を例に挙げたが、本発明
は回路基板単体に限定されるものではなく、本発明の回
路基板を搭載した電子機器にも適用可能である。
おいては、回路基板単体の場合を例に挙げたが、本発明
は回路基板単体に限定されるものではなく、本発明の回
路基板を搭載した電子機器にも適用可能である。
【００４２】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、非破壊にて鉛フリーはんだのはんだ接合部のリ
フトオフの発生を検出できるため、信頼性の高いはんだ
接合部を有する電子回路装置を提供できる。
よれば、非破壊にて鉛フリーはんだのはんだ接合部のリ
フトオフの発生を検出できるため、信頼性の高いはんだ
接合部を有する電子回路装置を提供できる。
【００４３】又、本発明によれば、はんだ接合の構成材
料が従来の鉛入りのはんだのみならず、鉛フリーはんだ
のはんだ接合部に顕著に発生するリフトオフを非破壊に
て検出できるため、信頼性の高い鉛フリーはんだ接合部
を有する電子回路装置を提供できる。
料が従来の鉛入りのはんだのみならず、鉛フリーはんだ
のはんだ接合部に顕著に発生するリフトオフを非破壊に
て検出できるため、信頼性の高い鉛フリーはんだ接合部
を有する電子回路装置を提供できる。
【００４４】更に、本発明によれば、回路基板と電子部
品のはんだ接合部のリフトオフを非破壊にて検査するこ
とができる。
品のはんだ接合部のリフトオフを非破壊にて検査するこ
とができる。
【図１】本発明の実施の形態１を示す回路基板の要部平
面図である。
面図である。
【図２】本発明の実施の形態１を示すはんだ接合部の要
部断面図である。
部断面図である。
【図３】本発明の実施の形態１の説明を補足するはんだ
接合部の要部断面図である。
接合部の要部断面図である。
【図４】本発明の実施の形態２を示す回路基板の要部平
面図である。
面図である。
【図５】本発明の実施の形態２を示すはんだ接合部の要
部断面図である。
部断面図である。
【図６】本発明の実施の形態３を示す回路基板の要部平
面図である。
面図である。
【図７】本発明の実施の形態３を示すはんだ接合部の要
部断面図である。
部断面図である。
【図８】従来例に係る回路基板の要部平面図である。
【図９】従来例に係るはんだ接合部の要部断面図であ
る。
る。
【図１０】従来例に係るリフトオフが発生しているはん
だ接合部の要部断面図である。
だ接合部の要部断面図である。
１ 回路基板
２ 銅ランド
３ 電子部品
４ リード
５ はんだ接合部
６ リフトオフ（はんだクラック）
７ 配線
８ 探針用ランド
９ 探針
１０ ソルダーレジスト
１１ 隙間
Claims (4)
- 【請求項１】 電子部品が搭載可能な回路基板にあっ
て、電子部品リードの少なくとも１つのリードに対応し
たはんだ付け用銅ランドがランド外周に沿って隙間によ
り２分割以上された各々の銅ランドと探針用ランドとを
配線で接続して構成されることを特徴とする回路基板。 - 【請求項２】 前記銅ランドにおいて、外周に沿った形
状の隙間により分割された外側の銅ランドがランドの中
心から放射状に設けられたスリット状の隙間にて複数の
ランドに分割されていることを特徴とする請求項１記載
の回路基板。 - 【請求項３】 請求項１又は２記載の電子部品が鉛フリ
ーはんだで接合されていることを特徴とする電子機器。 - 【請求項４】 電子部品が搭載可能な回路基板と電子部
品のはんだ接合部の検査方法であって、前記回路基板上
の探針用ランドに接触させた探針間の電気抵抗測定に基
づき、はんだ接合部のリフトオフの発生を検査すること
を特徴とする回路基板と電子部品のはんだ接合部の検査
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002070220A JP2003273506A (ja) | 2002-03-14 | 2002-03-14 | 回路基板、電子機器及び回路基板と電子部品のはんだ接合部の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002070220A JP2003273506A (ja) | 2002-03-14 | 2002-03-14 | 回路基板、電子機器及び回路基板と電子部品のはんだ接合部の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003273506A true JP2003273506A (ja) | 2003-09-26 |
Family
ID=29200853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002070220A Pending JP2003273506A (ja) | 2002-03-14 | 2002-03-14 | 回路基板、電子機器及び回路基板と電子部品のはんだ接合部の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003273506A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008149445A1 (ja) * | 2007-06-07 | 2008-12-11 | Fujitsu Limited | 半田接合部を有する電子装置の診断装置、診断方法、及び診断プログラム |
| WO2009144608A1 (en) * | 2008-05-30 | 2009-12-03 | Nxp B.V. | Detection circuitry for detecting bonding conditions on bond pads |
| JP2013104843A (ja) * | 2011-11-16 | 2013-05-30 | Toshiba Corp | 電子部品、測定方法および監視装置 |
-
2002
- 2002-03-14 JP JP2002070220A patent/JP2003273506A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008149445A1 (ja) * | 2007-06-07 | 2008-12-11 | Fujitsu Limited | 半田接合部を有する電子装置の診断装置、診断方法、及び診断プログラム |
| WO2009144608A1 (en) * | 2008-05-30 | 2009-12-03 | Nxp B.V. | Detection circuitry for detecting bonding conditions on bond pads |
| JP2013104843A (ja) * | 2011-11-16 | 2013-05-30 | Toshiba Corp | 電子部品、測定方法および監視装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877033A (en) | System for detection of unsoldered components | |
| JP5114849B2 (ja) | プリント配線板の電気検査方法 | |
| JP5043962B2 (ja) | 電子基板の検査装置及び電子基板の検査方法 | |
| JP2003273506A (ja) | 回路基板、電子機器及び回路基板と電子部品のはんだ接合部の検査方法 | |
| JP2008256362A (ja) | 検査治具 | |
| CN102445648A (zh) | 电路板文字漏印的检测方法 | |
| JP5258497B2 (ja) | プリント配線板のはんだ接合検査用配線構造 | |
| KR20190130603A (ko) | 전기적 접속 장치 | |
| TW201322399A (zh) | 可光學檢測銲罩開口偏移在容許範圍內之封裝基板 | |
| JP2008028213A (ja) | 回路基板及びその検査方法 | |
| JP4300348B2 (ja) | プレスフィットピン実装基板構造およびプレスフィットピン接続検査方法 | |
| KR100801899B1 (ko) | 인쇄회로기판 검사방법 | |
| JP2814869B2 (ja) | 回路基板検査方法および回路基板 | |
| JP2006165325A (ja) | Ｉｃパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
| JP2002043711A (ja) | 回路基板、電子機器及び回路基板と電子部品のはんだ付け接合の検査方法 | |
| JPH05343487A (ja) | 半導体集積回路装置 | |
| JP2003004794A (ja) | 電子部品、回路基板及び電子部品と回路基板のはんだ付け接合の検査方法 | |
| JPH1164428A (ja) | 部品検査装置 | |
| JPH05232177A (ja) | 印刷配線板の検査方法 | |
| JP5404113B2 (ja) | 回路基板の良否判定方法 | |
| JP5495303B2 (ja) | 半導体モジュール及び半導体モジュールの検査方法 | |
| JP2002299805A (ja) | 回路基板と実装位置の検査方法 | |
| JPH05299900A (ja) | 回路基板および当該回路基板を用いた混成集積回路装置並びに回路基板における欠損検出方法 | |
| WO2023037824A1 (ja) | 電子制御装置の配線基板およびその製造方法 | |
| JPH043831B2 (ja) |