JP2013104843A - 電子部品、測定方法および監視装置 - Google Patents
電子部品、測定方法および監視装置 Download PDFInfo
- Publication number
- JP2013104843A JP2013104843A JP2011250826A JP2011250826A JP2013104843A JP 2013104843 A JP2013104843 A JP 2013104843A JP 2011250826 A JP2011250826 A JP 2011250826A JP 2011250826 A JP2011250826 A JP 2011250826A JP 2013104843 A JP2013104843 A JP 2013104843A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electronic component
- joint
- substrate
- damage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
- G01R31/71—Testing of solder joints
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】電子部品は、第1部材と、第2部材と、接合部と、測定部とを備える。第1電極は、第1部材上に形成される。第2電極は、第1部材上の、第1電極が形成された領域の周囲の領域に形成される。第3電極は、第2部材に形成される。第2電極が第2部材に形成され、第3電極が第2部材の第2電極が形成された領域の周囲の領域に形成されてもよい。接合部は、第1電極と第2電極と第3電極と接合する。測定部は、第1電極および第2電極のうち少なくとも一方を含む接続経路の電気特性を測定する。
【選択図】図8A
Description
図1Aは、第1の実施形態の電子部品全体を模式的に示す断面図である。図1Bは、第1の実施形態の電子部品の要部(図1Aの破線で囲った部分)を示す断面図である。図1Cは、絶縁基板上に形成された基板電極の形状を示す図である。図1Dは、絶縁基板上に形成された基板電極の他の形状を示す図である。
次に、第1の実施形態の変形例1について説明する。図2Aは、第1の実施形態の変形例1の電子部品の要部を示す断面図である。図2Bは、第1の実施形態の変形例1の電子部品における基板電極の形状を示す図である。なお、本変形例の説明では、第1の実施形態と異なる箇所について説明する。
次に、第1の実施形態の変形例2について説明する。図3Aは、第1の実施形態の変形例2の電子部品の要部を示す断面図である。図3Bは、第1の実施形態の変形例2の電子部品における基板電極の形状を示す図である。なお、本変形例の説明では、第1の実施形態の変形例1と異なる箇所について説明する。
次に、第1の実施形態の変形例3について説明する。図4Aは第1の実施形態の変形例3の電子部品の要部を示す断面図である。図4Bは、第1の実施形態の変形例3の電子部品における基板電極の形状を示す図である。図4Cは、第1の実施形態の変形例3の電子部品における接合部4−2の形状を示す図である。なお、本変形例の説明では、第1の実施形態と異なる箇所について説明する。
次に、第1の実施形態の変形例4について説明する。図5は、第1の実施形態の変形例4の電子部品における絶縁基板の素子側の電極の形状を示す図である。なお、本変形例の説明では、第1の実施形態と異なる箇所について説明する。
次に、第2の実施形態について説明する。図6Aは、第2の実施形態の電子部品の要部を示す断面図である。図6Bは、第2の実施形態の電子部品における素子電極の形状を示す図である。なお、本実施形態の説明では、第1の実施形態と異なる箇所について説明する。
次に、第3の実施形態について説明する。図7Aは、第3の実施形態の電子部品の要部を示す断面図である。図7Bは、第3の実施形態の基板電極の形状を示す図である。図7Cは、第3の実施形態の素子電極の形状を示す図である。なお、本実施形態の説明では、第1の実施形態と異なる箇所について説明する。
図7Aでは、接合部4−2の上下の電極の両方が、複数に分割されているが、さらに接合部4−2が複数に分割されてもよい。すなわち、第1の実施形態の変形例3と同様に、接合部4−2が互いに離間している複数の接合部から構成されてもよい。図7Dは、第3の実施形態の変形例1の電子部品の要部を示す断面図である。本変形例の接合部4−2は、例えば図4Cと同様に構成することができる。
第1〜第3の実施形態では、半導体素子1と絶縁基板2との間の接合部の損傷を検知する例を説明した。同様の方法は、絶縁基板2とベース板3との間の接合部の損傷を検知する場合にも適用できる。第4の実施形態では、このように構成した例について説明する。
次に、第4の実施形態の変形例1について説明する。図9は、第4の実施形態の変形例1の電子部品の要部を示す断面図である。図9に示すように、本変形例の電子部品は、第4の実施形態の電子部品と比較して、ベース板3と絶縁基板2との間の接合部4−1の形状が異なる。すなわち、図4Aに示した第1の実施形態の変形例3と同様に、本変形例では、接合部4−1が互いに離間している複数の接合部から構成される。
図8Aでは、接合部4−1の下の電極、すなわち、ベース板3上の電極が分割されていた(基板電極6、7)。第2の実施形態と同様に、接合部4−1の上の電極が分割されるように構成してもよい。図10Fは、このように構成した第4の実施形態の変形例3の電子部品の要部を示す断面図である。なお、本変形例では、接合部4−1も分割した例を示す。図10Fに示すように、本変形例では、ベース板3上の電極は分割されていない。ベース板3上の電極の表面には、レジスト1001が塗布される。これにより接合部4−1が分割される。
例えばベース板3が銅である場合には、はんだ接合のための電極が不要となる場合がある。第4の実施形態の変形例4では、ベース板3上に電極が形成されない例を示す。図10Gは、第4の実施形態の変形例4の電子部品の要部を示す断面図である。図10Gに示すように、本変形例では、ベース板3上に電極が形成されていない。ベース板3上の表面には、レジスト1011が塗布される。これにより接合部4−1が分割される。
次に、第5の実施形態について説明する。図11は、第5の実施形態の電子部品の要部を示す断面図である。図11に示すように、ベース板3の表面には基板電極32が形成される。絶縁基板2の表面には基板電極33−2と基板電極34−2が形成される。基板電極32、基板電極33−2、および、基板電極34−2は、接合部4−1と接続している。すなわち、第5の実施形態では、図6Aに示した第2の実施形態と同様に、接合部4−1の下側の電極(基板電極32)ではなく、接合部4−1の上側の電極(基板電極33−2、基板電極34−2)が分離される。
次に、第6の実施形態について説明する。図12Aは第6の実施形態の電子部品全体を模式的に示す断面図である。図12Bは第6の実施形態の電子部品の要部を示す断面図である。図12Cは第6の実施形態の半導体素子1上に形成された電極の形状を示す図である。なお、本実施形態の説明では、第1の実施形態と異なる箇所について説明する。
次に、接合部の損傷状態を予測する監視装置の構成例について説明する。図17は、第7の実施形態の監視装置200の概略構成例を示すブロック図である。
これまでは1つの対象接合部211を備える例を説明した。第7の実施形態の方法は、半導体モジュール接合部が、冷却構造とモジュールを結ぶはんだ接合層、素子電極接合部(アルミワイヤ接合部、または銅電極との間の金属薄膜接合層)、および、素子と基板を結ぶ金属薄膜接合層などのように、複数の対象接合部211が存在する場合についても適用できる。すなわち、それぞれの対象接合部211について、本実施形態と同等の方法を適用できる。
複数の半導体モジュールが存在する場合についても同様に、第7の実施形態と同等の方法で寿命予測およびキャリブレーションを実施することができる。このとき、各半導体モジュールのそれぞれの対象接合部211に関連したダミー接合部212をそれぞれデイジーチェーンで結び、いずれかが断線したときに第7の実施形態と同等の方法で寿命予測およびキャリブレーションを実施しても良い。また、それぞれの半導体モジュールごとに、対象接合部211に関連したダミー接合部212の断線情報を、それぞれに検出して、それぞれの半導体モジュールの対象接合部211ごとに、第7の実施形態と同等の方法で寿命予測およびキャリブレーションを実施しても良い。
2 絶縁基板
3 ベース板
4 接合部
5 導電部材
6、7 基板電極
8 素子電極
9 測定部
10 配線
Claims (20)
- 基板状の部材である第1部材と、
基板状の部材、または、半導体素子である第2部材と、
前記第1部材上に形成された第1電極と、
前記第1部材上の、前記第1電極が形成された領域の周囲の領域に形成された第2電極と、
前記第2部材に形成された第3電極と、
前記第1電極と前記第2電極と前記第3電極と接合する接合部と、
前記第1電極および前記第2電極のうち少なくとも一方を含む接続経路の電気特性を測定する測定部と、
を備えることを特徴とする電子部品。 - 前記第1電極は、互いに離間した複数の電極を含むこと、
を特徴とする請求項1に記載の電子部品。 - 前記接続経路は、前記複数の電極と、前記第2電極のうち、少なくとも2つを含むこと、
を特徴とする請求項2に記載の電子部品。 - 前記第2電極は、互いに離間した複数の電極を含むこと、
を特徴とする請求項1に記載の電子部品。 - 前記接続経路は、前記複数の電極と、前記第1電極のうち、少なくとも2つを含むこと、
を特徴とする請求項4に記載の電子部品。 - 前記第1電極が形成された領域は、前記第1部材上の領域のうち、前記第2部材に接続された導電部材と前記第2部材との接続部に最も近い領域を含むこと、
を特徴とする請求項1に記載の電子部品。 - 前記複数の電極の少なくとも1つが形成された領域は、前記第1部材上の領域のうち、前記第2部材に接続された導電部材と前記第2部材との接続部に最も近い領域を含むこと、
を特徴とする請求項2に記載の電子部品。 - 前記第1電極と前記第2電極との間に空隙が形成されたこと、
を特徴とする請求項1に記載の電子部品。 - 前記複数の電極間、および、前記複数の電極と前記第2電極との間に空隙が形成されたこと、
を特徴とする請求項2に記載の電子部品。 - 前記複数の電極間、および、前記複数の電極と前記第1電極との間に空隙が形成されたこと、
を特徴とする請求項4に記載の電子部品。 - 前記第1電極と前記第2電極との間にレジストが形成されたこと、
を特徴とする請求項1に記載の電子部品。 - 前記複数の電極間、および、前記複数の電極と前記第2電極との間にレジストが形成されたこと、
を特徴とする請求項2に記載の電子部品。 - 前記複数の電極間、および、前記複数の電極と前記第1電極との間にレジストが形成されたこと、
を特徴とする請求項4に記載の電子部品。 - 前記測定部は、前記第1電極および前記第2電極のうち少なくとも一方を含み、相互に異なる複数の接続経路のそれぞれに対応して複数備えられ、
複数の前記測定部それぞれに対して定められた、前記電気特性と前記接合部の損傷に関する指標との関係のうち、前記電気特性が測定された前記接続経路に対して定められた前記関係と、測定された前記電気特性とに基づいて、前記接合部の損傷に関する指標を演算する演算部と、をさらに備えること、
を特徴とする請求項1に記載の電子部品。 - 前記演算部で求められる演算結果を出力する出力部をさらに備えること、
を特徴とする請求項14に記載の電子部品。 - 前記第1部材下に形成された第4電極と、
前記第2部材の、前記第3電極が形成された面の裏面に形成された第5電極と、をさらに備え、
前記接続経路は、前記第1電極および前記第2電極のうち少なくとも一方と、前記第3電極、前記第4電極、および前記第5電極の少なくとも1つと、を接続すること、
を特徴とする請求項1に記載の電子部品。 - 基板状の部材である第1部材と、
基板状の部材、または、半導体素子である第2部材と、
前記第1部材上に形成された第1電極と、
前記第2部材に形成された第2電極と、
前記第2部材の、前記第2電極が形成された領域の周囲の領域に形成された第3電極と、
前記第1電極と前記第2電極と前記第3電極と接合する接合部と、
前記第2電極および前記第3電極のうち少なくとも一方を含む接続経路の電気特性を測定する測定部と、
を備えることを特徴とする電子部品。 - 基板状の部材である第1部材と、
基板状の部材、または、半導体素子である第2部材と、
前記第1部材上に形成された第1電極と、
前記第1部材上の、前記第1電極が形成された領域の周囲の領域に形成された第2電極と、
前記第2部材に形成された第3電極と、
前記第1電極と前記第2電極と前記第3電極と接合する接合部と、を備える電子部品における測定方法であって、
測定部が、前記第1電極および前記第2電極のうち少なくとも一方を含む接続経路の電気特性を測定する測定ステップ
を含むことを特徴とする測定方法。 - 基板状の部材である第1部材と、
基板状の部材、または、半導体素子である第2部材と、
前記第1部材上に形成された第1電極と、
前記第2部材に形成された第2電極と、
前記第2部材の、前記第2電極が形成された領域の周囲の領域に形成された第3電極と、
前記第1電極と前記第2電極と前記第3電極と接合する接合部と、を備える電子部品における測定方法であって、
測定部が、前記第2電極および前記第3電極のうち少なくとも一方を含む接続経路の電気特性を測定する測定ステップ
を含むことを特徴とする測定方法。 - 対象接合部を介して電子部品を搭載するとともに前記電子部品または他の電子部品との間にダミー接合部が設けられた基板、を含む電子機器の監視装置であって、
前記電子機器の温度の変動に起因する前記ダミー接合部および前記対象接合部の累積損傷を示す熱負荷損傷値をそれぞれ計算するダミー損傷関数および対象損傷関数を含む熱負荷寿命予測モデルを格納する第1モデルベースと、
前記電子機器の加速度の変動に起因する前記ダミー接合部および対象接合部の累積損傷を示す動荷重損傷値をそれぞれ計算するダミー損傷関数および対象損傷関数を含む動荷重寿命予測モデルを格納する第2モデルベースと、
前記ダミー接合部の熱負荷損傷値と、前記ダミー接合部の動荷重損傷値と、に応じた前記ダミー接合部の破損確率を定めたダミー複合負荷モデルを格納する第3モデルベースと、
前記対象接合部の熱負荷損傷値と、前記対象接合部の動荷重損傷値と、に応じた前記対象接合部の破損確率を定めた対象複合負荷モデルを格納する第4モデルベースと、
前記ダミー接合部の電気特性を測定する測定部と、
前記電気特性に基づき前記ダミー接合部の破断が検出されたとき、前記ダミー接合部の損傷値または寿命に関する確率分布が、前記ダミー複合負荷モデルおよび前記対象複合負荷モデルの確率分布と整合するように、前記熱負荷寿命予測モデル、前記動荷重寿命予測モデル、前記ダミー複合負荷モデル、および、前記対象複合負荷モデルを修正する演算部と、
を備えることを特徴とする監視装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011250826A JP6081055B2 (ja) | 2011-11-16 | 2011-11-16 | 電子部品および測定方法 |
US13/676,605 US9500693B2 (en) | 2011-11-16 | 2012-11-14 | Electronic apparatus, measuring method, and monitoring apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011250826A JP6081055B2 (ja) | 2011-11-16 | 2011-11-16 | 電子部品および測定方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015178006A Division JP6139619B2 (ja) | 2015-09-09 | 2015-09-09 | 電子部品および測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013104843A true JP2013104843A (ja) | 2013-05-30 |
JP6081055B2 JP6081055B2 (ja) | 2017-02-15 |
Family
ID=48281426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011250826A Active JP6081055B2 (ja) | 2011-11-16 | 2011-11-16 | 電子部品および測定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9500693B2 (ja) |
JP (1) | JP6081055B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016186445A (ja) * | 2015-03-27 | 2016-10-27 | 株式会社東芝 | 電子機器、異常判定方法、およびプログラム |
JP2017027329A (ja) * | 2015-07-22 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 故障予測装置および故障予測方法 |
JP2020056783A (ja) * | 2018-10-01 | 2020-04-09 | パロ アルト リサーチ センター インコーポレイテッド | 抵抗測定を使用してrulを予測するための物理ベースのモデル粒子フィルタリングフレームワーク |
WO2024053414A1 (ja) * | 2022-09-09 | 2024-03-14 | 株式会社デンソー | 特性予測システム |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013247244A (ja) * | 2012-05-25 | 2013-12-09 | Toshiba Corp | 電子装置、破損推定方法、寿命推定方法 |
US20140257716A1 (en) * | 2013-03-11 | 2014-09-11 | Board Of Trustees Of Michigan State University | Methods for estimating remaining life of a monitored structure |
US10571360B2 (en) | 2013-03-11 | 2020-02-25 | Board Of Trustees Of Michigan State University | Methods for estimating remaining life of a monitored structure |
US9793830B2 (en) | 2013-09-16 | 2017-10-17 | Board Of Trustees Of Michigan State University | Self-powered sensing system for the monitoring of quasi-static structural response |
US9909774B2 (en) | 2015-03-04 | 2018-03-06 | Elwha Llc | Systems and methods for regulating an environmental variable within a target zone having multiple inhabitants |
JP6139619B2 (ja) * | 2015-09-09 | 2017-05-31 | 株式会社東芝 | 電子部品および測定方法 |
DE102019113293A1 (de) * | 2019-05-20 | 2020-11-26 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterbauelement, system und verfahren zur überprüfung einer lötstelle |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1074800A (ja) * | 1996-08-29 | 1998-03-17 | Nec Corp | 半導体装置の実装構造、実装用基板および実装状 態の検査方法 |
JP2002159523A (ja) * | 2000-11-28 | 2002-06-04 | Kao Corp | 排泄検知装置 |
JP2003273506A (ja) * | 2002-03-14 | 2003-09-26 | Canon Inc | 回路基板、電子機器及び回路基板と電子部品のはんだ接合部の検査方法 |
JP2005251815A (ja) * | 2004-03-02 | 2005-09-15 | Toyo Commun Equip Co Ltd | 表面実装部品の電極構造とその実装基板 |
JP2007035891A (ja) * | 2005-07-26 | 2007-02-08 | Lenovo Singapore Pte Ltd | 半田ボールを有するパッケージの検査方法、検査システム、および制御装置 |
JP2007121241A (ja) * | 2005-10-31 | 2007-05-17 | Okayama Univ | 接合強度測定方法及びこの方法を用いた接合強度測定装置並びに接合強度変動検出器 |
JP2008277457A (ja) * | 2007-04-27 | 2008-11-13 | Matsushita Electric Ind Co Ltd | 積層型半導体装置および実装体 |
WO2008149445A1 (ja) * | 2007-06-07 | 2008-12-11 | Fujitsu Limited | 半田接合部を有する電子装置の診断装置、診断方法、及び診断プログラム |
JP2009053033A (ja) * | 2007-08-27 | 2009-03-12 | Fujitsu Ltd | 半田バンプの高感度抵抗測定装置及び監視方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02147868A (ja) | 1988-11-30 | 1990-06-06 | Hitachi Ltd | 接続検査装置 |
JPH07306239A (ja) | 1994-05-16 | 1995-11-21 | Hitachi Ltd | 余寿命センサー付き電気製品 |
JP3265197B2 (ja) | 1996-09-12 | 2002-03-11 | 株式会社東芝 | 半導体装置 |
JP3809237B2 (ja) * | 1996-12-06 | 2006-08-16 | キヤノン株式会社 | 電解パターンエッチング方法 |
JP2001159523A (ja) | 1999-12-03 | 2001-06-12 | Tamagawa Seiki Co Ltd | 光ファイバジャイロ用光ファイバの熱処理方法およびこれを用いた光ファイバジャイロ |
JP2009111108A (ja) | 2007-10-30 | 2009-05-21 | Nec Corp | チップ部品の実装構造および実装方法 |
JP4825235B2 (ja) | 2008-04-25 | 2011-11-30 | 三菱電機株式会社 | 接続異常検知装置およびその装置を用いた車載用電子機器 |
JP4703702B2 (ja) | 2008-09-17 | 2011-06-15 | 株式会社東芝 | 損傷指標予測システムおよび損傷指標予測方法 |
JP5025676B2 (ja) | 2009-03-25 | 2012-09-12 | 株式会社東芝 | 監視装置および監視方法 |
JP4648505B1 (ja) | 2010-03-30 | 2011-03-09 | 株式会社東芝 | 電子装置および電子システム |
-
2011
- 2011-11-16 JP JP2011250826A patent/JP6081055B2/ja active Active
-
2012
- 2012-11-14 US US13/676,605 patent/US9500693B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1074800A (ja) * | 1996-08-29 | 1998-03-17 | Nec Corp | 半導体装置の実装構造、実装用基板および実装状 態の検査方法 |
JP2002159523A (ja) * | 2000-11-28 | 2002-06-04 | Kao Corp | 排泄検知装置 |
JP2003273506A (ja) * | 2002-03-14 | 2003-09-26 | Canon Inc | 回路基板、電子機器及び回路基板と電子部品のはんだ接合部の検査方法 |
JP2005251815A (ja) * | 2004-03-02 | 2005-09-15 | Toyo Commun Equip Co Ltd | 表面実装部品の電極構造とその実装基板 |
JP2007035891A (ja) * | 2005-07-26 | 2007-02-08 | Lenovo Singapore Pte Ltd | 半田ボールを有するパッケージの検査方法、検査システム、および制御装置 |
JP2007121241A (ja) * | 2005-10-31 | 2007-05-17 | Okayama Univ | 接合強度測定方法及びこの方法を用いた接合強度測定装置並びに接合強度変動検出器 |
JP2008277457A (ja) * | 2007-04-27 | 2008-11-13 | Matsushita Electric Ind Co Ltd | 積層型半導体装置および実装体 |
WO2008149445A1 (ja) * | 2007-06-07 | 2008-12-11 | Fujitsu Limited | 半田接合部を有する電子装置の診断装置、診断方法、及び診断プログラム |
JP2009053033A (ja) * | 2007-08-27 | 2009-03-12 | Fujitsu Ltd | 半田バンプの高感度抵抗測定装置及び監視方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016186445A (ja) * | 2015-03-27 | 2016-10-27 | 株式会社東芝 | 電子機器、異常判定方法、およびプログラム |
US10234413B2 (en) | 2015-03-27 | 2019-03-19 | Kabushiki Kaisha Toshiba | Electronic device, abnormality determination method, and computer program product |
JP2017027329A (ja) * | 2015-07-22 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 故障予測装置および故障予測方法 |
US10365320B2 (en) | 2015-07-22 | 2019-07-30 | Renesas Electronics Corporation | Failure estimation apparatus and failure estimation method |
JP2020056783A (ja) * | 2018-10-01 | 2020-04-09 | パロ アルト リサーチ センター インコーポレイテッド | 抵抗測定を使用してrulを予測するための物理ベースのモデル粒子フィルタリングフレームワーク |
WO2024053414A1 (ja) * | 2022-09-09 | 2024-03-14 | 株式会社デンソー | 特性予測システム |
Also Published As
Publication number | Publication date |
---|---|
US9500693B2 (en) | 2016-11-22 |
JP6081055B2 (ja) | 2017-02-15 |
US20130124118A1 (en) | 2013-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6081055B2 (ja) | 電子部品および測定方法 | |
JP5025676B2 (ja) | 監視装置および監視方法 | |
JP4703702B2 (ja) | 損傷指標予測システムおよび損傷指標予測方法 | |
JP5175911B2 (ja) | はんだ接合部の寿命予測方法、はんだ接合部の寿命予測装置 | |
JP5034781B2 (ja) | 半田バンプの高感度抵抗測定装置及び監視方法 | |
JP5568586B2 (ja) | 電子装置、故障判定方法、寿命推定方法 | |
JP4648505B1 (ja) | 電子装置および電子システム | |
US8340923B2 (en) | Predicting remaining useful life for a computer system using a stress-based prediction technique | |
JP5615282B2 (ja) | 電子機器および損傷検出方法 | |
JP5152099B2 (ja) | 基板構造 | |
JP5092054B2 (ja) | 実装基板及び故障予測方法 | |
JP6139619B2 (ja) | 電子部品および測定方法 | |
US20100045326A1 (en) | Thermal monitoring and management of integrated circuits | |
JP3069882B2 (ja) | 半導体装置 | |
Yin et al. | A prognostic assessment method for power electronics modules | |
US10837997B2 (en) | Failure prediction device and circuit board using the same | |
JP5894515B2 (ja) | 半導体装置、寿命推定装置、寿命推定方法 | |
JP5572741B2 (ja) | 損傷指標予測システムおよび損傷予測方法 | |
JP2013247244A (ja) | 電子装置、破損推定方法、寿命推定方法 | |
JP2011109145A (ja) | 損傷指標予測システムおよび損傷予測方法 | |
JP5816340B2 (ja) | 電子装置、故障判定方法、寿命推定方法、プログラム | |
JP7377101B2 (ja) | 放熱経路診断装置 | |
JP2014197705A (ja) | 損傷指標予測システム、損傷予測方法、電子機器および処理プログラム | |
KR102157504B1 (ko) | 철도차량용 추진인버터의 전력반도체 소자 잔존수명 예측 장치 및 방법 | |
JP2023163390A (ja) | 情報処理装置、情報処理方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150909 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150917 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20151102 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20151211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170118 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6081055 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |