JP4825235B2 - 接続異常検知装置およびその装置を用いた車載用電子機器 - Google Patents
接続異常検知装置およびその装置を用いた車載用電子機器 Download PDFInfo
- Publication number
- JP4825235B2 JP4825235B2 JP2008115589A JP2008115589A JP4825235B2 JP 4825235 B2 JP4825235 B2 JP 4825235B2 JP 2008115589 A JP2008115589 A JP 2008115589A JP 2008115589 A JP2008115589 A JP 2008115589A JP 4825235 B2 JP4825235 B2 JP 4825235B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- connection
- voltage
- resistance value
- abnormality detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Description
まず、この発明に係る接続異常検知装置の原理構成について説明する。図1はこの発明の原理構成図である。図1において、半導体パッケージ101は半田接続部102a、102b、102cを介して回路基板103に実装されている。半田接続部102aは信号用半田接続部であり、半田接続部102bは接続異常を検知するための抵抗計測対象の被抵抗計測半田接続部である。また、半田接続部102cは配線取り出し用半田接続部であって、半導体パッケージ101のIC内部配線104により被抵抗計測半田接続部102bに接続されている。
E:定電圧源105の電圧、
ΔE:定電圧源105の電圧誤差、
Rr:被抵抗計測半田ボール102bの抵抗111の抵抗値、
Rref:参照抵抗106の抵抗値、
Voff_anp:オペアンプ401のオフセット電圧、
A:増幅器202の増幅率、
ΔA:増幅器202の増幅率誤差、
Voff_adc:AD変換器203のオフセット電圧
Vout=a・r+b (式3)
Vout1=a・(Rr+Rref)+b (式4)
Vout2=a・Rref+b (式5)
Vout3=a・0+b=b (式6)
前記式5、式6からa、bの値は次の式7で表される。
b=Vout3
a=(Vout2−Vout3)/Rref (式7)
前記式4と式5および式7により被抵抗計測半田ボール102bの抵抗値Rrは次の式8で表される。
次に、この発明の実施の形態2に係る接続異常検知装置について説明する。図6は実施の形態2に係る接続異常検知装置を説明する構成図で、半導体パッケージのコーナー部分に設けた複数の被抵抗計測半田ボール102bの抵抗値を測定できるように拡張した実施の形態を示す図である。
次に、この発明の実施の形態3に係る接続異常検知装置について説明する。図9は実施の形態3に係る接続異常検知装置を説明する構成図で、実施の形態1の図3と共通の部分は同一の符号を用いて表し、説明を省略する。
次に、この発明の実施の形態4に係る接続異常検知装置について説明する。図10は実施の形態4に係る接続異常検知装置を説明する構成図で、実施の形態1の図3と共通の部分は同一の符号を用いて表し、説明を省略する。
次に、この発明の実施の形態5に係る接続異常検知装置について説明する。これまでの実施の形態では配線取り出し用半田ボール102cが半導体パッケージ101の中心領域にある実施の形態について説明した。実施の形態5に係る接続異常検知装置は、図11に示すように、配線取り出し用半田ボール102cが半導体パッケージ101のコーナー付近に設けられている。なお、図11は図1に相当する図である。
Rr12=Rr1+Rr2+ron (式11)
ただし、ronは第1の配線選択スイッチ1202の内部抵抗と第2の配線選択スイッチ1203との内部抵抗の誤差である。
Rr23=Rr2+Rr3+ron (式12)
Rr31=Rr3+Rr1+ron (式13)
前記式11、式12、式13を用いて被抵抗計測半田ボール102b1の抵抗値Rr1、Rr2、Rr3を求めると次の式14、式15、式16となる。
Rr1=(Rr12−Rr23+Rr31+ron)/2 (式14)
Rr2=(Rr23−Rr31+Rr12+ron)/2 (式15)
Rr3=(Rr31−Rr12+Rr23+ron)/2 (式16)
Rr34=Rr3+Rr4+ron (式17)
前記式17において、R34は測定値、Rr3とronともに算出済みであるので、被抵抗計測半田ボール102b4の抵抗値Rr4は次の式18で求まる。
Rr4=Rr34−Rr3−ron (式18)
102a 信号用半田接続部
102b、102b1、102b2、102b3、102b4 被抵抗計測半田接続部
102c 配線取り出し用半田接続部
103 回路基板
104 IC内部配線
105 定電圧源
106 参照抵抗
107 共通電位
108 電圧測定手段
109 抵抗値算出手段
110 異常判定手段
111、1101 半田接続部抵抗
201、603a、603b、1202、1203 スイッチ
202 増幅器
203 AD変換器
204 マイクロコントローラ
205 制御部
206 メモリ
207 抵抗値算出部
208 抵抗変化算出部
209 異常判定部
401 オペアンプ
402、403 抵抗
601、602、1201 回路基板配線
603a 電位選択スイッチ
603b 配線選択スイッチ
901 電圧降下用抵抗
1201 回路基板配線
1202 第1の配線選択スイッチ
1203 第2の配線選択スイッチ
1204 抵抗値選択部
1205 抵抗値分離部
Claims (27)
- 回路基板に実装される半導体パッケージと前記回路基板との半田接続部の接続異常を検知する接続異常検知装置であって、
前記半田接続部は、定電圧源に接続される被抵抗計測半田接続部と、前記半導体パッケージの内部配線により前記被抵抗計測半田接続部に接続される配線取り出し用半田接続部を含むと共に、
前記配線取り出し用半田接続部に一端が接続され、他端が前記接続異常検知装置の共通電位に接続される抵抗値が既知の参照抵抗と、
前記被抵抗計測半田接続部と前記定電圧源との接続点をV1、前記参照抵抗の一端をV2、前記参照抵抗の他端をV3としたとき、前記V1の電圧と前記V2の電圧、及び前記V3の電圧をそれぞれ測定する電圧測定手段と、
前記電圧測定手段により測定される前記V1の電圧と前記V2の電圧、及び前記V3の電圧を用いて前記被抵抗計測半田接続部の抵抗値を算出する抵抗値算出手段と、
前記抵抗値算出手段により算出される前記被抵抗計測半田接続部の抵抗値の変化をもとに接続異常を判定する異常判定手段と、を具備し、
前記被抵抗計測半田接続部は、前記半導体パッケージのコーナー領域、もしくは前記半導体パッケージの信号用半田接続部より、前記半導体パッケージの中心から遠い位置に設けられ、
前記配線取り出し用半田接続部は、前記半導体パッケージの中心領域、もしくは前記被抵抗計測半田接続部よりも前記半導体パッケージの中心に近い位置に設けられたことを特徴とする接続異常検知装置。 - 前記配線取り出し用半田接続部は、複数の半田接続部を接続することを特徴とする請求項1に記載の接続異常検知装置。
- 前記電圧測定手段は、
前記V1の電圧と前記V2の電圧、及び前記V3の電圧を選択する電圧選択手段と、
前記電圧選択手段で選択された電圧を増幅する増幅手段と、
前記増幅手段で増幅された電圧をデジタル変換するAD変換手段と、
前記電圧選択手段による電圧の選択を制御する制御部と、
を具備することを特徴とする請求項1又は請求項2に記載の接続異常検知装置。 - 前記抵抗値算出手段は、
前記測定電圧を記憶するメモリと、
前記被抵抗計測半田接続部の抵抗値を算出する抵抗値算出部と、
を具備することを特徴とする請求項1乃至請求項3の何れか1項に記載の接続異常検知装置。 - 前記異常判定手段は、
前記被抵抗計測半田接続部の抵抗変化を算出する抵抗変化算出部と、
前記抵抗変化算出部により算出された抵抗変化に基づいて接続異常を判定する異常判定部と、
前記被抵抗計測半田接続部の初期抵抗値を記録するメモリと、
を具備することを特徴とする請求項1乃至請求項4の何れか1項に記載の接続異常検知装置。 - 前記抵抗変化算出部は、前記被抵抗計測半田接続部の抵抗値から初期抵抗値を引くことにより前記被抵抗計測半田接続部の抵抗変化を算出することを特徴とする請求項5に記載の接続異常検知装置。
- 前記初期抵抗値は、予め測定されてメモリに格納されている前記被抵抗計測半田接続部の抵抗値であることを特徴とする請求項6に記載の接続異常検知装置。
- 前記初期抵抗値は、前記回路基板を具備する電子機器に初めて電源が投入された際に測定される前記被抵抗計測半田接続部の抵抗値であることを特徴とする請求項6に記載の接続異常検知装置。
- 前記初期抵抗値と前記メモリに記録された初期抵抗用許容値とを比較し、前記初期抵抗値が前記初期抵抗用許容値を上回る場合、接続異常検知信号を出力することを特徴とする請求項8に記載の接続異常検知装置。
- 前記異常判定部は、前記抵抗変化と前記メモリに記録された抵抗変化用許容値とを比較し、前記抵抗変化が前記抵抗変化用許容値を上回る場合、接続異常検知信号を出力することを特徴とする請求項5に記載の接続異常検知装置。
- 前記被抵抗計測半田接続部を複数から構成し、
前記複数からなる被抵抗計測半田接続部のそれぞれの被抵抗計測半田接続部と前記定電圧源との接続を選択する配線選択手段と、
前記配線選択手段と前記それぞれの被抵抗計測半田接続部との接続点の電圧と、前記参照抵抗の両端におけるそれぞれの電圧とを選択する電圧選択手段と、
を具備することを特徴とする請求項1又は請求項2に記載の接続異常検知装置。 - 前記被抵抗計測半田接続部を複数から構成し、
前記複数からなる被抵抗計測半田接続部のそれぞれの被抵抗計測半田接続部と前記定電圧源との接続を選択する配線選択手段と、
前記配線選択手段と前記定電圧源との接続点の電圧と、前記参照抵抗の両端におけるそれぞれの電圧とを選択する電圧選択手段と、
を具備することを特徴とする請求項1又は請求項2に記載の接続異常検知装置。 - 前記被抵抗計測半田接続部と前記定電圧源との間に電圧降下用抵抗を設けたことを特徴とする請求項1乃至請求項12の何れか1項に記載の接続異常検知装置。
- 前記配線選択手段と前記定電圧源との間に電圧降下用抵抗を設けたことを特徴とする請求項11又は請求項12に記載の接続異常検知装置。
- 前記参照抵抗と前記接続異常検知装置の共通電位との間に電流導通手段を設けたことを特徴とする請求項1乃至請求項14の何れか1項に記載の接続異常検知装置。
- 前記被抵抗計測半田接続部と前記定電圧源との間に電流導通手段を設けたことを特徴とする請求項1乃至請求項14の何れか1項に記載の接続異常検知装置。
- 前記制御部は、前記被抵抗計測半田接続部の抵抗測定時に前記電流導通手段が電流を流すように制御することを特徴とする請求項15又は16に記載の接続異常検知装置。
- 前記抵抗測定時は、前記電子機器の電源投入時であることを特徴とする請求項17に記載の接続異常検知装置。
- 前記制御部は、前記V1の電圧と前記V2の電圧、及び前記V3の電圧のいずれかの電圧を測定する際に前記電流導通手段が電流を流すように制御することを特徴とする請求項15又は16に記載の接続異常検知装置。
- 前記制御部は、前記V1の電圧と前記V2の電圧、及び前記V3の電圧のいずれかの電圧が前記メモリに記憶された時以降に、前記電流導通手段が電流を流さないように制御することを特徴とする請求項15又は16に記載の接続異常検知装置。
- 前記電流導通手段と前記定電圧源との間に電圧降下用抵抗を設けたことを特徴とする請求項16に記載の接続異常検知装置。
- 回路基板に実装される半導体パッケージと前記回路基板との半田接続部の接続異常を検知する接続異常検知装置であって、
前記半田接続部は、定電圧源に接続される少なくとも3個の被抵抗計測半田接続部を含むと共に、
前記被抵抗計測半田接続部に一端が接続され、他端が前記接続異常検知装置の共通電位に接続される抵抗値が既知の参照抵抗と、
前記複数の被抵抗計測半田接続部のうち多くとも2つの半田接続部を通る電流経路を選択する電流経路選択手段と、
前記定電圧源と前記被抵抗計測半田接続部との接続点をV1、前記参照抵抗の一端をV2、前記参照抵抗の他端をV3としたとき、前記V1の電圧と前記V2の電圧、及び前記V3の電圧をそれぞれ測定する電圧測定手段と、
前記電圧測定手段により測定される前記V1の電圧と前記V2の電圧、及び前記V3の電圧を用いて前記V1とV2間の合成抵抗値を算出する抵抗値算出手段と、
前記V1とV2間の合成抵抗値を用いて前記被抵抗計測半田接続部の抵抗値を算出する抵抗値分離手段と、
前記被抵抗計測半田接続部の抵抗値の変化をもとに接続異常を判定する異常判定手段と、を具備する接続異常検知装置において、
前記複数の被抵抗計測半田接続部は、前記半導体パッケージのIC内部配線によって、互いに接続されると共に、
前記電流経路選択手段は、前記複数の被抵抗計測半田接続部と前記定電圧源との間に挿入された第1の配線選択手段と、前記複数の被抵抗計測半田接続部と前記参照抵抗との間に挿入された第2の配線選択手段と、を具備することを特徴とする接続異常検知装置。 - 前記抵抗値分離手段は、
前記電流経路選択手段により選択され、前記抵抗値算出手段によって算出された複数の経路の合成抵抗値と、第1の配線選択手段と第2の配線選択手段との内部抵抗の誤差とを格納するメモリと、
前記複数の経路の合成抵抗値の中から1つ以上の合成抵抗値を選ぶ抵抗値選択部と、
前記複数の経路の合成抵抗値から前記複数の被抵抗計測半田接続部の各々の抵抗値を算出する抵抗値分離部と、
を具備することを特徴とする請求項22に記載の接続異常検知装置。 - 前記抵抗選択部は、前記複数の被抵抗計測半田接続部の中から抵抗値が未知の3個の被抵抗計測半田接続部を選び、前期メモリから前記3個の被抵抗計測半田接続部により構成される異なる3通りの経路の合成抵抗値を選ぶことを特徴とする請求項23に記載の接続異常検知装置。
- 前記内部抵抗の誤差は,前記電流経路選択手段により選択された被抵抗計測半田接続部を通らない経路の合成抵抗値であることを特徴とする請求項23又は請求項24に記載の接続異常検知装置。
- 前記抵抗値選択部は、抵抗値が未知の被抵抗計測半田接続部1つを選び、前記メモリから前記抵抗値が未知の被抵抗計測半田接続部と、抵抗値が既知の被抵抗計測半田接続部を通る経路の合成抵抗値を選ぶことを特徴とする請求項23に記載の接続異常検知装置。
- 車両に搭載される車載用電子機器に、前記請求項1乃至請求項26の何れか1項に記載の接続異常検知装置を用いたことを特徴とする車載用電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008115589A JP4825235B2 (ja) | 2008-04-25 | 2008-04-25 | 接続異常検知装置およびその装置を用いた車載用電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008115589A JP4825235B2 (ja) | 2008-04-25 | 2008-04-25 | 接続異常検知装置およびその装置を用いた車載用電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009264959A JP2009264959A (ja) | 2009-11-12 |
JP4825235B2 true JP4825235B2 (ja) | 2011-11-30 |
Family
ID=41390988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008115589A Expired - Fee Related JP4825235B2 (ja) | 2008-04-25 | 2008-04-25 | 接続異常検知装置およびその装置を用いた車載用電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4825235B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11257725B2 (en) | 2019-12-06 | 2022-02-22 | Samsung Electronics Co., Ltd. | Semiconductor package including test bumps |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8604781B2 (en) | 2010-06-09 | 2013-12-10 | Toyota Jidosha Kabushiki Kaisha | Crack determining device and semiconductor device |
JP6081055B2 (ja) | 2011-11-16 | 2017-02-15 | 株式会社東芝 | 電子部品および測定方法 |
JP5764761B2 (ja) * | 2011-12-22 | 2015-08-19 | 国立大学法人横浜国立大学 | 電子装置、電源制御システム、および寿命測定ユニット |
US8854066B2 (en) * | 2012-04-05 | 2014-10-07 | Eaton Corporation | Method and apparatus for detecting a glowing contact in a power circuit |
EP2873984A4 (en) | 2012-07-13 | 2016-05-11 | Murata Manufacturing Co | SENSOR LABEL AND SENSOR NETWORK SYSTEM |
JP6139619B2 (ja) * | 2015-09-09 | 2017-05-31 | 株式会社東芝 | 電子部品および測定方法 |
JP6969200B2 (ja) * | 2017-08-03 | 2021-11-24 | 株式会社デンソー | 電源システム |
CN112345982B (zh) * | 2020-09-29 | 2023-05-26 | 歌尔科技有限公司 | 电路元件焊接情况检测方法及装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62152325A (ja) * | 1985-12-26 | 1987-07-07 | 株式会社東芝 | 漏洩電流検出遮断装置 |
JP2535866B2 (ja) * | 1987-02-10 | 1996-09-18 | 三菱マテリアル株式会社 | 表面被覆硬質合金製切削工具 |
JPS63314473A (ja) * | 1987-06-17 | 1988-12-22 | Nippon Denki Sanei Kk | 電極接触抵抗測定表示装置 |
JPH01129168A (ja) * | 1987-11-16 | 1989-05-22 | Hioki Ee Corp | インピーダンス測定装置 |
US4861502A (en) * | 1988-02-08 | 1989-08-29 | The Procter & Gamble Company | Conditioning agent containing amine ion-pair complexes and composiitons thereof |
JPH0387672A (ja) * | 1989-08-31 | 1991-04-12 | Toshiba Corp | 接点の診断装置 |
JPH04162692A (ja) * | 1990-10-26 | 1992-06-08 | Hitachi Ltd | 電子装置の実装構造 |
EP0496147A1 (en) * | 1991-01-25 | 1992-07-29 | John Fluke Mfg. Co., Inc. | Method of precise measurement of small resistance values |
US5335230A (en) * | 1991-08-12 | 1994-08-02 | Ncr Corporation | Apparatus and method for automatic digitizer fault detection |
JP3265197B2 (ja) * | 1996-09-12 | 2002-03-11 | 株式会社東芝 | 半導体装置 |
JPH1165616A (ja) * | 1997-08-19 | 1999-03-09 | Toshiba Corp | 負荷制御装置 |
JP3004251B2 (ja) * | 1998-03-02 | 2000-01-31 | 東通電子株式会社 | 抵抗値測定装置 |
JP2002076187A (ja) * | 2000-08-29 | 2002-03-15 | Nec Corp | Bga基板 |
JP2006053052A (ja) * | 2004-08-12 | 2006-02-23 | Espec Corp | 検査装置および検査方法 |
JP4412302B2 (ja) * | 2005-06-01 | 2010-02-10 | 株式会社デンソー | 統合アンテナの接続状態検出装置及びカーナビゲーション装置 |
-
2008
- 2008-04-25 JP JP2008115589A patent/JP4825235B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11257725B2 (en) | 2019-12-06 | 2022-02-22 | Samsung Electronics Co., Ltd. | Semiconductor package including test bumps |
Also Published As
Publication number | Publication date |
---|---|
JP2009264959A (ja) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4825235B2 (ja) | 接続異常検知装置およびその装置を用いた車載用電子機器 | |
US9945886B2 (en) | Electrical current detection device equipped with shunt resistor, and power supply device | |
CN110595524B (zh) | 传感器饱和故障检测 | |
EP2715385A2 (en) | Detecting device and current sensor | |
JP2008151530A (ja) | 磁界検出用半導体集積回路 | |
JP6135690B2 (ja) | 半導体チップと、その半導体チップにボンディングされるワイヤの断線検出方法 | |
CN105445525A (zh) | 在具有霍尔传感器的电流传感器中的过电流识别 | |
US11522482B2 (en) | Motor driving circuit and motor driving device | |
JP2010133737A (ja) | 電流センサ装置、及び電流センサ自己診断装置 | |
WO2019131816A1 (ja) | 磁気センサモジュール | |
CN108132108B (zh) | 温度检测装置及其温度检测方法 | |
JP2006105932A (ja) | ブリッジ回路を有するセンサの故障判定装置およびその故障判定方法 | |
EP2899520B1 (en) | Malfunction diagnosis apparatus | |
JP6992412B2 (ja) | 圧力測定装置および圧力測定装置の動作状態診断方法 | |
CN111103560B (zh) | 传感器诊断设备和方法 | |
KR100915931B1 (ko) | 반도체 장치 및 반도체 측정 장치 | |
JP4249081B2 (ja) | 測定装置及び測定装置の温度補償方法 | |
JPWO2010100754A1 (ja) | 検出システム及び電気システム | |
JP4735250B2 (ja) | 計測装置 | |
CN111044910B (zh) | 用于运行电池传感器的方法和电池传感器 | |
US11041931B2 (en) | Voltage measurement device with self-diagnosis function, and self-diagnosis method of voltage measurement device | |
JP5135611B2 (ja) | テスト装置 | |
US11513090B2 (en) | Apparatus and method for evaluating the quality of at least one solder joint between a printed circuit board and a current sensor | |
EP4369003A1 (en) | Battery monitoring method and device | |
JP4812856B2 (ja) | 接続異常検出装置およびそれを用いた車載用電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110530 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110909 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4825235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |