JP6135690B2 - 半導体チップと、その半導体チップにボンディングされるワイヤの断線検出方法 - Google Patents
半導体チップと、その半導体チップにボンディングされるワイヤの断線検出方法 Download PDFInfo
- Publication number
- JP6135690B2 JP6135690B2 JP2015022068A JP2015022068A JP6135690B2 JP 6135690 B2 JP6135690 B2 JP 6135690B2 JP 2015022068 A JP2015022068 A JP 2015022068A JP 2015022068 A JP2015022068 A JP 2015022068A JP 6135690 B2 JP6135690 B2 JP 6135690B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- wire
- closed circuit
- semiconductor chip
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 96
- 238000000034 method Methods 0.000 title description 16
- 238000001514 detection method Methods 0.000 claims description 27
- 230000004907 flux Effects 0.000 claims description 17
- 238000007689 inspection Methods 0.000 description 14
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 11
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 230000005674 electromagnetic induction Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000012790 confirmation Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
Description
次に、図2を参照して変形例1の半導体チップ200について説明する。以下では、実施例1と相違する点について説明し、実施例1と同一の構成には同一の符号を付し、その詳細な説明を省略する。これは、実施例2についても同様である。半導体チップ200は、複数のリード端子と共に樹脂11によりパッケージングされており、これにより半導体装置210を構成している。変形例1では、半導体チップ200が電極パッド62と配線68を備えており、半導体装置210がリード端子82を備えている点で、実施例1の半導体装置110と異なっている。電極パッド62は、電極パッド12aに対して電極パッド12bと反対側(即ち、図2の上側)に、電極パッド12aに隣接して配置されている。同様に、リード端子82は、リード端子30に対してリード端子80と反対側(即ち、図2の上側)に、リード端子30に隣接して配置されている。電極パッド62は、ワイヤ92によりリード端子82の一端にボンディングされている。配線68は、電極パッド62と集積回路50を接続している。リード端子82の他端には、電流源72が接続可能となっている。電流源72は、動作確認工程において半導体装置210の良否を検査するための電流源である。電流源72は、電流源70と同じタイミングで、ワイヤ92に図2の左方向に向かう電流I3を供給する。動作確認工程における所定の時間の間は、電流源72は、一定の変化率で増加する電流I3を供給する。なお、電流I3は、「誘導起電力発生電流」の一例に相当する。
(1)第1電極パッドと第2電極パッドを半導体チップ内の回路から電気的に分離し、第1閉回路を形成する状態。
(2)第1電極パッドと第2電極パッドを上記の回路に接続し、第1閉回路を形成しない状態。
(1)第1電極パッドと第2電極パッドと第4電極パッドを半導体チップ内の回路から電気的に分離し、第1閉回路を形成するとともに第2閉回路を形成しない状態。
(2)第1電極パッドと第2電極パッドと第4電極パッドを上記の回路から電気的に分離し、第2閉回路を形成するとともに第1閉回路を形成しない状態。
(3)第1電極パッドと第2電極パッドと第4電極パッドを上記の回路に接続し、第1閉回路と第2閉回路を形成しない状態。
14a、14b:配線
16a:抵抗体
18a:比較器
30:リード端子
50:集積回路
100:半導体チップ
110:半導体装置
Claims (8)
- 半導体チップであって、
第1リード端子にワイヤボンディングされる第1電極パッドと、
前記第1リード端子にワイヤボンディングされる第2電極パッドと、
前記第1電極パッドと前記第2電極パッドの間に接続されている第1電流検出器と、
前記第1リード端子とは別の第2リード端子にワイヤボンディングされる第3電極パッドと、を備え、
前記第1電流検出器は、前記第3電極パッドに誘導起電力発生電流を通電したときに前記第1リード端子と前記第1電極パッドと前記第1電流検出器と前記第2電極パッドを巡る第1閉回路を流れる誘導電流が閾値を上回る場合と閾値を下回る場合で出力が異なるように構成されている、半導体チップ。 - 少なくとも以下の(1)の状態と(2)の状態を切替えるように構成されているスイッチ群をさらに備える、請求項1に記載の半導体チップ。
(1)前記第1電極パッドと前記第2電極パッドを半導体チップ内の回路から電気的に分離し、前記第1閉回路を形成する状態。
(2)前記第1電極パッドと前記第2電極パッドを前記回路に接続し、前記第1閉回路を形成しない状態。 - 前記第1電流検出器は、
前記第1電極パッドと前記第2電極パッドの間に接続されている第1抵抗体と、
前記第1抵抗体の高電位側電圧と低電位側電圧を比較する第1比較器と、を有する、請求項2に記載の半導体チップ。 - 前記第1リード端子にワイヤボンディングされる第4電極パッドと、
前記第1電極パッドと前記第4電極パッドの間に接続されている第2電流検出器と、をさらに備え、
前記第2電流検出器は、前記第3電極パッドに誘導起電力発生電流を通電したときに前記第1リード端子と前記第1電極パッドと前記第2電流検出器と前記第4電極パッドを巡る第2閉回路を流れる誘導電流が閾値を上回る場合と閾値を下回る場合で出力が異なるように構成されている、請求項1に記載の半導体チップ。 - 少なくとも以下の(1)の状態と(2)の状態と(3)の状態を切替えるように構成されているスイッチ群をさらに備える、請求項4に記載の半導体チップ。
(1)前記第1電極パッドと前記第2電極パッドと前記第4電極パッドを半導体チップ内の回路から電気的に分離し、前記第1閉回路を形成するとともに前記第2閉回路を形成しない状態。
(2)前記第1電極パッドと前記第2電極パッドと前記第4電極パッドを前記回路から電気的に分離し、前記第2閉回路を形成するとともに前記第1閉回路を形成しない状態。
(3)前記第1電極パッドと前記第2電極パッドと前記第4電極パッドを前記回路に接続し、前記第1閉回路と前記第2閉回路を形成しない状態。 - 前記第1電流検出器は、
前記第1電極パッドと前記第2電極パッドの間に接続されている第1抵抗体と、
前記第1抵抗体の高電位側電圧と低電位側電圧を比較する第1比較器と、を有しており、
前記第2電流検出器は、
前記第1電極パッドと前記第4電極パッドの間に接続されている第2抵抗体と、
前記第2抵抗体の高電位側電圧と低電位側電圧を比較する第2比較器と、を有する、請求項5に記載の半導体チップ。 - 請求項1に記載の半導体チップに形成されている前記第1電極パッド及び前記第2電極パッドのそれぞれと前記第1リード端子とをワイヤボンディングしている2つのワイヤの断線を検出する断線検出方法であって、
前記第2リード端子から前記第3電極パッドに誘導起電力発生電流を通電し、前記誘導起電力発生電流通電時の前記第1電流検出器の出力を検出する、断線検出方法。 - リード端子に第1ワイヤでワイヤボンディングされる第1電極パッドと、
前記リード端子に第2ワイヤでワイヤボンディングされる第2電極パッドと、
前記第1電極パッドと前記第2電極パッドの間に接続されている電流検出器と、を備える半導体チップの第1ワイヤと第2ワイヤの少なくとも一方の断線を検出する断線検出方法であって、
前記リード端子と前記第1ワイヤと前記第1電極パッドと前記電流検出器と前記第2電極パッドと前記第2ワイヤを巡る閉回路を貫く方向に磁束を印加する磁束印加工程と、
前記磁束印加工程において前記電流検出器が出力する出力値に応じて第1ワイヤと第2ワイヤの少なくとも一方の断線を検出する断線検出工程と、を備える、断線検出方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015022068A JP6135690B2 (ja) | 2015-02-06 | 2015-02-06 | 半導体チップと、その半導体チップにボンディングされるワイヤの断線検出方法 |
US15/016,596 US9726709B2 (en) | 2015-02-06 | 2016-02-05 | Semiconductor chip and method for detecting disconnection of wire bonded to semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015022068A JP6135690B2 (ja) | 2015-02-06 | 2015-02-06 | 半導体チップと、その半導体チップにボンディングされるワイヤの断線検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016145720A JP2016145720A (ja) | 2016-08-12 |
JP6135690B2 true JP6135690B2 (ja) | 2017-05-31 |
Family
ID=56566717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015022068A Expired - Fee Related JP6135690B2 (ja) | 2015-02-06 | 2015-02-06 | 半導体チップと、その半導体チップにボンディングされるワイヤの断線検出方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9726709B2 (ja) |
JP (1) | JP6135690B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111630401B (zh) * | 2018-01-26 | 2022-09-16 | 三菱电机株式会社 | 半导体装置以及电力变换装置 |
JP2020035804A (ja) | 2018-08-28 | 2020-03-05 | ルネサスエレクトロニクス株式会社 | 半導体装置、電子回路および半導体装置の検査方法 |
WO2021111572A1 (ja) * | 2019-12-05 | 2021-06-10 | サンケン電気株式会社 | 半導体装置 |
JP7392533B2 (ja) | 2020-03-18 | 2023-12-06 | 株式会社リコー | 検査システム |
JP2021196284A (ja) * | 2020-06-16 | 2021-12-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
FR3117266B1 (fr) | 2020-12-09 | 2023-10-27 | St Microelectronics Crolles 2 Sas | Dispositif électroniques comprenant des liaisons filaires |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09113566A (ja) * | 1995-10-16 | 1997-05-02 | Nissan Motor Co Ltd | 半導体基板の接続状態検出装置 |
JP3011234B2 (ja) * | 1997-10-07 | 2000-02-21 | 日本電気株式会社 | 半導体装置のワイヤオープン検出方法及び装置 |
JP3285568B2 (ja) * | 1999-05-24 | 2002-05-27 | 日本電産リード株式会社 | 基板の配線検査装置および配線検査方法 |
JP2005277201A (ja) * | 2004-03-25 | 2005-10-06 | Renesas Technology Corp | 半導体装置、半導体設計装置および半導体装置の製造方法 |
JP2006071519A (ja) * | 2004-09-03 | 2006-03-16 | Hioki Ee Corp | 回路基板検査方法および回路基板検査装置 |
JP2006170878A (ja) * | 2004-12-17 | 2006-06-29 | Sony Corp | 電子回路デバイス、および、その測定方法 |
JP2009025044A (ja) * | 2007-07-17 | 2009-02-05 | Toshiba Corp | 半導体装置 |
JP2009115719A (ja) * | 2007-11-08 | 2009-05-28 | Nidec-Read Corp | 基板検査装置及び基板検査方法 |
JP2009158750A (ja) * | 2007-12-27 | 2009-07-16 | Fujifilm Corp | ワイヤボンディング方法及び半導体装置 |
JP5341717B2 (ja) * | 2009-11-10 | 2013-11-13 | ルネサスエレクトロニクス株式会社 | 半導体パッケージ及びシステム |
JP2013225535A (ja) | 2012-04-19 | 2013-10-31 | Yokogawa Electric Corp | 半導体装置および半導体試験装置 |
JP6300488B2 (ja) * | 2013-10-22 | 2018-03-28 | キヤノン株式会社 | 撮像装置、固体撮像素子及びカメラ |
-
2015
- 2015-02-06 JP JP2015022068A patent/JP6135690B2/ja not_active Expired - Fee Related
-
2016
- 2016-02-05 US US15/016,596 patent/US9726709B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9726709B2 (en) | 2017-08-08 |
US20160231373A1 (en) | 2016-08-11 |
JP2016145720A (ja) | 2016-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6135690B2 (ja) | 半導体チップと、その半導体チップにボンディングされるワイヤの断線検出方法 | |
US11112467B2 (en) | Magnetic field sensor circuit in package with means to add a signal from a coil | |
JP6467696B2 (ja) | 電流測定装置 | |
KR20120066008A (ko) | 자기장 센서 | |
TW201403077A (zh) | 設於基板內之電子零件之端子判別方法及端子判別裝置 | |
US20200326399A1 (en) | Magnetic sensor module | |
JP2000503124A (ja) | 集積回路を検査する方法 | |
US5894224A (en) | Method of testing a connection which includes a conductor in an integrated circuit | |
US9664728B2 (en) | Detection of defective electrical connections | |
CN109997046B (zh) | 电阻测量装置及电阻测量方法 | |
US11243270B2 (en) | Sensor chip and associated calibration lead frame | |
JP7344382B2 (ja) | 制御装置用の給電線エラー検知のための監視装置 | |
US20120025863A1 (en) | Solder joint inspection | |
WO2005059926A1 (ja) | 同軸ケーブル、より対線ケーブル、同軸ケーブルユニット、試験装置、及びcpuシステム | |
JP5326898B2 (ja) | 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置 | |
US10192798B2 (en) | Integrated circuit die having a split solder pad | |
JP7392533B2 (ja) | 検査システム | |
TW201843477A (zh) | 磁性感測電路、磁性感測電路的檢查方法以及半導體裝置的製造方法 | |
JP2019100951A (ja) | 半導体装置の検査方法、及び検査装置 | |
JP5811803B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007234816A (ja) | 半導体装置 | |
JP2006170878A (ja) | 電子回路デバイス、および、その測定方法 | |
JP2004184328A (ja) | 半導体試験装置及び半導体試験方法 | |
JPH09113566A (ja) | 半導体基板の接続状態検出装置 | |
JP2884780B2 (ja) | Tab型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170410 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6135690 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |