JP5326898B2 - 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置 - Google Patents
集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置 Download PDFInfo
- Publication number
- JP5326898B2 JP5326898B2 JP2009169745A JP2009169745A JP5326898B2 JP 5326898 B2 JP5326898 B2 JP 5326898B2 JP 2009169745 A JP2009169745 A JP 2009169745A JP 2009169745 A JP2009169745 A JP 2009169745A JP 5326898 B2 JP5326898 B2 JP 5326898B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- external terminals
- integrated circuit
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本発明は、集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置に関する。
特許文献1にはプリント基板に形成された配線の短絡を検出する方法が記載されている。特許文献1に記載の技術では、まず、電圧を計測するプローブを用いて、相互に対向する二枚のプリント基板の電圧分布を測定する。そして、これらのプリント基板のうち同電位となる箇所を短絡箇所として検出している。
なお本発明に関連する技術が特許文献2乃至8に開示されている。
例えばハイブリッド集積回路は、複数の集積回路と、これら複数の集積回路に接続される一つの電源端子と、これら複数の集積回路に接続される外部端子とを備えている。そして、例えば一の集積回路に接続される外部端子の間に電位差を生じせしめ、ハイブリッド集積回路に流れる電流の増大を検知して、当該外部端子の間の短絡の有無を検出することができる。
しかしながら、かかるハイブリッド集積回路において、他の集積回路に流れる動作電流の変動が、外部端子の間に生じた短絡に起因して増大する電流の増大分よりも大きい場合がある。この場合、ハイブリッド集積回路に流れる電流の増大が、短絡に起因するものなのか、集積回路における電流の変動なのか判断できない、という問題があった。
そこで本発明は、複数の回路を有する集積回路において、一の回路に接続された外部端子間の短絡の有無を、他の回路に流れる電流の大きさ又変動の影響を抑制して判定できる、集積回路における開放/短絡検出方法を提供する。
本発明にかかる集積回路における外部端子の開放/短絡検査方法の第1の態様は、第1の電源線(36)を介して電源(4)に接続される第1の電源端子(11,P11)と、前記第1の電源線から分岐した第2の電源線(37)に接続される第2の電源端子(21,P21)と、前記第2の電源端子に接続されずに前記第1の電源端子に接続される第1の回路(10,110)と、前記第1の電源端子に接続されずに前記第2の電源端子に接続される第2の回路(20,120)と、前記第1の回路には接続されずに前記第2の回路に接続される複数の外部端子(P20,P22)とを備え、前記複数の外部端子には、所定の方向に配置され、外部からの制御によって第1電位(H)及び前記第1電位と異なる第2電位(L)とを任意に出力可能な複数の検査対象外部端子(P20)が含まれた集積回路における外部端子の開放/短絡検査方法であって、(a)前記複数の検査対象外部端子の各々に前記第1電位及び前記第2電位の何れか一方を出力させて前記複数の検査対象外部端子のうち隣り合う検査対象外部端子間の少なくとも一つに電位差を生じさせるステップと、(b)前記ステップ(a)の実行後に、前記第2の電源線を流れる電流を検出するステップと、(c)前記ステップ(b)の実行後に、前記第2の電源線を流れる前記電流の値が所定の基準値を超えたことを以って、前記電位差が生じている検査対象外部端子の間に短絡が生じていると判定するステップとを実行する。
本発明にかかる集積回路における外部端子の開放/短絡検査方法の第2の態様は、第1の態様にかかる集積回路における外部端子の開放/短絡検査方法であって、前記複数の外部端子には、前記複数の検査対象外部端子の一つと隣り合って配置されて前記第2の回路に接続され、固定電位が供給される固定端子が含まれ、前記ステップ(a)において、前記固定端子と前記複数の検査対象外部端子の前記一つとの間に電位差を生じさせる。
本発明にかかる集積回路における外部端子の開放/短絡検査装置の第1の態様は、第1及び第2の電源端子(11,21,P11,P21)と、前記第2の電源端子に接続されずに前記第1の電源端子(11,P11)に接続される第1の回路(10,110)と、前記第1の電源端子に接続されずに前記第2の電源端子(21,P21)に接続される第2の回路(20,120)と、前記第1の回路には接続されずに前記第2の回路に接続される複数の外部端子(P20,P22)とを備え、前記複数の外部端子には、前記第2の回路に接続され、所定の方向に配置され、外部からの制御によって第1電位(H)及び前記第1電位と異なる第2電位(L)とを任意に出力可能な複数の検査対象外部端子(P20)が含まれた集積回路における外部端子の開放/短絡検査装置であって、電源(4)と前記第1の電源端子とを接続する第1の電源線(36)と、前記第1の電源線から分岐して前記第2の電源端子と接続される第2の電源線(37)と、前記複数の検査対象外部端子の各々に前記第1電位及び前記第2電位の何れか一方を出力させて前記複数の検査対象外部端子のうち隣り合う検査対象外部端子間の少なくとも一つに電位差を生じさせる命令部(33)と、前記第2の電源線を流れる電流を検出する電流検出部(31,32)と、前記電流検出部が検出した電流の値が所定の基準値を超えたことを以って、前記電位差が生じている検査対象外部端子の間に短絡が生じていると判定する判定部(34)とを備える。
本発明にかかる集積回路における外部端子の開放/短絡検査装置の第2の態様は、第1の態様にかかる集積回路における外部端子の開放/短絡検査装置であって、前記複数の外部端子には、前記複数の検査対象外部端子の一つと隣り合って配置されて前記第2の回路に接続され、固定電位が供給される固定端子が含まれ、前記命令部は前記固定端子と前記複数の検査対象外部端子の前記一つとの間に電位差を生じさせる。
本発明にかかる集積回路における外部端子の開放/短絡検査方法の第1の態様及び集積回路における外部端子の開放/短絡装置の第1の態様によれば、第1の回路は第1の電源線及び第1の電源端子を介して電源に接続されている。第2の回路は第1の電源線から分岐した第2電源線、及び第2の電源端子を介して電源に接続されている。そして、第2の電源線を流れる電流を検出することによって第2の電源端子を流れる電流を検出する。この検出された電流は第2の回路の外部端子についての短絡の有無に依存する。よって、集積回路全体は電源から供給される電力に基づいて動作しつつも、第1の電源端子を介して第1の回路を流れる電流の大きさ又変動の影響を抑制してこの外部端子間の短絡の有無を判定できる。
本発明にかかる集積回路における外部端子の開放/短絡検方法の第1の態様及び集積回路における外部端子の開放/短絡検査装置によれば、固定端子と外部端子との間の短絡をも検出することができる。
実施の形態.
<検査システムの構成>
図1に示されるように、検査システムは集積回路1と検査装置3とを備えている。
<検査システムの構成>
図1に示されるように、検査システムは集積回路1と検査装置3とを備えている。
集積回路1は例えば混成集積回路(ハイブリッドIC,Hybrid Integrated Circuit)である。以下、集積回路1を混成集積回路1と呼ぶ。混成集積回路1は、基板12と、回路10,20と、電源端子11,21とを備えている。なお、実際には混成集積回路1はその他の複数の電子部品を備えているものの、本実施の形態にかかる技術おいては本質的ではないため、これらの電子部品については図示を省略している。
基板12は絶縁性の基板(例えばガラスエポキシやセラミックや、表面に絶縁膜が形成された金属基板等)である。基板12には複数の配線(配線121,122以外は不図示)が形成される。かかる配線は、基板12上に設けられる複数の電子部品(回路10,20以外は不図示)同士を接続し、または基板12に設けられる入出力端子(電源端子11,21以外は不図示)とこれらの電子部品とを接続する。
電源端子11,21は基板12に形成された配線121,122と接続されて基板12上に取り付けられる。
回路10,20は例えば集積回路である。以下、回路10,20をそれぞれ集積回路10,20と呼ぶ。集積回路10,20は例えばパッケージ化された電子部品であって、それぞれ複数の外部端子を有している。当該複数の外部端子のうちの少なくとも一部が基板12に形成された配線と電気的に接続されて、集積回路10,20がそれぞれ基板12に実装される。なお集積回路10,20は表面実装型であっても挿入実装型であってよい。また、基板12への実装方法についても特に限定されず、例えば集積回路10,20が半田付けなどによって基板12に実装される。
集積回路10が備える複数の外部端子には例えば電源端子P11が含まれている。電源端子P11は電源端子21には接続されずに、基板12に形成された配線121を介して電源端子11と接続されている。また、集積回路10が備える複数の外部端子には、電源端子P21と対となる接地端子も含まれている。集積回路10は電源端子11、配線121、電源端子P11を介して外部から電力の供給を受けて動作する。
集積回路20が備える複数の外部端子は集積回路10には接続されない。かかる複数の外部端子には例えば電源端子P21が含まれている。電源端子P21は電源端子11には接続されずに、基板12に形成された配線122を介して電源端子21と接続されている。また集積回路20が備えるには電源端子P21と対となる接地端子も含まれている。集積回路20は電源端子21、配線122、電源端子P21を介して外部から電力の供給を受けて動作する。配線121,122は集積回路1内においては電気的に互いに絶縁されている。
電源端子11を介して集積回路10を流れる動作電流は大幅に変動する。このような電流の変動は混成集積回路1の通常動作において、例えば集積回路10が備える複数の機能がそれぞれ実行/停止を繰り返すために引き起こされる。また例えば集積回路10が所定のクロック信号と同期して動作することによっても引き起こされる。これは、例えばクロック信号が活性化された期間のみ集積回路10が動作することによって、集積回路10の動作電流が変動するからである。
他方、ここでは電源端子21を介して集積回路20を流れる動作電流の変動は、集積回路10の動作電流に比べて十分に小さい。
集積回路20が備える外部端子には例えば外部端子群(複数の検査対象外部端子に相当)P20が含まれている。外部端子群P20は集積回路10には接続されていない。外部端子群P20に含まれる外部端子は所定の方向(ここでは図中の紙面上下方向)に並んで配置されている。かかる外部端子群P20の外部端子の各々は外部からの制御によって、第1電位Hと、第1電位Hと異なる第2電位Lとを任意に出力可能である。より具体的には、集積回路20は電源端子P21及び外部端子群P20以外の外部端子を介して指令を受け取り、当該指令に応じて外部端子群P20の外部端子の各々に第1電位H又は第2電位Lを出力する。
外部端子群P20は集積回路20の内部に形成された回路201と接続されている。回路201は電源端子P21に接続されて、電源端子P21から電源が供給されて動作する。回路201は電源端子P21及び外部端子群P20以外の外部端子を介して指令を受け取り、当該指令に応じて外部端子群P20の外部端子の各々に第1電位H又は第2電位Lを出力する。
また集積回路20はその内部に回路202を備えている。回路202は電源端子P21に接続されて、電源端子P21から電源が供給されて動作する。回路202は電源端子P21及び外部端子群P20以外の所定の外部端子を介して指令を受け取り、所定の処理(例えば演算処理)を実行して他の所定の外部端子から処理の結果を出力する。
集積回路20は、回路201,202によって、あるいは更に不図示の複数の回路によって複数の機能を発揮する。但し、これらの機能のうちいくつかが混成集積回路1の通常動作では用いられない場合がある。ここでは一例として、回路201が実現する機能は混成集積回路1としての通常動作では必要とされない。
しかしながら、集積回路20の通常動作において、回路201は電源端子P21に接続されて動作し、これによって回路201の出力端子たる外部端子群P20からは信号が出力される。換言すれば、外部端子群P20の外部端子の間には電位差が生じる。よって、混成集積回路1の通常動作では、回路201の出力端子たる外部端子群P20を、他の電子部品或いは外部装置(例えば混成集積回路1と接続される外部装置)と電気的に接続させない。簡単にいえば、外部端子群P20は混成集積回路1の通常動作では使用されない。換言すると、外部端子群P20から出力される信号は、他の電子部品或いは外部装置によって実質的に参照されない。
混成集積回路1の通常動作で使用されない外部端子群P20として、他の具体例をも示す。例えば、外部端子群P20はデバッグ用の外部端子である。デバッグ用の外部端子とは、通常動作とは別に、集積回路20の演算結果(あるいは演算の途中結果)を作業員が確認するための外部端子である。
この場合、例えば図2に示すように、回路201は外部端子群P20とは別の外部端子群P22とも接続され、かかる外部端子群P22を介して信号が出力される。かかる外部端子群P22は基板12に形成された配線123を介して、基板12上に設けられた他の電子部品13或いは外部装置(不図示)に接続される。そして、かかる外部端子群P22から出力される信号が、他の電子部品13或いは外部装置によって参照される。このように回路201の機能は混成集積回路1の通常動作において、外部端子群P20とは別の外部端子群P22を介して他の電子部品13、或いは外部装置によって使用される。他方、外部端子群P20の外部端子からはデバッグ用の信号が出力される(換言すれば外部端子群P20の外部端子の間には電位差が生じる)ものの、通常動作では外部端子群P20は他の電子部品或いは外部装置と電気的に接続されない。換言すると、外部端子群P20から出力される信号は他の電子部品或いは外部装置によって実質的に参照されない。
なお外部端子群P20は混成集積回路1の通常動作において他の電子部品或いは外部装置によって実質に参照される端子であってもよい。このとき回路202はなくてもよい。
外部端子群P20の外部端子の各々の短絡を検出するための検査装置3は、シャント抵抗31と、電圧検出回路32と、命令部33と、判定部34と、電源線36,37とを備えている。
電源線36は電源端子11と直流電源4とを接続する。電源線37は電源線36から分岐して、電源線36とともに電源端子21と直流電源4とを接続する。
シャント抵抗31は電源線37上で電源端子21と直流電源4との間に接続されている。換言すると、シャント抵抗31は直流電源4と電源端子21との間に直列に接続される。
電圧検出回路32はシャント抵抗31に流れる電流によって生じる電圧降下を検出する。シャント抵抗31の電圧降下とシャント抵抗31の抵抗値とに基づいてシャント抵抗31を流れる電流が把握される。なおシャント抵抗31は電源線36から分岐した電源線37上に設けられているので、直流電源4から電源端子11を介して集積回路10へと流れる動作電流はシャント抵抗31を経由しない。またシャント抵抗31は電源線37上で直流電源4と電源端子21との間で直列に接続され、電源端子21には配線122と電源線37しか接続されておらず、電圧検出回路32の入力インピーダンスは通常は非常に高く設定されているので、シャント抵抗31を流れる電流と電源端子21を流れる電流とは等しい。よってシャント抵抗31と電圧検出回路32の一組は、電源端子11を流れる電流を避けて電源端子21を流れる電流を検出することができる。かかる一組を電流検出部と把握できる。
なお電源端子11,21のいずれもが同じ直流電源4に接続されている必要はない。例えば直流電源4と電源端子11が第1の電源線によって相互に接続され、直流電源4とは別の直流電源と電源端子21とが第2の電源線によって相互に接続されていてもよい。そしてシャント抵抗31が第2の電源線上に設けられていればよい。かかる構成であってもシャント抵抗31と電圧検出回路32とからなる電流検出部は、電源端子11を流れる電流を避けて電源端子21を流れる電流を検出することができる。但し、図1,2に示すように、一つの直流電源4が設けられる態様であれば、別々の直流電源から電源端子11,21へと電力を供給する場合に比して、直流電源の個数を減らすことができる。
命令部33は、外部端子群P20の外部端子の相互間の少なくともいずれか一つに電位差を生じさせる信号Sを集積回路20(より具体的には回路201)へと出力する。
図1,2の例示では、外部端子群P20は5つの外部端子を含んでいる。5つの外部端子は図中上下方向に並んで配置されている。命令部33は、図3に示すように、例えば上から1個目、3個目及び5個目の外部端子に第1電位Hを、上から2個目及び4個目の外部端子に第2電位Lを出力させる信号Sを集積回路10に出力する。例えば、集積回路20が所定の演算処理を実行して外部端子群P20に出力する場合、命令部33はその演算結果が上述した電位パターンとなるように、信号Sとして入力データを集積回路20に与える。なお以下において、図3に合わせて、外部端子群P20の外部端子を上から順に外部端子P1〜P5と呼ぶ。また図3の例示では、外部端子P1〜P5がそれぞれ論理反転回路211〜215の出力と接続されている。かかる論理反転回路211〜215は回路201の構成要素として例示される。
判定部34は電圧検出回路32が検出した電圧の値が所定の基準値を超えているかどうかを判定する。これは電流検出部によって検出された電流の値を判定部34が基準値に基づいて弁別すると把握できる。判定部34は当該電流の値が基準値を超えていると、外部端子群P20に短絡が生じていると判定する。また判定部34は当該電流の値が基準値を下回っていると、外部端子群P20に短絡が生じていると判定する。
なお、命令部33及び判定部34の機能は、例えばマイクロコンピュータと記憶装置とによって実現されてもよい。マイクロコンピュータは、プログラムに記述された各処理ステップ(換言すれば手順)を実行する。上記記憶装置は、例えばROM(Read Only Memory)、RAM(Random Access Memory)、書き換え可能な不揮発性メモリ(EPROM(Erasable Programmable ROM)等)、ハードディスク装置などの各種記憶装置の1つ又は複数で構成可能である。当該記憶装置は、各種の情報やデータ等を格納し、またマイクロコンピュータが実行するプログラムを格納し、また、プログラムを実行するための作業領域を提供する。なお、マイクロコンピュータは、プログラムに記述された各処理ステップに対応する各種手段として機能するとも把握でき、あるいは、各処理ステップに対応する各種機能を実現するとも把握できる。また、命令部33及び判定部34はこれに限らず、実行される各種手順、あるいは実現される各種手段又は各種機能の一部又は全部をハードウェアで実現しても構わない。
<検査方法>
かかる検査システムにおける検査方法について説明する。
かかる検査システムにおける検査方法について説明する。
シャント抵抗31を介して混成集積回路1と直流電源4とが接続される。混成集積回路1(集積回路10,20)は直流電源4から電源の供給を受けて動作する。混成集積回路1の動作によって電源端子11,21には動作電流が流れる。
かかる状態で図4に示すように、ステップST1にて、命令部33は例えば信号Sを集積回路20に与える。集積回路20は信号Sを受け取って外部端子P1,P3,P5に第1電位Hを、外部端子P2,P4に第2電位Lを出力する(図3も参照)。これによって外部端子P1〜P5の隣り合う相互間には電位差が生じる。そして、外部端子P1〜P5の相互間の少なくとも何れか一つが短絡していると、これらの間の電位差によって、短絡している外部端子間を短絡電流が流れる。この場合、電源端子21を流れる電流は外部端子を流れる短絡電流の分、増大する。
次に、ステップST2にて、電流検出部は電源端子21に流れる電流の値を検出する。より具体的には、電圧検出回路32がシャント抵抗31の両端電圧を検出して判定部34へと出力する。シャント抵抗31は電源線37上に設けられているので、電流検出部は電源端子11を流れる電流に依存せずに電源端子21を流れる電流を検出できる。
次にステップST3にて、判定部34は検出された電流の値が所定の基準値を超えているかどうかを判定する。そして、電流の値が基準値を超えていることを以って、ステップST4にて、外部端子群P20に短絡が生じていると判定する。また電流の値が基準値を下回っていることを以って、ステップST5にて、判定部24は外部端子群P20が開放していると判定してもよい。
かかる検査方法によって、電源端子11,21を流れる電流は例えばそれぞれ図5,6に示すように変化する。なお図6においては判定部34によって電流と比較される基準値が破線で示されている。電源端子11を流れる電流は集積回路20の動作(外部端子群P20の電位の状態を含む)に依存しない。一方、電源端子21を流れる電流は集積回路10の動作に依存しない。そして、時刻t1にて外部端子群P20へと上述した電位パターンが出力された時点で、電源端子21を流れる電流は短絡電流の分、増大する。なお時刻t2にて外部端子群P20へと電位パターンの出力を停止すると、時刻t2にて電源端子21を流れる電流は短絡電流の分、低減する。
電流検出部は電源端子11を避けて電源端子21を流れる電流を検出して外部端子群P20の短絡の有無を判定している。よって、たとえ電源端子11を介して集積回路10を流れる動作電流の変動が電源端子21を介して集積回路20を流れる動作電流の変動より大きくとも、短絡電流の増分を検知しやすい。以上のように、複数の集積回路10,20を有する混成集積回路1において、集積回路10に接続された外部端子群P20の短絡の有無を、他の集積回路20に流れる電流の大きさ又変動の影響を抑制して判定できる。
また、混成集積回路1を単独でみれば、混成集積回路1は電源端子11,21に対して共通の直流電源4を接続しても、本実施の形態の検査方法、検査装置に資することができる。
しかも、プローブを用いることなく短絡を検知しているので、プローブと接続するパッドを混成集積回路1に設ける必要もない。また集積回路20の外部端子が、基板12に垂直な方向における集積回路20と基板12との間に位置し(例えば集積回路20がBGA)、外部から当該外部端子を視認すること困難な状態であっても、短絡を検知できる。また外部端子群P20が混成集積回路1の通常動作では使用されない端子であっても、短絡を検知できる。なお、通常動作で使用される端子は通常動作の検証時に短絡の有無を検査できる。
なお集積回路20の動作電流が、集積回路10の動作電流ほどではないものの、比較的大きく変動する場合がある。この場合、短絡電流は集積回路20の動作電流の変動幅よりも大きいことが要求される。
そこで、外部端子群P20の外部端子うち何れか2つの間のみに電位差を生じさせ且つ当該2つを短絡させた状態で当該2つを流れる電流(即ち外部端子群P20を流れる短絡電流)が、外部端子群P20が開放している状態で電源端子21に流れる電流(即ち集積回路20の通常動作における正常電流)の最大値よりも大きいことが望ましい。かかる要求は、例えば外部端子群P20と接続される回路201の電流容量を、回路202の電流容量よりも大きく設定することで実現される。例えば図3の例示において、論理反転回路211〜215がトランジスタで構成されるときはこれらトランジスタの電流容量が調整される。なお、集積回路20の動作電流(短絡電流を除く)は、外部端子群P20の外部端子の全てに第1電位H(あるいは第2電位L)を出力させた状態で電源端子11を流れる電流とも把握できる。
これによって、外部端子群P20を流れる短絡電流に起因して、電源端子21を流れる電流は、集積回路20の動作電流の最大値Imaxを越えて増大する。そして判定部34は電源端子11を流れる電流の値が所定の基準値(≧最大値Imax)を超えたことを以って、外部端子群P20に短絡が生じたと判定する。
この場合であっても、外部端子群P20に流れる短絡電流は、より変動幅の大きい集積回路10の動作電流を越えて増大する必要がない。よって、集積回路10の動作電流を越える短絡電流を実現すべく回路202の電流容量を設定する場合に比べて、回路202の電流容量は小さくて足りる。よって、回路規模の増大や製造コストの増大を抑制できる。
なお図7に示すように、本検査方法は、集積回路100に対しても適用できる。集積回路100は電源端子P11,P21と、回路110,120と、複数の外部端子とを備えている。回路110,120は図1に示す混成集積回路1において集積回路10,20に相当する。電源端子P11,P21は図1に示す混成集積回路1において電源端子11,21に相当する。複数の外部端子に含まれ、回路120と接続された外部端子群P20は、図1に示す混成集積回路1において外部端子群P20に相当する。但し、集積回路10が備える回路201,202については図7では示していない。
また図1に示す混成集積回路1においては、電源端子P21が外部端子群P20と所定の方向(例えば図中上下方向)で隣り合って配置されている。電源端子P21には電源電位たる固定電位が配線122、電源端子21、配線37,配線36の一部を介して直流電源4から与えられている。
かかる混成集積回路1においては、図4をも参照して、例えばステップST1にて、外部端子群P20のうち電源端子P21と隣り合う外部端子と、電源端子P21との間にも電位差を生じさせてもよい。例えば電源端子P21に与えられる電源電位が第1電位Hと同じであれば、命令部33は電源端子P21と隣り合う外部端子には第2電位Lを出力させる信号を集積回路201に与える。これにより、電源端子P21と隣り合う外部端子と、電源端子P21との間に短絡が生じていれば、これらの間に短絡電流が流れる。これにより、電源端子21にも短絡電流が流れる。そして、ステップST2,ST3の処理を実行することで、電源端子P21と隣り合う外部端子と、電源端子P21との間の短絡を検知することができる。
なお、電源端子P21は外部端子群P20に含まれる複数の外部端子のいずれか二つに挟まれる位置に設けられていてもよい。
また、固定電位が供給されて外部端子群P20と隣り合う固定端子は、電源端子P21と対となる接地端子であってもよい。接地端子には固定電位たる接地電位が供給される。そして、当該接地端子に与えられる接地電位が第2電位Hと同じであれば、ステップST1にて、命令部33は接地端子と隣り合う外部端子には第1電位Hを出力させる信号を集積回路201に与えるとよい。そして、ステップST2,ST3の処理を実行することで、電源端子P21と隣り合う外部端子と、電源端子P21との間の短絡を検知することができる。
図7に示す集積回路100に対する検査方法及び検査システムは、図1に示した混成集積回路1に対する検査方法及び検査システムの説明において、上記対応関係を用いて読み替えることで説明される。
1 混成集積回路
10,20,100 集積回路
110,120 回路
31 シャント抵抗
32 電流検出回路
33 命令部
34 判定部
H 第1電位
L 第2電位
P20 外部端子群
P1〜P5 外部端子
ST1〜ST4 ステップ
10,20,100 集積回路
110,120 回路
31 シャント抵抗
32 電流検出回路
33 命令部
34 判定部
H 第1電位
L 第2電位
P20 外部端子群
P1〜P5 外部端子
ST1〜ST4 ステップ
Claims (4)
- 第1の電源線(36)を介して電源(4)に接続される第1の電源端子(11,P11)と、
前記第1の電源線から分岐した第2の電源線(37)に接続される第2の電源端子(21,P21)と、
前記第2の電源端子に接続されずに前記第1の電源端子に接続される第1の回路(10,110)と、
前記第1の電源端子に接続されずに前記第2の電源端子に接続される第2の回路(20,120)と、
前記第1の回路には接続されずに前記第2の回路に接続される複数の外部端子(P20,P22)と
を備え、前記複数の外部端子には、所定の方向に配置され、外部からの制御によって第1電位(H)及び前記第1電位と異なる第2電位(L)とを任意に出力可能な複数の検査対象外部端子(P20)が含まれた集積回路における外部端子の開放/短絡検査方法であって、
(a)前記複数の検査対象外部端子の各々に前記第1電位及び前記第2電位の何れか一方を出力させて前記複数の検査対象外部端子のうち隣り合う検査対象外部端子間の少なくとも一つに電位差を生じさせるステップと、
(b)前記ステップ(a)の実行後に、前記第2の電源線を流れる電流を検出するステップと、
(c)前記ステップ(b)の実行後に、前記第2の電源線を流れる前記電流の値が所定の基準値を超えたことを以って、前記電位差が生じている検査対象外部端子の間に短絡が生じていると判定するステップと
を実行する、集積回路における外部端子の開放/短絡検査方法。 - 前記複数の外部端子には、前記複数の検査対象外部端子の一つと隣り合って配置されて前記第2の回路に接続され、固定電位が供給される固定端子が含まれ、
前記ステップ(a)において、前記固定端子と前記複数の検査対象外部端子の前記一つとの間に電位差を生じさせる、請求項1に記載の集積回路における外部端子の開放/短絡検査方法。 - 第1及び第2の電源端子(11,21,P11,P21)と、
前記第2の電源端子に接続されずに前記第1の電源端子(11,P11)に接続される第1の回路(10,110)と、
前記第1の電源端子に接続されずに前記第2の電源端子(21,P21)に接続される第2の回路(20,120)と、
前記第1の回路には接続されずに前記第2の回路に接続される複数の外部端子(P20,P22)と
を備え、前記複数の外部端子には、前記第2の回路に接続され、所定の方向に配置され、外部からの制御によって第1電位(H)及び前記第1電位と異なる第2電位(L)とを任意に出力可能な複数の検査対象外部端子(P20)が含まれた集積回路における外部端子の開放/短絡検査装置であって、
電源(4)と前記第1の電源端子とを接続する第1の電源線(36)と、
前記第1の電源線から分岐して前記第2の電源端子と接続される第2の電源線(37)と、
前記複数の検査対象外部端子の各々に前記第1電位及び前記第2電位の何れか一方を出力させて前記複数の検査対象外部端子のうち隣り合う検査対象外部端子間の少なくとも一つに電位差を生じさせる命令部(33)と、
前記第2の電源線を流れる電流を検出する電流検出部(31,32)と、
前記電流検出部が検出した電流の値が所定の基準値を超えたことを以って、前記電位差が生じている検査対象外部端子の間に短絡が生じていると判定する判定部(34)と
を備える、集積回路における外部端子の開放/短絡検査装置。 - 前記複数の外部端子には、前記複数の検査対象外部端子の一つと隣り合って配置されて前記第2の回路に接続され、固定電位が供給される固定端子が含まれ、
前記命令部は前記固定端子と前記複数の検査対象外部端子の前記一つとの間に電位差を生じさせる、請求項3に記載の集積回路における外部端子の開放/短絡検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009169745A JP5326898B2 (ja) | 2009-07-21 | 2009-07-21 | 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009169745A JP5326898B2 (ja) | 2009-07-21 | 2009-07-21 | 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011022104A JP2011022104A (ja) | 2011-02-03 |
JP5326898B2 true JP5326898B2 (ja) | 2013-10-30 |
Family
ID=43632307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009169745A Expired - Fee Related JP5326898B2 (ja) | 2009-07-21 | 2009-07-21 | 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5326898B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6117015B2 (ja) * | 2013-06-25 | 2017-04-19 | シャープ株式会社 | 電子機器 |
CN108398627B (zh) * | 2018-02-06 | 2020-11-17 | 珠海市杰理科技股份有限公司 | 芯片引脚电路、芯片和芯片测试方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60179667A (ja) * | 1984-02-28 | 1985-09-13 | Toshiba Corp | ハイブリツドicの検査方法 |
JPS6371669A (ja) * | 1986-09-16 | 1988-04-01 | Matsushita Electronics Corp | 電子回路装置の検査方法 |
JPH0934747A (ja) * | 1995-07-19 | 1997-02-07 | Canon Inc | 電子部品及び回路基板検査方法 |
JP3979619B2 (ja) * | 1999-12-10 | 2007-09-19 | 新光電気工業株式会社 | 半導体装置の内部配線断線検出方法 |
JP2002334966A (ja) * | 2001-05-10 | 2002-11-22 | Nec Corp | マルチチップモジュールおよびその検査方法 |
JP5604902B2 (ja) * | 2009-03-26 | 2014-10-15 | ダイキン工業株式会社 | 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置 |
-
2009
- 2009-07-21 JP JP2009169745A patent/JP5326898B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011022104A (ja) | 2011-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7880485B2 (en) | High-sensitive resistance measuring device and monitoring method of solder bump | |
JP2009204329A (ja) | 回路ボード検査システム及び検査方法 | |
JP5604902B2 (ja) | 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置 | |
JP4369949B2 (ja) | 絶縁検査装置及び絶縁検査方法 | |
KR102680359B1 (ko) | 저항 측정 장치, 기판 검사 장치, 및 저항 측정 방법 | |
JP2010210238A (ja) | プローブカード、それを備えた半導体検査装置及びプローブカードのヒューズチェック方法 | |
JP2009109379A (ja) | 絶縁検査装置 | |
JP5326898B2 (ja) | 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置 | |
US20100171510A1 (en) | Testing apparatus and testing method | |
JP2008008773A (ja) | 基板検査方法及び基板検査装置 | |
JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
JP2007155640A (ja) | 集積回路の検査方法と検査装置 | |
JP2010276344A (ja) | 電気的試験システム及び電気的試験方法 | |
JP2007322127A (ja) | 基板検査方法及び基板検査装置 | |
JP6618826B2 (ja) | 回路基板検査装置 | |
JP2008164416A (ja) | 基板検査方法及び基板検査装置 | |
JP2012028786A (ja) | 集積回路および集積回路のコンタクト部とプリント基板の相応するコンタクト部との間の抵抗を求める方法 | |
JP6197573B2 (ja) | スイッチング素子検査方法及び電子回路ユニット | |
JP2013038347A (ja) | 半導体装置 | |
JP2019215244A (ja) | 検出システム、検出プログラム、および検出方法 | |
JP6520127B2 (ja) | 基板検査装置、基板検査方法及び基板検査用治具 | |
JP2020128881A (ja) | 短絡検査システム、及び短絡検査方法 | |
JP2010204058A (ja) | 回路部品の試験装置および方法 | |
KR102179446B1 (ko) | 회로 기판 검사 장치 및 방법 | |
JP2008309741A (ja) | 半導体デバイスの評価方法および半導体デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130708 |
|
LAPS | Cancellation because of no payment of annual fees |