JP2002334966A - マルチチップモジュールおよびその検査方法 - Google Patents
マルチチップモジュールおよびその検査方法Info
- Publication number
- JP2002334966A JP2002334966A JP2001140099A JP2001140099A JP2002334966A JP 2002334966 A JP2002334966 A JP 2002334966A JP 2001140099 A JP2001140099 A JP 2001140099A JP 2001140099 A JP2001140099 A JP 2001140099A JP 2002334966 A JP2002334966 A JP 2002334966A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- devices
- mcm
- measurement pad
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】ＭＣＭのデバイス間の配線の断線が、どのデバ
イスで発生しているか特定できるようにする。 【解決手段】ラインｎ１７の測定パッド２０に検査プロ
ーブ２１を接触させ、デバイスａ１の電源端子ａ１３に
電源ＶＤＤａ６３の電圧を加え、デバイスｂ２の電源端
子ｂ１４に電源ＶＤＤｂ６４の電圧は加えない状態で、
漏れ電流Ｉｇ２２を接続検査冶具２３にて計測する。こ
の場合の漏れ電流Ｉｇ２２が規定の電流値に届かない場
合は、デバイスａ１側にて断線と判定する。また、デバ
イスａ１の電源端子ａ１３に電源ＶＤＤａ６３の電圧を
加えないで、デバイスｂ２の電源端子ｂ１４に電源ＶＤ
Ｄｂ６４の電圧を加えた状態で、漏れ電流Ｉｇ２２を接
続検査冶具２３にて計測し、デバイスｂ２側の断線を検
査する。
イスで発生しているか特定できるようにする。 【解決手段】ラインｎ１７の測定パッド２０に検査プロ
ーブ２１を接触させ、デバイスａ１の電源端子ａ１３に
電源ＶＤＤａ６３の電圧を加え、デバイスｂ２の電源端
子ｂ１４に電源ＶＤＤｂ６４の電圧は加えない状態で、
漏れ電流Ｉｇ２２を接続検査冶具２３にて計測する。こ
の場合の漏れ電流Ｉｇ２２が規定の電流値に届かない場
合は、デバイスａ１側にて断線と判定する。また、デバ
イスａ１の電源端子ａ１３に電源ＶＤＤａ６３の電圧を
加えないで、デバイスｂ２の電源端子ｂ１４に電源ＶＤ
Ｄｂ６４の電圧を加えた状態で、漏れ電流Ｉｇ２２を接
続検査冶具２３にて計測し、デバイスｂ２側の断線を検
査する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＣＭおよびその
検査方法に関し、特に複数の半導体チップ等のデバイス
が搭載されたＭＣＭおよびその検査方法に関する。
検査方法に関し、特に複数の半導体チップ等のデバイス
が搭載されたＭＣＭおよびその検査方法に関する。
【０００２】
【従来の技術】図１は、一般的なＭＣＭを示す構成図で
ある。
ある。
【０００３】図１に示すＭＣＭは、基板３上に２つのデ
バイス（半導体集積回路チップ）ａ１およびｂ２が搭載
され、デバイスａ１とデバイスｂ２との間が配線ライン
ｎ、（ｎ＋１）、（ｎ＋２）で接続され、さらにデバイ
スａ１はＭＣＭ外への配線ラインａ、（ａ＋１）、（ａ
＋２）と接続されている。
バイス（半導体集積回路チップ）ａ１およびｂ２が搭載
され、デバイスａ１とデバイスｂ２との間が配線ライン
ｎ、（ｎ＋１）、（ｎ＋２）で接続され、さらにデバイ
スａ１はＭＣＭ外への配線ラインａ、（ａ＋１）、（ａ
＋２）と接続されている。
【０００４】従来のＭＣＭでは、デバイスａ１およびｂ
２は、共に電源が供給されるラインとして基板３上の共
通の配線を用いていた。デバイスａ１およびｂ２の配線
ラインｎ、（ｎ＋１）、（ｎ＋２）の接続状態を検査す
る場合、デバイスａ１およびｂ２に電源を供給しなが
ら、各ラインごとに図７に示すように検査していた。
２は、共に電源が供給されるラインとして基板３上の共
通の配線を用いていた。デバイスａ１およびｂ２の配線
ラインｎ、（ｎ＋１）、（ｎ＋２）の接続状態を検査す
る場合、デバイスａ１およびｂ２に電源を供給しなが
ら、各ラインごとに図７に示すように検査していた。
【０００５】図７において、基板に搭載されたデバイス
ａ３０およびデバイスｂ３１の電源端子ａ４４およびｂ
４５に基板に設けられた電源ライン４３を介して電源Ｖ
ＤＤ３２の電圧が印加されている。基板上のデバイスａ
３０およびデバイスｂ３１の間を接続する複数の配線ラ
インの内の一つのラインｎ３５がデバイスａ３０の端子
ａ３６とデバイスｂ３１の端子ｂ３７間を接続してお
り、ラインｎ３５に接続して測定パッド３８が設けられ
ている。
ａ３０およびデバイスｂ３１の電源端子ａ４４およびｂ
４５に基板に設けられた電源ライン４３を介して電源Ｖ
ＤＤ３２の電圧が印加されている。基板上のデバイスａ
３０およびデバイスｂ３１の間を接続する複数の配線ラ
インの内の一つのラインｎ３５がデバイスａ３０の端子
ａ３６とデバイスｂ３１の端子ｂ３７間を接続してお
り、ラインｎ３５に接続して測定パッド３８が設けられ
ている。
【０００６】デバイスａ３０およびデバイスｂ３１の接
地端子ａ４６およびｂ４７を基板上の配線を介して接地
し、デバイスａ３０内の電源端子ａ４４と接地端子ａ４
６との間に直列接続されたトランジスタａ４８およびａ
５０の間に端子ａ３６が接続され、デバイスｂ３１内の
電源端子ｂ４５と接地端子ｂ４７との間に直列接続され
たトランジスタｂ４９およびｂ５１の間に端子ｂ３６が
接続されている。
地端子ａ４６およびｂ４７を基板上の配線を介して接地
し、デバイスａ３０内の電源端子ａ４４と接地端子ａ４
６との間に直列接続されたトランジスタａ４８およびａ
５０の間に端子ａ３６が接続され、デバイスｂ３１内の
電源端子ｂ４５と接地端子ｂ４７との間に直列接続され
たトランジスタｂ４９およびｂ５１の間に端子ｂ３６が
接続されている。
【０００７】デバイスａ３０およびデバイスｂ３１をト
ランジスタａ４８、ａ５０、ｂ４９、ｂ５１がオフであ
る状態にして、接続検査治具４１を介して接地された検
査プローブ３９を測定パッド３８に接触させ、接続検査
治具４２を流れる漏れ電流Ｉｇ４０を測定する。図７に
おけるデバイスａ３０からの漏れ電流Ｉｌｅａｋa３３
とデバイスｂ３１からの漏れ電流Ｉｌｅａｋb３４とを
合わせたものが漏れ電流Ｉｇ４０となる。
ランジスタａ４８、ａ５０、ｂ４９、ｂ５１がオフであ
る状態にして、接続検査治具４１を介して接地された検
査プローブ３９を測定パッド３８に接触させ、接続検査
治具４２を流れる漏れ電流Ｉｇ４０を測定する。図７に
おけるデバイスａ３０からの漏れ電流Ｉｌｅａｋa３３
とデバイスｂ３１からの漏れ電流Ｉｌｅａｋb３４とを
合わせたものが漏れ電流Ｉｇ４０となる。
【０００８】図７には、デバイスａ３０およびｂ３１を
接続する配線は、電源ライン４３を除きラインｎ３５の
みしか示してないが、他に図していないライン（ｎ＋
１）、（ｎ＋２）、……も設けられ、これらライン（ｎ
＋１）、（ｎ＋２）、……に対応して複数の測定パッド
が設けられ、これら測定パッドに対応して複数の検査プ
ローブが接触し、これら複数の検査プローブと接続検査
治具４１との接続を図示しない回路により順次に切り換
えてデバイスａ３０およびｂ３１とラインｎ、（ｎ＋
１）、（ｎ＋２）、……との接続状態を検査していく。
接続する配線は、電源ライン４３を除きラインｎ３５の
みしか示してないが、他に図していないライン（ｎ＋
１）、（ｎ＋２）、……も設けられ、これらライン（ｎ
＋１）、（ｎ＋２）、……に対応して複数の測定パッド
が設けられ、これら測定パッドに対応して複数の検査プ
ローブが接触し、これら複数の検査プローブと接続検査
治具４１との接続を図示しない回路により順次に切り換
えてデバイスａ３０およびｂ３１とラインｎ、（ｎ＋
１）、（ｎ＋２）、……との接続状態を検査していく。
【０００９】図８は、図７に示す従来のＭＣＭの検査方
法の動作を示すタイミング動作図である。横軸は、時間
の経過と共に検査対象とするラインｎ、（ｎ＋１）、
（ｎ＋２）、……が切り替えられていくことを示し、縦
軸は、接続検査治具４１が検出する漏れ電流Ｉｇ４０の
大きさを示す。
法の動作を示すタイミング動作図である。横軸は、時間
の経過と共に検査対象とするラインｎ、（ｎ＋１）、
（ｎ＋２）、……が切り替えられていくことを示し、縦
軸は、接続検査治具４１が検出する漏れ電流Ｉｇ４０の
大きさを示す。
【００１０】図８に示す例では、ラインｎ３５の検査時
の漏れ電流Ｉｇ４０が異常に小さく、デバイスａ３０、
ｂ３１およびラインｎ３５のいずれかでオープン（断
線）状態があることを示している。しかし、ラインｎ３
５を検査する場合に、デバイスａ３０側の漏れ電流Ｉｌ
ｅａｋａ３３とデバイスｂ３１側の漏れ電流ｂ３４が、
常にこれらの総計値である漏れ電流Iｇ４０としてのみ
測定される。図７に示した例では、ラインｎ３５の検査
時において、どこかにオープン状態があることは確認で
きるが、デバイスａ３０またはｂ３１のどちら側でオー
プン状態が発生しているのかは判定できない。
の漏れ電流Ｉｇ４０が異常に小さく、デバイスａ３０、
ｂ３１およびラインｎ３５のいずれかでオープン（断
線）状態があることを示している。しかし、ラインｎ３
５を検査する場合に、デバイスａ３０側の漏れ電流Ｉｌ
ｅａｋａ３３とデバイスｂ３１側の漏れ電流ｂ３４が、
常にこれらの総計値である漏れ電流Iｇ４０としてのみ
測定される。図７に示した例では、ラインｎ３５の検査
時において、どこかにオープン状態があることは確認で
きるが、デバイスａ３０またはｂ３１のどちら側でオー
プン状態が発生しているのかは判定できない。
【００１１】図９は、図８の検査方法の手順を示すフロ
ーチャートである。
ーチャートである。
【００１２】図９において、ラインｎ３５の接続検査を
行う為に、ラインｎ３５の測定パッド３８に検査プロー
ブ３９を接触させる（ステップ９１）。次にデバイスａ
３０及びデバイスｂ３１に電源ＶＤＤ３２の電圧を加え
（ステップ９２）、漏れ電流Ｉｇ４０を接続検査冶具４
１にて計測する（ステップ９３）。この場合の漏れ電流
Ｉｇ４０は漏れ電流Ｉｌｅａｋa３３＋Iｌｅａｋｂ３４
となり、規定の電流値に届かない場合は（ステップ９
４、９６）、デバイスｃ３０あるいはデバイスｄ３１側
のどちらかで断線が発生したと判定する。規定の電流値
に届いた場合は（ステップ９４、９５）、ラインｎにつ
いては、正常状態が確認される。以降、ライン（ｎ＋
１）、（ｎ＋２）・・・・と順次、実行される。
行う為に、ラインｎ３５の測定パッド３８に検査プロー
ブ３９を接触させる（ステップ９１）。次にデバイスａ
３０及びデバイスｂ３１に電源ＶＤＤ３２の電圧を加え
（ステップ９２）、漏れ電流Ｉｇ４０を接続検査冶具４
１にて計測する（ステップ９３）。この場合の漏れ電流
Ｉｇ４０は漏れ電流Ｉｌｅａｋa３３＋Iｌｅａｋｂ３４
となり、規定の電流値に届かない場合は（ステップ９
４、９６）、デバイスｃ３０あるいはデバイスｄ３１側
のどちらかで断線が発生したと判定する。規定の電流値
に届いた場合は（ステップ９４、９５）、ラインｎにつ
いては、正常状態が確認される。以降、ライン（ｎ＋
１）、（ｎ＋２）・・・・と順次、実行される。
【００１３】従来のＭＣＭでは、２個のデバイス間の配
線の接続状態を検査してデバイス間に不具合が発生した
時に、２個のデバイスのどちらのデバイス側での断線か
の判断が不可能であり、断線状態が確認された時は、双
方のデバイスとも基板から外すこととなるために、結果
的に良品のデバイスをも外していたため不効率であっ
た。
線の接続状態を検査してデバイス間に不具合が発生した
時に、２個のデバイスのどちらのデバイス側での断線か
の判断が不可能であり、断線状態が確認された時は、双
方のデバイスとも基板から外すこととなるために、結果
的に良品のデバイスをも外していたため不効率であっ
た。
【００１４】
【発明が解決しようとする課題】第１の問題点は、ＭＣ
Ｍ内におけるデバイス間を接続する配線において、接続
不良が発生した時は、どちらのデバイスが不具合かを判
断できない事である。
Ｍ内におけるデバイス間を接続する配線において、接続
不良が発生した時は、どちらのデバイスが不具合かを判
断できない事である。
【００１５】その理由は、デバイス間の漏れ電流を測定
する従来の方法では、デバイス全てに同時に共通な電源
電圧が印加されるために、接続ラインが断線した場合、
良または不良の状態の確認はできるが、どちらのデバイ
ス側での不具合かを特定できないためである。
する従来の方法では、デバイス全てに同時に共通な電源
電圧が印加されるために、接続ラインが断線した場合、
良または不良の状態の確認はできるが、どちらのデバイ
ス側での不具合かを特定できないためである。
【００１６】第２の問題点は、不具合の発生しているデ
バイスの特定ができないために、修理時において、双方
のデバイス共に交換および修理を試みる必用があり、良
品デバイスまでも交換、修理作業を実施しなければなら
ない事である。
バイスの特定ができないために、修理時において、双方
のデバイス共に交換および修理を試みる必用があり、良
品デバイスまでも交換、修理作業を実施しなければなら
ない事である。
【００１７】その理由は、不具合の発生しているデバイ
スの特定が困難であり、どちらのデバイスも交換および
修理が必要となるからである。
スの特定が困難であり、どちらのデバイスも交換および
修理が必要となるからである。
【００１８】本発明の目的は、上述したような問題点を
解決し、デバイス間の接続不良を的確に検出し、修理を
効率的に実施することが可能なデバイス間の配線の接続
状態の検査が容易となるＭＣＭおよびその検査方法を提
供することにある。
解決し、デバイス間の接続不良を的確に検出し、修理を
効率的に実施することが可能なデバイス間の配線の接続
状態の検査が容易となるＭＣＭおよびその検査方法を提
供することにある。
【００１９】
【課題を解決するための手段】本発明のＭＣＭは、複数
のデバイスを搭載した基板（図５の２７）と、前記複数
のデバイスの内の第１および第２の被接続デバイス（図
５の１、２）間を接続している配線（図５の１７）に接
続した測定パッド（図５の２０）と、それぞれが前記第
１および第２の被接続デバイスそれぞれを独立に電源に
接続するための互いに絶縁されて前記基板に設けられた
第１および第２の電源ライン（図５の５２、５３）とを
含むことを特徴とする。
のデバイスを搭載した基板（図５の２７）と、前記複数
のデバイスの内の第１および第２の被接続デバイス（図
５の１、２）間を接続している配線（図５の１７）に接
続した測定パッド（図５の２０）と、それぞれが前記第
１および第２の被接続デバイスそれぞれを独立に電源に
接続するための互いに絶縁されて前記基板に設けられた
第１および第２の電源ライン（図５の５２、５３）とを
含むことを特徴とする。
【００２０】本発明のＭＣＭは、複数のデバイスを搭載
した基板（図５の２７）と、前記複数のデバイスの全部
または一部からなる複数の被接続デバイス（図５の１、
２）間を接続している配線（図５の１７）に接続した測
定パッド（図５の２０）と、それぞれが前記複数の被接
続デバイスそれぞれを独立に電源に接続するための互い
に絶縁されて前記基板に設けられた複数の電源ライン
（図５の５２、５３）とを含むことを特徴とする。
した基板（図５の２７）と、前記複数のデバイスの全部
または一部からなる複数の被接続デバイス（図５の１、
２）間を接続している配線（図５の１７）に接続した測
定パッド（図５の２０）と、それぞれが前記複数の被接
続デバイスそれぞれを独立に電源に接続するための互い
に絶縁されて前記基板に設けられた複数の電源ライン
（図５の５２、５３）とを含むことを特徴とする。
【００２１】本発明のＭＣＭの検査方法は、複数のデバ
イスを搭載した基板（図５の２７）と、前記複数のデバ
イスの内の第１および第２の被接続デバイス（図５の
１、２）間を接続している配線（図５の１７）に接続し
た測定パッド（図５の２０）と、それぞれが前記第１お
よび第２の被接続デバイスそれぞれを独立に電源に接続
するための互いに絶縁されて前記基板に設けられた第１
および第２の電源ライン（図５の５２、５３）とを含む
ＭＣＭの検査方法であって、前記第１の電源ラインを電
源（図２の６３）に接続し、前記第２の電源ラインは電
源に接続しないで前記測定パッドを検査装置（図２の２
３）に接続して前記第１の被接続デバイスの接続状態を
検査し、前記第１の電源ラインは電源に接続しないで、
前記第２の電源ラインを電源（図２の６４）に接続して
前記測定パッドを検査装置に接続して前記第２の被接続
デバイスの接続状態を検査することを特徴とする。
イスを搭載した基板（図５の２７）と、前記複数のデバ
イスの内の第１および第２の被接続デバイス（図５の
１、２）間を接続している配線（図５の１７）に接続し
た測定パッド（図５の２０）と、それぞれが前記第１お
よび第２の被接続デバイスそれぞれを独立に電源に接続
するための互いに絶縁されて前記基板に設けられた第１
および第２の電源ライン（図５の５２、５３）とを含む
ＭＣＭの検査方法であって、前記第１の電源ラインを電
源（図２の６３）に接続し、前記第２の電源ラインは電
源に接続しないで前記測定パッドを検査装置（図２の２
３）に接続して前記第１の被接続デバイスの接続状態を
検査し、前記第１の電源ラインは電源に接続しないで、
前記第２の電源ラインを電源（図２の６４）に接続して
前記測定パッドを検査装置に接続して前記第２の被接続
デバイスの接続状態を検査することを特徴とする。
【００２２】本発明のＭＣＭの検査方法は、複数のデバ
イスを搭載した基板（図５の２７）と、前記複数のデバ
イスの全部または一部からなる複数の被接続デバイス
（図５の１、２）間を接続している配線（図５の１７）
に接続した測定パッド（図５の２０）と、それぞれが前
記複数の被接続デバイスそれぞれを独立に電源に接続す
るための互いに絶縁されて前記基板に設けられた複数の
電源ライン（図５の５２、５３）とを含むＭＣＭの検査
方法であって、前記被接続デバイスの内の１つのみにつ
いて対応する前記電源ラインを電源（図２の６３、６
４）に接続し、他の前記被接続デバイスに対応する前記
電源ラインは全て電源に接続しないで前記測定パッドを
検査装置（図２の２３）に接続して当該被接続デバイス
の内の１つの接続状態を検査することを特徴とする。
イスを搭載した基板（図５の２７）と、前記複数のデバ
イスの全部または一部からなる複数の被接続デバイス
（図５の１、２）間を接続している配線（図５の１７）
に接続した測定パッド（図５の２０）と、それぞれが前
記複数の被接続デバイスそれぞれを独立に電源に接続す
るための互いに絶縁されて前記基板に設けられた複数の
電源ライン（図５の５２、５３）とを含むＭＣＭの検査
方法であって、前記被接続デバイスの内の１つのみにつ
いて対応する前記電源ラインを電源（図２の６３、６
４）に接続し、他の前記被接続デバイスに対応する前記
電源ラインは全て電源に接続しないで前記測定パッドを
検査装置（図２の２３）に接続して当該被接続デバイス
の内の１つの接続状態を検査することを特徴とする。
【００２３】本発明のＭＣＭの検査方法は、複数のデバ
イスを搭載した基板（図５の２７）と、前記複数のデバ
イスの全部または一部からなる複数の被接続デバイス
（図５の１、２）間を接続している配線（図５の１７）
に接続した測定パッド（図５の２０）と、それぞれが前
記複数の被接続デバイスそれぞれを独立に電源（図２の
６３、６４）に接続するための互いに絶縁されて前記基
板に設けられた複数の電源ライン（図５の５２、５３）
とを含むＭＣＭの検査方法であって、前記被接続デバイ
スの内の１つのみについて対応する前記電源ラインを電
源に接続し、他の前記被接続デバイスに対応する前記電
源ラインは全て電源に接続しないで前記測定パッドを他
の電源（図２の２３）に接続し、前記測定パッドと前記
他の電源との間の電流値から当該被接続デバイスの内の
１つの接続状態を検査することを特徴とする。
イスを搭載した基板（図５の２７）と、前記複数のデバ
イスの全部または一部からなる複数の被接続デバイス
（図５の１、２）間を接続している配線（図５の１７）
に接続した測定パッド（図５の２０）と、それぞれが前
記複数の被接続デバイスそれぞれを独立に電源（図２の
６３、６４）に接続するための互いに絶縁されて前記基
板に設けられた複数の電源ライン（図５の５２、５３）
とを含むＭＣＭの検査方法であって、前記被接続デバイ
スの内の１つのみについて対応する前記電源ラインを電
源に接続し、他の前記被接続デバイスに対応する前記電
源ラインは全て電源に接続しないで前記測定パッドを他
の電源（図２の２３）に接続し、前記測定パッドと前記
他の電源との間の電流値から当該被接続デバイスの内の
１つの接続状態を検査することを特徴とする。
【００２４】本発明のＭＣＭの検査方法は、複数のデバ
イスを搭載した基板（図５の２７）と、前記複数のデバ
イスの内の第１の被接続デバイス（図６の１）に設けら
れた第１の端子（図６の１８）および第２の被接続デバ
イス（図６の２）に設けられた第２の端子（図６の１
９）間を接続している第１の配線（図６の１７）に接続
した第１の測定パッド（図６の２０）と、前記第１の被
接続デバイスに設けられた第３の端子（図６の６６）お
よび前記第２の被接続デバイスに設けられた第４の端子
（図６の６７）の双方またはいずれか一方に接続する第
２の配線（図６の５４）に接続された第２の測定パッド
（図６の６５）と、それぞれが前記第１および第２の被
接続デバイスそれぞれを独立に第１および第２の電源
（図６の６３、６４）それぞれに接続するための互いに
絶縁されて前記基板に設けられた第１および第２の電源
ライン（図５の５２、５３）とを含むＭＣＭの検査方法
であって、前記第１の電源ラインを前記第１の電源に接
続し、前記第２の電源ラインは電源に接続しないで、前
記第２の測定パッドを第３の電源（図６の６８）に接続
して前記第１の測定パッドを検査装置（図６の２３）に
接続して前記第１のデバイスの接続状態を検査し、前記
第１の電源ラインは電源に接続しないで、前記第２の電
源ラインを前記第２の電源に接続して、前記第２の測定
パッドを前記第３の電源に接続して前記第１の測定パッ
ドを検査装置に接続して前記第２のデバイスの接続状態
を検査することを特徴とする。
イスを搭載した基板（図５の２７）と、前記複数のデバ
イスの内の第１の被接続デバイス（図６の１）に設けら
れた第１の端子（図６の１８）および第２の被接続デバ
イス（図６の２）に設けられた第２の端子（図６の１
９）間を接続している第１の配線（図６の１７）に接続
した第１の測定パッド（図６の２０）と、前記第１の被
接続デバイスに設けられた第３の端子（図６の６６）お
よび前記第２の被接続デバイスに設けられた第４の端子
（図６の６７）の双方またはいずれか一方に接続する第
２の配線（図６の５４）に接続された第２の測定パッド
（図６の６５）と、それぞれが前記第１および第２の被
接続デバイスそれぞれを独立に第１および第２の電源
（図６の６３、６４）それぞれに接続するための互いに
絶縁されて前記基板に設けられた第１および第２の電源
ライン（図５の５２、５３）とを含むＭＣＭの検査方法
であって、前記第１の電源ラインを前記第１の電源に接
続し、前記第２の電源ラインは電源に接続しないで、前
記第２の測定パッドを第３の電源（図６の６８）に接続
して前記第１の測定パッドを検査装置（図６の２３）に
接続して前記第１のデバイスの接続状態を検査し、前記
第１の電源ラインは電源に接続しないで、前記第２の電
源ラインを前記第２の電源に接続して、前記第２の測定
パッドを前記第３の電源に接続して前記第１の測定パッ
ドを検査装置に接続して前記第２のデバイスの接続状態
を検査することを特徴とする。
【００２５】本発明のＭＣＭの検査方法は、複数のデバ
イスを搭載した基板（図５の２７）と、前記複数のデバ
イスの全部または一部からなる複数の被接続デバイス
（図５の１、２）それぞれに設けられた複数の被接続端
子（図６の１８、１９）間を接続している第１の配線
（図６の１７）に接続した第１の測定パッド（図６の２
０）と、前記被接続デバイスに設けられた前記被接続端
子以外の複数の端子（図６の６６、６７）に接続する１
または複数の第２の配線（図６の５４）それぞれに接続
した１または複数の第２の測定パッド（図６の６５）
と、それぞれが前記複数の被接続デバイスそれぞれを独
立に対応する電源（図６の６３、６４）に接続するため
の互いに絶縁されて前記基板に設けられた複数の電源ラ
インとを含むＭＣＭの検査方法であって、前記被接続デ
バイスの内の１つのみについて対応する前記電源ライン
を対応する電源に接続し、他の前記被接続デバイスに対
応する前記電源ラインは全て電源に接続しないで、前記
第２の測定パッドの内の１つまたは複数を対応する電源
（図６の６８）に接続し、前記測定パッドを検査装置
（図６の２３）に接続して当該被接続デバイスの内の１
つの接続状態を検査することを特徴とする。
イスを搭載した基板（図５の２７）と、前記複数のデバ
イスの全部または一部からなる複数の被接続デバイス
（図５の１、２）それぞれに設けられた複数の被接続端
子（図６の１８、１９）間を接続している第１の配線
（図６の１７）に接続した第１の測定パッド（図６の２
０）と、前記被接続デバイスに設けられた前記被接続端
子以外の複数の端子（図６の６６、６７）に接続する１
または複数の第２の配線（図６の５４）それぞれに接続
した１または複数の第２の測定パッド（図６の６５）
と、それぞれが前記複数の被接続デバイスそれぞれを独
立に対応する電源（図６の６３、６４）に接続するため
の互いに絶縁されて前記基板に設けられた複数の電源ラ
インとを含むＭＣＭの検査方法であって、前記被接続デ
バイスの内の１つのみについて対応する前記電源ライン
を対応する電源に接続し、他の前記被接続デバイスに対
応する前記電源ラインは全て電源に接続しないで、前記
第２の測定パッドの内の１つまたは複数を対応する電源
（図６の６８）に接続し、前記測定パッドを検査装置
（図６の２３）に接続して当該被接続デバイスの内の１
つの接続状態を検査することを特徴とする。
【００２６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２７】図５は、本発明の実施の形態のＭＣＭのマ
ザー基板２９に搭載した状態を示す断面図である。
ザー基板２９に搭載した状態を示す断面図である。
【００２８】図５において、デバイスａ１およびデバイ
スｂ２がインターポーザ基板２７に実装されている。デ
バイスａ１は、端子ａ１８、電源端子ａ１３を備え、デ
バイスｂ２は、端子ｂ１９、電源端子ｂ１４を備えてい
る。端子ａ１８と端子ｂ１９間を接続するラインｎ１７
がインターポーザ基板２７に設けられ、ラインｎ１７に
接続する測定パッド２０がインターポーザ基板２７の表
面に設けられている。図５には示していないが、ライン
ｎ１７および測定パッド２０と同様な複数の他のライン
および測定パッドもインターポーザ基板２７に設けられ
ている。
スｂ２がインターポーザ基板２７に実装されている。デ
バイスａ１は、端子ａ１８、電源端子ａ１３を備え、デ
バイスｂ２は、端子ｂ１９、電源端子ｂ１４を備えてい
る。端子ａ１８と端子ｂ１９間を接続するラインｎ１７
がインターポーザ基板２７に設けられ、ラインｎ１７に
接続する測定パッド２０がインターポーザ基板２７の表
面に設けられている。図５には示していないが、ライン
ｎ１７および測定パッド２０と同様な複数の他のライン
および測定パッドもインターポーザ基板２７に設けられ
ている。
【００２９】また、インターポーザ基板２７には、電源
端子ａ１３、ｂ１４それぞれを裏面に設けられた電源端
子ａ７０、ｂ７１それぞれに接続するための互いに絶縁
されて独立な配線ａ５２、ｂ５３が設けられている。
端子ａ１３、ｂ１４それぞれを裏面に設けられた電源端
子ａ７０、ｂ７１それぞれに接続するための互いに絶縁
されて独立な配線ａ５２、ｂ５３が設けられている。
【００３０】デバイスａ１、ｂ２が搭載されたインター
ポーザ基板２７からなるＭＣＭは、マザー基板２９上に
実装される。マザー基板２９においては、電源端子ａ７
０、ｂ７１に共通に接続して電源端子ａ１３とｂ１４と
を共通化するための電源ライン２８が設けられている。
ポーザ基板２７からなるＭＣＭは、マザー基板２９上に
実装される。マザー基板２９においては、電源端子ａ７
０、ｂ７１に共通に接続して電源端子ａ１３とｂ１４と
を共通化するための電源ライン２８が設けられている。
【００３１】さらに図５には示していないが、図２に示
すようにデバイスａ１、ｂ２には、それぞれ接地端子ａ
５６、ｂ５７が設けられ、インターポーザ基板２７に
は、接地端子ａ５６、ｂ５７を共に裏面に設けられた接
地端子（図示せず）に接続するための配線（図示せず）
が設けられている。インターポーザ基板２７に設けられ
た接地端子は、マザー基板２９に設けられた接地用配線
（図示せず）に接続される。
すようにデバイスａ１、ｂ２には、それぞれ接地端子ａ
５６、ｂ５７が設けられ、インターポーザ基板２７に
は、接地端子ａ５６、ｂ５７を共に裏面に設けられた接
地端子（図示せず）に接続するための配線（図示せず）
が設けられている。インターポーザ基板２７に設けられ
た接地端子は、マザー基板２９に設けられた接地用配線
（図示せず）に接続される。
【００３２】図２は、図５のＭＣＭの検査方法を示す構
成図である。
成図である。
【００３３】図２において、ＭＣＭは、マザー基板２９
に未だ搭載する前、またはマザー基板２９から取り外し
た後の電源端子ａ１３とｂ１４とは、共通な配線には接
続されてなく、互いに独立な状態にある。この状態のＭ
ＣＭを接続検査装置に装着し、インターボーザ２７の裏
面の電源端子ａ７０、ｂ７１それぞれを接続検査装置に
設けたプローブを介して電源ＶＤＤａ６３、ＶＤＤｂ６
４それぞれに接続し、上述の接地端子ａ５６、ｂ５７を
接続検査装置のプローブを介して接地する。従って、電
源端子ａ１３、ｂ１４それぞれは、独立に電源ＶＤＤａ
６３、ＶＤＤｂ６４それぞれに接続され、接地端子ａ５
６、ｂ５７は接地される。ただし、接続検査装置内の回
路を制御することにより、電源ＶＤＤａ６３、ＶＤＤｂ
６４それぞれの電圧を電源端子ａ１３、ｂ１４それぞれ
に印加したり、印加されないように回路を遮断したりす
ることができる。
に未だ搭載する前、またはマザー基板２９から取り外し
た後の電源端子ａ１３とｂ１４とは、共通な配線には接
続されてなく、互いに独立な状態にある。この状態のＭ
ＣＭを接続検査装置に装着し、インターボーザ２７の裏
面の電源端子ａ７０、ｂ７１それぞれを接続検査装置に
設けたプローブを介して電源ＶＤＤａ６３、ＶＤＤｂ６
４それぞれに接続し、上述の接地端子ａ５６、ｂ５７を
接続検査装置のプローブを介して接地する。従って、電
源端子ａ１３、ｂ１４それぞれは、独立に電源ＶＤＤａ
６３、ＶＤＤｂ６４それぞれに接続され、接地端子ａ５
６、ｂ５７は接地される。ただし、接続検査装置内の回
路を制御することにより、電源ＶＤＤａ６３、ＶＤＤｂ
６４それぞれの電圧を電源端子ａ１３、ｂ１４それぞれ
に印加したり、印加されないように回路を遮断したりす
ることができる。
【００３４】図２に示すように、デバイスａ１、ｂ２内
に設けられたトランジスタａ５９、ａ６１、ｂ６０、ｂ
６２と電源端子ａ１３、ｂ１４、接地端子ａ５６、ｂ５
７、端子ａ１８、ｂ１９との関係は、図７に示したトラ
ンジスタａ４８、ａ５０、ｂ４９、ｂ５１等と同じであ
る。また、検査プローブ２１および接続検査治具２３も
図８に示した検査プローブ３９等と同じである。
に設けられたトランジスタａ５９、ａ６１、ｂ６０、ｂ
６２と電源端子ａ１３、ｂ１４、接地端子ａ５６、ｂ５
７、端子ａ１８、ｂ１９との関係は、図７に示したトラ
ンジスタａ４８、ａ５０、ｂ４９、ｂ５１等と同じであ
る。また、検査プローブ２１および接続検査治具２３も
図８に示した検査プローブ３９等と同じである。
【００３５】デバイスａ１とｂ２との間の複数のライン
の内の１つであるラインｎ１７が端子ａ１８と端子ｂ１
９間を接続しており、ラインｎ１７に接続している測定
パッド２０に検査プローブ２１を接触させる。この時の
デバイスａ１からの漏れ電流Ｉｌｅａｋa１５とデバイ
スｂ２からの漏れ電流Ｉｌｅａｋb１６とが合流して検
査プローブ２１を流れる漏れ電流Ｉｇ２２となる。すな
わち、接続検査治具４１で測定される漏れ電流Ｉｇ２２
は、（Ｉｌｅａｋa１５＋Ｉｌｅａｋb１６）となる。
の内の１つであるラインｎ１７が端子ａ１８と端子ｂ１
９間を接続しており、ラインｎ１７に接続している測定
パッド２０に検査プローブ２１を接触させる。この時の
デバイスａ１からの漏れ電流Ｉｌｅａｋa１５とデバイ
スｂ２からの漏れ電流Ｉｌｅａｋb１６とが合流して検
査プローブ２１を流れる漏れ電流Ｉｇ２２となる。すな
わち、接続検査治具４１で測定される漏れ電流Ｉｇ２２
は、（Ｉｌｅａｋa１５＋Ｉｌｅａｋb１６）となる。
【００３６】図４は、図２のＭＣＭの検査方法の動作を
示すフローチャート図である。
示すフローチャート図である。
【００３７】図４において、ラインｎ１７の接続検査を
行うために、ラインｎ１７の測定パッド２０に検査プロ
ーブ２１を接触させる（ステップ８１）。次に、デバイ
スａ１の電源端子ａ１３に電源ＶＤＤａ６３の電圧を加
え、デバイスｂ２の電源端子ｂ１４に電源ＶＤＤｂ６４
の電圧は加えない状態で（ステップ８２）、漏れ電流Ｉ
ｇ２２を接続検査冶具２３にて計測する（ステップ８
３）。この場合の漏れ電流Ｉｇ２２は漏れ電流Ｉｌｅａ
ｋａ１５となり、漏れ電流Ｉｌｅａｋａ１５が規定の電
流値に届かない場合は、デバイスａ１側にて断線と判定
する（ステップ８４、８９）。
行うために、ラインｎ１７の測定パッド２０に検査プロ
ーブ２１を接触させる（ステップ８１）。次に、デバイ
スａ１の電源端子ａ１３に電源ＶＤＤａ６３の電圧を加
え、デバイスｂ２の電源端子ｂ１４に電源ＶＤＤｂ６４
の電圧は加えない状態で（ステップ８２）、漏れ電流Ｉ
ｇ２２を接続検査冶具２３にて計測する（ステップ８
３）。この場合の漏れ電流Ｉｇ２２は漏れ電流Ｉｌｅａ
ｋａ１５となり、漏れ電流Ｉｌｅａｋａ１５が規定の電
流値に届かない場合は、デバイスａ１側にて断線と判定
する（ステップ８４、８９）。
【００３８】問題のない場合は、デバイスａ１の電源端
子ａ１３に電源ＶＤＤａ６３の電圧を加えないで、デバ
イスｂ２の電源端子ｂ１４に電源ＶＤＤｂ６４の電圧を
加えた状態で、漏れ電流Ｉｇ２２を接続検査冶具２３に
て計測する（ステップ８５）。この場合の漏れ電流Ｉｇ
２２は漏れ電流Ｉｌｅａｋｂ１６となり、漏れ電流Ｉｌ
ｅａｋｂ１６が規定の電流値に届かない場合は、デバイ
スｂ２側にて断線と判定する（ステップ８６、８８）。
問題のない場合、ラインｎについては、正常状態が確認
される（ステップ８７）。以降、ライン（ｎ＋１）、
（ｎ＋２）・・・・と順次、実行される。
子ａ１３に電源ＶＤＤａ６３の電圧を加えないで、デバ
イスｂ２の電源端子ｂ１４に電源ＶＤＤｂ６４の電圧を
加えた状態で、漏れ電流Ｉｇ２２を接続検査冶具２３に
て計測する（ステップ８５）。この場合の漏れ電流Ｉｇ
２２は漏れ電流Ｉｌｅａｋｂ１６となり、漏れ電流Ｉｌ
ｅａｋｂ１６が規定の電流値に届かない場合は、デバイ
スｂ２側にて断線と判定する（ステップ８６、８８）。
問題のない場合、ラインｎについては、正常状態が確認
される（ステップ８７）。以降、ライン（ｎ＋１）、
（ｎ＋２）・・・・と順次、実行される。
【００３９】図３は、図２に示すＭＣＭの検査方法のタ
イミング動作図である。
イミング動作図である。
【００４０】図３においても、図８と同様に横軸は、時
間の経過と共に検査対象とするラインｎ、（ｎ＋１）、
（ｎ＋２）、……が切り替えられていくことを示し、縦
軸は、接続検査治具４１が検出する漏れ電流Ｉｇ４０の
大きさを示す。ラインｎ１７を検査する場合、デバイス
ａ１側の漏れ電流Ｉｌｅａｋａ１５とデバイスｂ２側の
漏れ電流ｂ１６を別々に前後して検査する。図に示した
例では、ラインｎ１７検査時において、デバイスｂ２側
（図３に示す時間２５における検査）よりも先に行うデ
バイスａ１側（図３に示す時間２４における検査）で電
流が小さく、オープンしていることを示している。
間の経過と共に検査対象とするラインｎ、（ｎ＋１）、
（ｎ＋２）、……が切り替えられていくことを示し、縦
軸は、接続検査治具４１が検出する漏れ電流Ｉｇ４０の
大きさを示す。ラインｎ１７を検査する場合、デバイス
ａ１側の漏れ電流Ｉｌｅａｋａ１５とデバイスｂ２側の
漏れ電流ｂ１６を別々に前後して検査する。図に示した
例では、ラインｎ１７検査時において、デバイスｂ２側
（図３に示す時間２５における検査）よりも先に行うデ
バイスａ１側（図３に示す時間２４における検査）で電
流が小さく、オープンしていることを示している。
【００４１】なお、図２および図５では、２つのデバイ
スａ１、ｂ２の間のラインｎ１７について説明したが、
本発明は、１つの基板に搭載された３つ以上のデバイス
それぞれに設けられた端子を共通に接続するラインの検
査にも適用できる。この場合は、そのラインに接続した
測定パッドに検査プローブ２１を接触させ、３つ以上の
デバイスそれぞれに別々の電源を独立に接続し、それら
複数の電源を１つずつの電圧を印加させていき、検査プ
ローブ２１に流れる漏れ電流を測定する。
スａ１、ｂ２の間のラインｎ１７について説明したが、
本発明は、１つの基板に搭載された３つ以上のデバイス
それぞれに設けられた端子を共通に接続するラインの検
査にも適用できる。この場合は、そのラインに接続した
測定パッドに検査プローブ２１を接触させ、３つ以上の
デバイスそれぞれに別々の電源を独立に接続し、それら
複数の電源を１つずつの電圧を印加させていき、検査プ
ローブ２１に流れる漏れ電流を測定する。
【００４２】図６は、本発明の他の実施の形態のＭＣＭ
の検査方法を示す構成図である。
の検査方法を示す構成図である。
【００４３】図６において、デバイスａ１、ｂ２、電源
ＶＤＤａ６３、ＶＤＤｂ６４、検査プローブ２１等は、
図２のデバイスａ１、ｂ２等と同じである。ただし、本
実施の形態では、図２のものと異なり、デバイスａ１の
端子ａ６６とデバイスｂ２の端子ｂ６７との間のライン
（ｎ＋１）５４に接続した測定パッド６５に電源ＶＤＤ
６８に接続された印加プローブ５５を接触させ、検査対
象のラインｎ１７とは別のライン（ｎ＋１）に印加プロ
ーブ５５を通して、電源ＶＤＤ６８の電圧を印加してい
る。
ＶＤＤａ６３、ＶＤＤｂ６４、検査プローブ２１等は、
図２のデバイスａ１、ｂ２等と同じである。ただし、本
実施の形態では、図２のものと異なり、デバイスａ１の
端子ａ６６とデバイスｂ２の端子ｂ６７との間のライン
（ｎ＋１）５４に接続した測定パッド６５に電源ＶＤＤ
６８に接続された印加プローブ５５を接触させ、検査対
象のラインｎ１７とは別のライン（ｎ＋１）に印加プロ
ーブ５５を通して、電源ＶＤＤ６８の電圧を印加してい
る。
【００４４】本実施の形態では、検査中、常に電源ＶＤ
Ｄ６８の電圧をライン（ｎ＋１）５４に印加しながら、
デバイスａ１の電源端子ａ１３に電源ＶＤＤａ６３の電
圧を加え、デバイスｂ２の電源端子ｂ１４に電源ＶＤＤ
ｂ６４の電圧は加えない状態で、漏れ電流Ｉｇ２２を接
続検査冶具２３にて計測し、次にデバイスａ１の電源端
子ａ１３に電源ＶＤＤａ６３の電圧を加えないで、デバ
イスｂ２の電源端子ｂ１４に電源ＶＤＤｂ６４の電圧を
加えた状態で、漏れ電流Ｉｇ２２を接続検査冶具２３に
て計測する。
Ｄ６８の電圧をライン（ｎ＋１）５４に印加しながら、
デバイスａ１の電源端子ａ１３に電源ＶＤＤａ６３の電
圧を加え、デバイスｂ２の電源端子ｂ１４に電源ＶＤＤ
ｂ６４の電圧は加えない状態で、漏れ電流Ｉｇ２２を接
続検査冶具２３にて計測し、次にデバイスａ１の電源端
子ａ１３に電源ＶＤＤａ６３の電圧を加えないで、デバ
イスｂ２の電源端子ｂ１４に電源ＶＤＤｂ６４の電圧を
加えた状態で、漏れ電流Ｉｇ２２を接続検査冶具２３に
て計測する。
【００４５】漏れ電流Ｉｇ２２が規定の電流値に届かな
い場合には、デバイスａ１側にオープンがある（電源Ｖ
ＤＤａ６３の電圧印加中）か、またはデバイスｂ２側に
オープンがある（電源ＶＤＤｂ６４の電圧印加中）と判
定できる。さらに、端子ａ１８と端子ａ６６とが短絡し
ている等により、ラインｎ１７と印加ライン（ｎ＋１）
５４とがショートしていれば、電源ＶＤＤ６８からの電
流が漏れ電流Ｉｇ２２に加わるため、漏れ電流Ｉｇ２２
が大きくなる。従って、漏れ電流Ｉｇ２２が規定の電流
値より大きくなったときは、ラインｎ１７と印加ライン
（ｎ＋１）５４とがショートしているものと判定でき
る。
い場合には、デバイスａ１側にオープンがある（電源Ｖ
ＤＤａ６３の電圧印加中）か、またはデバイスｂ２側に
オープンがある（電源ＶＤＤｂ６４の電圧印加中）と判
定できる。さらに、端子ａ１８と端子ａ６６とが短絡し
ている等により、ラインｎ１７と印加ライン（ｎ＋１）
５４とがショートしていれば、電源ＶＤＤ６８からの電
流が漏れ電流Ｉｇ２２に加わるため、漏れ電流Ｉｇ２２
が大きくなる。従って、漏れ電流Ｉｇ２２が規定の電流
値より大きくなったときは、ラインｎ１７と印加ライン
（ｎ＋１）５４とがショートしているものと判定でき
る。
【００４６】なお、印加ライン５４は、端子ａ６６また
はｂ６７のいずれか一方のみに接続された配線であって
もラインｎ１７とライン（ｎ＋１）５４とのショートを
検出できる。
はｂ６７のいずれか一方のみに接続された配線であって
もラインｎ１７とライン（ｎ＋１）５４とのショートを
検出できる。
【００４７】また、電源ＶＤＤ６８の電圧を電源ＶＤＤ
ａ６３、ＶＤＤｂの電圧と異ならせれば、測定パッド２
０の電位を測定することでラインｎ１７と印加ライン
（ｎ＋１）５４とのショートの有無を検出できる。ま
た、電源ＶＤＤ６８、ＶＤＤａ６３、ＶＤＤｂ６４全て
について電圧を互いに異ならせても本発明は、実施可能
である。さらに、図２に示したＭＣＭの検査方法でも、
電源ＶＤＤａ６３、ＶＤＤｂ６４の電圧を互いに異なら
せることもできる。また、電源端子ａ１３、ｂ１４およ
び印加プローブ５５を接地し、検査プローブ２１を接続
検査治具２３を介して電圧を発生する電源に接続するよ
うにしてもよい。
ａ６３、ＶＤＤｂの電圧と異ならせれば、測定パッド２
０の電位を測定することでラインｎ１７と印加ライン
（ｎ＋１）５４とのショートの有無を検出できる。ま
た、電源ＶＤＤ６８、ＶＤＤａ６３、ＶＤＤｂ６４全て
について電圧を互いに異ならせても本発明は、実施可能
である。さらに、図２に示したＭＣＭの検査方法でも、
電源ＶＤＤａ６３、ＶＤＤｂ６４の電圧を互いに異なら
せることもできる。また、電源端子ａ１３、ｂ１４およ
び印加プローブ５５を接地し、検査プローブ２１を接続
検査治具２３を介して電圧を発生する電源に接続するよ
うにしてもよい。
【００４８】図６では、印加ライン（ｎ＋１）５４のみ
に印加プローブ５５を介して電源ＶＤＤ６８の電圧を印
加しているが、検査対象のラインｎ１７の測定パッド２
０に検査プローブ２１を接触させて漏れ電流Ｉｇ２２の
測定時に、複数の印加ラインそれぞれについて対応する
測定パッドに印加プローブを接触させて電源の電圧を同
時に印加し、検査対象とするラインｎ１７と、これら複
数の印加ラインとのショートを同時に検査することもで
きる。
に印加プローブ５５を介して電源ＶＤＤ６８の電圧を印
加しているが、検査対象のラインｎ１７の測定パッド２
０に検査プローブ２１を接触させて漏れ電流Ｉｇ２２の
測定時に、複数の印加ラインそれぞれについて対応する
測定パッドに印加プローブを接触させて電源の電圧を同
時に印加し、検査対象とするラインｎ１７と、これら複
数の印加ラインとのショートを同時に検査することもで
きる。
【００４９】
【発明の効果】第１の効果は、ＭＣＭ構成におけるデバ
イス間の接続不良をデバイスごとに的確に検出し、接続
不良が発生しているデバイスのみを修理するようにでき
るため、修理を効率的に実施することが可能となること
である。
イス間の接続不良をデバイスごとに的確に検出し、接続
不良が発生しているデバイスのみを修理するようにでき
るため、修理を効率的に実施することが可能となること
である。
【００５０】第２の効果は、ＭＣＭの修理費用が格段に
縮小されることである。
縮小されることである。
【００５１】第３の効果は、電源の配線をＭＣＭのデバ
イスを搭載した基板上で分割するのみで、ＭＣＭの製造
費用が従来のものと差異が無く、ＭＣＭのより高度な接
続検査が確立できることである。
イスを搭載した基板上で分割するのみで、ＭＣＭの製造
費用が従来のものと差異が無く、ＭＣＭのより高度な接
続検査が確立できることである。
【図１】一般的なＭＣＭの構成図である。
【図２】本発明の実施の形態のＭＣＭの検査方法の構成
図である。
図である。
【図３】図２に示す漏れ電流Ｉｇ２２の変化を示すタイ
ミング動作図である。
ミング動作図である。
【図４】図２のＭＣＭの検査方法の手順を示すフローチ
ャートである。
ャートである。
【図５】図２に示すデバイスａ１、ｂ２を有するＭＣＭ
のマザー基板２９に搭載された状態の断面図である。
のマザー基板２９に搭載された状態の断面図である。
【図６】本発明の他の実施の形態のＭＣＭの検査方法の
構成図である。
構成図である。
【図７】従来のＭＣＭの検査方法の構成図である。
【図８】図７に示す漏れ電流Ｉｇ４０の変化を示すタイ
ミング動作図である。
ミング動作図である。
【図９】図７のＭＣＭの検査方法の手順を示すフローチ
ャートである。
ャートである。
１ デバイスａ ２ デバイスｂ ３ 基板 １３ 電源端子ａ １４ 電源端子ｂ １５ 漏れ電流Ｉｌｅａｋａ １６ 漏れ電流Ｉｌｅａｋｂ １７ ラインｎ １８ 端子ａ １９ 端子ｂ ２０ 測定パッド ２１ 検査プローブ ２２ 漏れ電流Ｉｇ ２３ 接続検査冶具 ２４ 時間 ２５ 時間 ２７ インターポーザ基板 ２８ 電源ライン ２９ マザー基板 ３０ デバイスａ ３１ デバイスｂ ３２ 電源ＶＤＤ ３３ 漏れ電流Ｉｌｅａｋａ ３４ 漏れ電流Ｉｌｅａｋｂ ３５ ラインｎ ３６ 端子ａ ３７ 端子ｂ ３８ 測定パッド ３９ 検査プローブ ４０ 漏れ電流Ｉｇ ４１ 接続検査冶具 ４３ 電源ライン ４４ 電源端子ａ ４５ 電源端子ｂ ４６ 接地端子ａ ４７ 接地端子ｂ ４８ トランジスタａ ４９ トランジスタｂ ５０ トランジスタａ ５１ トランジスタｂ ５２ 配線ａ ５３ 配線ｂ ５４ 印加ライン（ｎ＋１） ５５ 印加プローブ ５６ 接地端子ａ ５７ 接地端子ｂ ５９ トランジスタａ ６０ トランジスタｂ ６１ トランジスタａ ６２ トランジスタｂ ６３ 電源ＶＤＤａ ６４ 電源ＶＤＤｂ ６５ 測定パッド ６６ 端子ａ ６７ 端子ｂ ６８ 電源ＶＤＤ ７０ 電源端子ａ ７１ 電源端子ｂ
Claims (7)
- 【請求項１】 複数のデバイスを搭載した基板と、前記
複数のデバイスの内の第１および第２の被接続デバイス
間を接続している配線に接続した測定パッドと、それぞ
れが前記第１および第２の被接続デバイスそれぞれを独
立に電源に接続するための互いに絶縁されて前記基板に
設けられた第１および第２の電源ラインとを含むことを
特徴とするマルチチップモジュール（以下ＭＣＭと称
す）。 - 【請求項２】 複数のデバイスを搭載した基板と、前記
複数のデバイスの全部または一部からなる複数の被接続
デバイス間を接続している配線に接続した測定パッド
と、それぞれが前記複数の被接続デバイスそれぞれを独
立に電源に接続するための互いに絶縁されて前記基板に
設けられた複数の電源ラインとを含むことを特徴とする
ＭＣＭ。 - 【請求項３】 複数のデバイスを搭載した基板と、前記
複数のデバイスの内の第１および第２の被接続デバイス
間を接続している配線に接続した測定パッドと、それぞ
れが前記第１および第２の被接続デバイスそれぞれを独
立に電源に接続するための互いに絶縁されて前記基板に
設けられた第１および第２の電源ラインとを含むＭＣＭ
の検査方法であって、 前記第１の電源ラインを電源に接続し、前記第２の電源
ラインは電源に接続しないで前記測定パッドを検査装置
に接続して前記第１の被接続デバイスの接続状態を検査
し、 前記第１の電源ラインは電源に接続しないで、前記第２
の電源ラインを電源に接続して前記測定パッドを検査装
置に接続して前記第２の被接続デバイスの接続状態を検
査することを特徴とするＭＣＭの検査方法。 - 【請求項４】 複数のデバイスを搭載した基板と、前記
複数のデバイスの全部または一部からなる複数の被接続
デバイス間を接続している配線に接続した測定パッド
と、それぞれが前記複数の被接続デバイスそれぞれを独
立に電源に接続するための互いに絶縁されて前記基板に
設けられた複数の電源ラインとを含むＭＣＭの検査方法
であって、 前記被接続デバイスの内の１つのみについて対応する前
記電源ラインを電源に接続し、他の前記被接続デバイス
に対応する前記電源ラインは全て電源に接続しないで前
記測定パッドを検査装置に接続して当該被接続デバイス
の内の１つの接続状態を検査することを特徴とするＭＣ
Ｍの検査方法。 - 【請求項５】 複数のデバイスを搭載した基板と、前記
複数のデバイスの全部または一部からなる複数の被接続
デバイス間を接続している配線に接続した測定パッド
と、それぞれが前記複数の被接続デバイスそれぞれを独
立に電源に接続するための互いに絶縁されて前記基板に
設けられた複数の電源ラインとを含むＭＣＭの検査方法
であって、 前記被接続デバイスの内の１つのみについて対応する前
記電源ラインを電源に接続し、他の前記被接続デバイス
に対応する前記電源ラインは全て電源に接続しないで前
記測定パッドを他の電源に接続し、前記測定パッドと前
記他の電源との間の電流値から当該被接続デバイスの内
の１つの接続状態を検査することを特徴とするＭＣＭの
検査方法。 - 【請求項６】 複数のデバイスを搭載した基板と、前記
複数のデバイスの内の第１の被接続デバイスに設けられ
た第１の端子および第２の被接続デバイスに設けられた
第２の端子間を接続している第１の配線に接続した第１
の測定パッドと、前記第１の被接続デバイスに設けられ
た第３の端子および前記第２の被接続デバイスに設けら
れた第４の端子の双方またはいずれか一方に接続する第
２の配線に接続された第２の測定パッドと、それぞれが
前記第１および第２の被接続デバイスそれぞれを独立に
第１および第２の電源それぞれに接続するための互いに
絶縁されて前記基板に設けられた第１および第２の電源
ラインとを含むＭＣＭの検査方法であって、 前記第１の電源ラインを前記第１の電源に接続し、前記
第２の電源ラインは電源に接続しないで、前記第２の測
定パッドを第３の電源に接続して前記第１の測定パッド
を検査装置に接続して前記第１のデバイスの接続状態を
検査し、 前記第１の電源ラインは電源に接続しないで、前記第２
の電源ラインを前記第２の電源に接続して、前記第２の
測定パッドを前記第３の電源に接続して前記第１の測定
パッドを検査装置に接続して前記第２のデバイスの接続
状態を検査することを特徴とするＭＣＭの検査方法。 - 【請求項７】 複数のデバイスを搭載した基板と、前記
複数のデバイスの全部または一部からなる複数の被接続
デバイスそれぞれに設けられた複数の被接続端子間を接
続している第１の配線に接続した第１の測定パッドと、
前記被接続デバイスに設けられた前記被接続端子以外の
複数の端子に接続する１または複数の第２の配線それぞ
れに接続した１または複数の第２の測定パッドと、それ
ぞれが前記複数の被接続デバイスそれぞれを独立に対応
する電源に接続するための互いに絶縁されて前記基板に
設けられた複数の電源ラインとを含むＭＣＭの検査方法
であって、 前記被接続デバイスの内の１つのみについて対応する前
記電源ラインを対応する電源に接続し、他の前記被接続
デバイスに対応する前記電源ラインは全て電源に接続し
ないで、前記第２の測定パッドの内の１つまたは複数を
対応する電源に接続し、前記測定パッドを検査装置に接
続して当該被接続デバイスの内の１つの接続状態を検査
することを特徴とするＭＣＭの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001140099A JP2002334966A (ja) | 2001-05-10 | 2001-05-10 | マルチチップモジュールおよびその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001140099A JP2002334966A (ja) | 2001-05-10 | 2001-05-10 | マルチチップモジュールおよびその検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002334966A true JP2002334966A (ja) | 2002-11-22 |
Family
ID=18986760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001140099A Pending JP2002334966A (ja) | 2001-05-10 | 2001-05-10 | マルチチップモジュールおよびその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002334966A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011022104A (ja) * | 2009-07-21 | 2011-02-03 | Daikin Industries Ltd | 集積回路における外部端子の開放／短絡検査方法及び集積回路における外部端子の開放／短絡検査装置 |
| KR101024074B1 (ko) * | 2008-11-12 | 2011-03-22 | 엠텍비젼 주식회사 | 멀티칩 패키지의 테스트 방법, 장치 및 그 방법을 수행하기위한 프로그램이 기록된 기록매체 |
| JP2012094919A (ja) * | 2004-03-26 | 2012-05-17 | Rambus Inc | 複数の接地面を備えた半導体素子 |
-
2001
- 2001-05-10 JP JP2001140099A patent/JP2002334966A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012094919A (ja) * | 2004-03-26 | 2012-05-17 | Rambus Inc | 複数の接地面を備えた半導体素子 |
| KR101024074B1 (ko) * | 2008-11-12 | 2011-03-22 | 엠텍비젼 주식회사 | 멀티칩 패키지의 테스트 방법, 장치 및 그 방법을 수행하기위한 프로그램이 기록된 기록매체 |
| JP2011022104A (ja) * | 2009-07-21 | 2011-02-03 | Daikin Industries Ltd | 集積回路における外部端子の開放／短絡検査方法及び集積回路における外部端子の開放／短絡検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100466984B1 (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 | |
| US9285417B2 (en) | Low-voltage IC test for defect screening | |
| US20060220012A1 (en) | Test key having a chain circuit and a kelvin structure | |
| WO2010047311A1 (ja) | 静電チャックの検査方法及び静電チャック装置 | |
| US10859630B2 (en) | Test methods for packaged integrated circuits | |
| US20070064192A1 (en) | Liquid crystal display apparatus | |
| TWI793179B (zh) | 電阻測定裝置、基板檢查裝置以及電阻測定方法 | |
| WO2018029971A1 (ja) | デバイス検査回路、デバイス検査装置及びプローブカード | |
| US8624615B2 (en) | Isolation circuit | |
| JP2002334966A (ja) | マルチチップモジュールおよびその検査方法 | |
| US8154301B2 (en) | Method of testing substrate | |
| JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
| US7123042B2 (en) | Methods, apparatus and systems for wafer-level burn-in stressing of semiconductor devices | |
| JPH10223710A (ja) | 半導体集積回路装置およびそのテスト方法 | |
| JP3456782B2 (ja) | 半導体装置の検査方法及びプローブカード | |
| JPH09199672A (ja) | 半導体集積回路装置及びその検査方法 | |
| US10859625B2 (en) | Wafer probe card integrated with a light source facing a device under test side and method of manufacturing | |
| JP2007198930A (ja) | 半導体検査システムおよび半導体装置 | |
| JP2006261391A (ja) | 半導体装置およびその検査方法 | |
| JP2004095802A (ja) | 半導体試験装置 | |
| KR101144638B1 (ko) | 유기 전계 발광 소자 테스트 방법 | |
| JPH065674A (ja) | 半導体集積回路装置 | |
| KR20080002496A (ko) | 반도체소자의 테스트 시스템 | |
| JP2002076076A (ja) | プローブカードおよび試験方法 | |
| JP2003057308A (ja) | 電子装置及び電子装置の良否の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050304 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050517 |