JP2007198930A - 半導体検査システムおよび半導体装置 - Google Patents
半導体検査システムおよび半導体装置 Download PDFInfo
- Publication number
- JP2007198930A JP2007198930A JP2006018397A JP2006018397A JP2007198930A JP 2007198930 A JP2007198930 A JP 2007198930A JP 2006018397 A JP2006018397 A JP 2006018397A JP 2006018397 A JP2006018397 A JP 2006018397A JP 2007198930 A JP2007198930 A JP 2007198930A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- sense
- force
- line
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】高精度な検査を実現可能な半導体検査システムおよび半導体装置を提供する。
【解決手段】例えば、テストボード上に、テスタのセンス端子に配線されたセンスラインSL11,SL12とテスタのフォース端子に配線されたフォースラインFL11,FL12を設ける。また、被検査デバイスとなる半導体装置(LSI)上に、センスライン用の電極パッドPD1s,PD2sとフォースライン用の電極パッドPD1f,PD2fを設ける。ここで、PD1sとPD1f、およびPD2sとPD2fは、それぞれLSI上で接続しておく。電源供給ユニットPS1からのFL11およびSL11は、それぞれ個別にPD1fおよびPD1sに接続し、電源供給ユニットPS2からのFL12およびSL12も、それぞれ個別にPD2fおよびPD2sに接続する。このような構成により、電極パッドの部分でのセンシングが可能となる。
【選択図】図1
【解決手段】例えば、テストボード上に、テスタのセンス端子に配線されたセンスラインSL11,SL12とテスタのフォース端子に配線されたフォースラインFL11,FL12を設ける。また、被検査デバイスとなる半導体装置(LSI)上に、センスライン用の電極パッドPD1s,PD2sとフォースライン用の電極パッドPD1f,PD2fを設ける。ここで、PD1sとPD1f、およびPD2sとPD2fは、それぞれLSI上で接続しておく。電源供給ユニットPS1からのFL11およびSL11は、それぞれ個別にPD1fおよびPD1sに接続し、電源供給ユニットPS2からのFL12およびSL12も、それぞれ個別にPD2fおよびPD2sに接続する。このような構成により、電極パッドの部分でのセンシングが可能となる。
【選択図】図1
Description
本発明は半導体検査システムおよび半導体装置に関し、特に、プローブ検査を行う半導体検査システムおよびその検査対象となる半導体装置に適用して有効な技術に関するものである。
例えば、プロセス工程完了後の半導体ウエハに対して、プローブ検査と呼ばれる電気的試験が広く行われている。プローブ検査では、テスタと呼ばれる半導体検査装置にプローブカードと呼ばれる誘電体基板を接続し、このプローブカードに設けられたプローブ針を半導体ウエハ上の電極パッドに接触されることで、テスタによる半導体ウエハの電気的試験が行われる。この際、半導体ウエハ上の電極パッドには、テスタが生成した電源電圧がプローブカードを介して供給される。テスタは、この電源電圧を高精度に供給する機能として、通常、フォース端子とセンス端子と呼ばれるものを備えている。
近年、LSI(Large Scale Integration)の低電圧化や動作電流の増加に伴い、LSIに対して高精度で安定した電源を供給することが求められている。このLSIへの電源供給の精度を低下させる要因として、特に、半導体ウエハとプローブ針との間の接触抵抗が挙げられる。図6は、本発明の前提として検討した半導体検査システムにおいて、その電源供給方式の一例を示すものであり、(a)は、その構成例を示す模式図、(b)は、(a)の等価回路図である。図6に示す電源供給方式は、フォース端子とセンス端子を用いて電源制御を行う所謂4端子法と呼ばれるものである。
図6(a)では、テスタの電源供給ユニットPS1,PS2のそれぞれからプローブカード等のテストボードに向けてフォースラインFL61,FL62とセンスラインSL61,SL62が配線されている。電源供給ユニットPS1においては、センスラインSL61がナレータNLの一端に接続され、NLの他端には、ユーザが設定した電源電圧Vccが印加される。したがってセンスラインSL61には、電流が流れず、その電圧値がVccに設定される。また、フォースラインFL61は、ノレータNRに接続され、FL61には、SL61の接続先が設定した電圧Vccとなるような電流が流れる。同様に、電源供給ユニットPS2においても、センスラインSL62がナレータNLの一端に接続され、NLの他端には、ユーザが設定した電源電圧(接地電圧)Vssが印加される。また、フォースラインFL62は、ノレータNRに接続される。
テストボード(ここではプローブカードとする)上では、このセンスラインとフォースラインが共通に接続される。すなわち、SL61とFL61が共通に接続され、SL62とFL62が共通に接続される。したがって、テスタによって、このSL61とFL61の接続点が電源電圧Vccとなるように制御され、SL62とFL62の接続点が接地電圧Vssとなるように制御される。SL61とFL61の接続点は、プローブ針を介して半導体チップ(LSI)上の電源電圧用の電極パッドPD1に接続される。また、SL62とFL62の接続点も、プローブ針を介してLSI上の接地電圧用の電極パッドPD2に接続される。
しかしながら、実際には、プローブ針の抵抗や、特にプローブ針とPD1およびPD2との間の接触抵抗によって、SL61とFL61の接続点とPD1との間に抵抗R61が存在し、SL62とFL62の接続点とPD2との間に抵抗R62が存在する。したがって、図6(a)の測定系は、等価的に図6(b)に示すような回路となる。図6(b)には、電圧源から、抵抗R61、LSIを表す抵抗R、および抵抗R62を経由する回路が示されている。電圧源は、センスラインSL61,SL62を反映したものであり、抵抗R61、抵抗R62の一端のノードをそれぞれユーザが設定した電源電圧Vcc、接地電圧Vssに固定する。また、この回路には、フォースラインFL61,FL62によって電流Iが流されることになる。そうすると、実際にLSIに対して印加される電圧Vcc’は、抵抗R61,R62と電流Iによる電圧降下の影響を受け、「Vcc’=Vcc−(R61+R62)×I」となる。
抵抗R61,R62の大きさは、特に接触抵抗に起因して、場合によっては数Ω程度の値を持つことがある。そうすると、電源電流が数10mA程度流れた場合、設定した電源電圧Vccに対して例えば0.1Vや0.2Vといった電圧降下が生じることになる。近年のLSIでは、例えば電源電圧Vccが1.0Vといったものもあり、この電圧降下は高精度な検査を行う上で無視できないものとなる。
そこで、本発明の目的は、高精度な検査を実現可能な半導体検査システムおよび半導体装置を提供することにある。本発明の前記の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体検査システムは、テスタなどの半導体検査装置とテストボードを有するものとなっている。半導体検査装置は、電圧値を検出するセンス端子と、センス端子による検出結果を反映した電源電流を供給するフォース端子とを含んでいる。テストボードは、センス端子に接続されるセンスラインと、フォース端子に接続されるフォースラインと、被検査デバイスの複数の外部端子にそれぞれ接続される複数のコンタクト部とを含んでいる。ここで、本発明による半導体検査システムは、センスラインとフォースラインが、テストボード上で接続されず、それぞれ異なるコンタクト部を介してそれぞれ異なる外部端子に接続されることが特徴となっている。このような構成を用いると、被検査デバイスの外部端子の部分でセンシングを行うことができるため、接触抵抗等に起因する電圧設定誤差などが生じず、高精度な検査が実現可能となる。
また、本発明による半導体装置は、第1外部端子と、第1外部端子と導通する第2外部端子とを有するものとなっている。検査時において、第1外部端子は、半導体検査装置の電源電流供給端子となるフォース端子に接続され、第2外部端子は、半導体検査装置の電圧検出端子となるセンス端子に接続される。このように、互いに導通した2つの外部端子を設け、一方にフォース端子を、他方にセンス端子を接続することで、外部端子の部分でセンシングを行うことが可能となる。したがって、検査時には、被検査デバイスに対して高精度な電圧を印加できる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、半導体装置に対する高精度な検査が実現可能となる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図1は、本発明による一実施の形態の半導体検査システムにおいて、その構成例を示す模式図である。図1の半導体検査システムは、半導体検査装置(テスタ)とテストボードによって構成され、この半導体検査システムによって被検査デバイスとなる半導体装置(LSI)を検査するものとなっている。テスタは、電源供給ユニットPS1,PS2を含み、PS1,PS2のそれぞれがセンス端子とフォース端子を備えている。テストボードは、これらのセンス端子およびフォース端子から配線されるセンスラインSL11,SL12およびフォースラインFL11,FL12と、これらのラインを被検査デバイスに接続する複数のコンタクト部を備えている。
テスタの電源供給ユニットPS1は、ナレータNLとノレータNRによって構成される。ナレータNLの一端は、センス端子を介してセンスラインSL11に接続され、ナレータNLの他端には、ユーザが設定した電源電圧Vccが印加される。したがって、センスラインSL11の電流I0は「0」であり、その電圧値はVccに設定される。ノレータNRの一端は、フォース端子を介してフォースラインFL11に接続される。したがって、FL11には、SL11の接続先が設定した電圧Vccとなるような電流Iが流れる。言い換えれば、センスラインSL11によってその接続先の電圧値が検出(センシング)され、この検出した電圧値とユーザが設定した電圧値とが一致する条件で、フォースラインFL11上に電流が供給される。同様に、テスタの電源供給ユニットPS2においても、ナレータNLの一端にセンスラインSL12が接続され、NLの他端には、ユーザが設定した電源電圧(接地電圧)Vssが印加される。また、PS2内のノレータNRの一端は、フォースラインFL12に接続される。
テストボード(ここではプローブカードとする)上では、前述した図6(a)と異なり、フォースラインFL11およびセンスラインSL11がそれぞれ個別のコンタクト部に接続されている。すなわち、コンタクト部をプローブ針とすると、FL11およびSL11がそれぞれ個別のプローブ針に接続されている。ここでは、FL11に接続されるプローブ針を抵抗R11a、SL11に接続されるプローブ針を抵抗R11bで表している。同様に、フォースラインFL12およびセンスラインSL12も、それぞれ抵抗R12aおよび抵抗R12bで表されるプローブ針に個別に接続されている。なお、テストボードを組み立て品検査用のテストボートとした場合、コンタクト部は、LSIソケットのピンに該当する。
LSI上には、これらのプローブ針にそれぞれ対応した電極パッドPD1s,PD1f,PD2f,PD2sが設けられる。ここで、PD1sとPD1fは、LSI上で電気的に接続されており、PD2sとPD2fも、LSI上で電気的に接続されている。PD1sには、SL11がプローブ針(抵抗R11b)を介して接続され、PD1fには、FL11がプローブ針(抵抗R11a)を介して接続される。また、PD2sには、SL12がプローブ針(抵抗R12b)を介して接続され、PD2fには、FL12がプローブ針(抵抗R12a)を介して接続される。
以上のような構成を用いると、センスラインSL11によって電極パッドPD1sが電源電圧Vccに設定され、これに伴いPD1sに接続された電極パッドPD1fもVccに設定される。そして、フォースラインFL11には、PD1fがVccを保つ条件で電流Iが流れる。同様に、SL12によってPD2sがVssに設定され、これに伴いPD2fもVssに設定される。そして、FL12には、PD2fがVssを保つ条件で電流Iが流れる。このように、センスラインが電極パッド自体をVccまたはVssに設定することによって、図6で述べた実際上の抵抗R11a,R11bに含まれるプローブ針の抵抗成分および接触抵抗成分に伴う電圧降下の影響を無くすことができる。したがって、高精度な検査が実現可能となる。
図2は、図1の半導体検査システムにおいて、そのプローブカードの構成例を示すものであり、(a)は外形図、(b)は、(a)の比較対象として図6に対応する外形図である。図2(a)のプローブカードPBCaでは、図1に示したようにテスタの電源供給ユニットよりフォース信号およびセンス信号が供給され、それぞれの供給信号は、PBCa上に形成されたフォースラインFLおよびセンスラインSLを介して異なるプローブ針PPに接続されている。一方、図2(b)のプローブカードPBCbでは、フォースラインFLとセンスラインSLがPBCb上で共通に接続され、その共通配線が1本のプローブ針PPに接続されている。
図2(b)の構成例では、プローブ針PPの根本でセンスラインSLによるセンシングを行っているため、実使用上はプローブ針PPの抵抗成分および電極パッドとの接触抵抗成分によって電圧設定の誤差が生じてしまう。これに対して、図2(a)の構成例では、プローブ針PPの先となる電極パッドの位置でセンシングするため、このような抵抗成分による設定誤差が生じない。
図3は、図1の半導体検査システムにおいて、そのLSI(半導体装置)の構成例を示す概略図である。被検査デバイス(DUT:Device Under Test)となる図3の半導体装置(LSI)は、所望の機能を実現する回路ブロックCBと、CBに接続された複数の電極パッドから構成される。複数の電極パッドの中には、前述したフォースラインFL用の電極パッドPD1f,PD2fや、センスラインSL用の電極パッドPD1s,PD2sが含まれ、テスト時には、これらの電極パッドにそれぞれプローブ針PPが接続される。ここで、PD1fとPD1sは、互いに隣接して配置され、互いに接続されている。同様に、PD2fとPD2sも、互いに隣接して配置され、互いに接続されている。回路ブロックCBには、PD1fから内部電源配線を介してVccが供給され、PD2fから内部電源配線を介してVssが供給される。
このように、図3の半導体装置は、フォースライン用の電極パッドとセンスライン用の電極パッドを備え、電極パッド上でセンシングが可能な構成であることが特徴となっている。なお、図3では、フォースライン用の電極パッドとセンスライン用の電極パッドとの間隔を「0」にしたような構成が示されているが、この間隔は、プローブ針が実現可能な最小間隔などによって決まり、必ずしも間隔が「0」となる訳ではない。すなわち、例えば、PD1fとPD1sをプローブ針の仕様に応じて若干離して配置し、PD1fとPD1sを電極パッドと同じ配線層で最短距離で接続したような構成や、あるいは、PD1fの大きさをプローブ針が2本立てられる程度の大きさとし、PD1fにPD1sを兼用させるようなことも可能である。
図4は、図1の半導体検査システムにおいて、そのLSI(半導体装置)の他の構成例を示す概略図である。図4の半導体装置(LSI)は、図3と同様に回路ブロックCBと複数の電極パッドから構成され、その中にセンスラインSL用の電極パッドPD1sやフォースラインFL用の電極パッドPD1fなどが含まれた構成となっている。ただし、図4の構成例は、図3の構成例と異なり、回路ブロックCB内に含まれる内部電源配線(Vcc)から引き出された電極パッドとしてPD1fおよびPD1sを設けている。電極パッドと内部電源配線との間では、実質的に電圧誤差は生じないため、このような構成を用いても高精度な検査が実現可能となる。なお、ここでは、Vcc側の電極パッドを示したが、勿論、Vss側の電極パッドも同様な構成となる。
図5は、図1の半導体検査システムにおいて、そのLSI(半導体装置)の更に他の構成例を示す概略図である。図5の半導体装置(LSI)は、例えば、表面にフリップチップ接続などで用いられる複数のバンプBPが形成されている。複数のバンプの中には、センスラインSL用のバンプBP1sやフォースラインFL用のバンプBP1fなどが含まれており、BP1sとBP1fが半導体装置上の配線で接続された構成となっている。このような構成では、例えば垂直型プローブカードなどを用いてテストが行われるが、このバンプの部分でセンシングが可能となるため接触抵抗等による電圧設定誤差を防止でき、高精度な検査が実現可能となる。なお、ここでは、Vcc側のバンプを示したが、勿論、Vss側のバンプも同様な構成となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、これまでの説明では、プローブ検査を行う場合を例としたが、これに限らず、組み立て品の検査に対しても前述したような構成を適用することが可能である。すなわち、例えば、図5のLSIをBGAパッケージとして見ると、複数の半田ボールの中に、センスラインSL用の半田ボール(BP1sに該当)とフォースラインFL用の半田ボール(BP1fに該当)を形成し、2つの半田ボールをBGA基板上で接続しておく。そして、組み立て品の検査においては、テストボード上のセンスラインSLとフォースラインFLを、それぞれLSIソケット内の異なるピンに配線し、LSIをLSIソケットに装着した状態で、この異なるピンにそれぞれBP1sとBP1fが接続されるようにしておく。そうすると、半田ボールの部分でセンシングを行うことができるため、ソケットの接触抵抗等による電圧設定誤差を防止でき、高精度な検査が実現可能となる。
本発明の半導体検査システムおよび半導体装置は、特に、プローブカードを含む検査システムおよびその検査対象となるLSIに適用して有益な技術であり、これに限らず、組み立て品検査用のテストボードを含む検査システムおよびその検査対象となるLSIに対しても適用可能である。
BP バンプ
CB 回路ブロック
FL フォースライン
NL ナレータ
NR ノレータ
PBC プローブカード
PD 電極パッド
PP プローブ針
PS 電源供給ユニット
R 抵抗
SL センスライン
CB 回路ブロック
FL フォースライン
NL ナレータ
NR ノレータ
PBC プローブカード
PD 電極パッド
PP プローブ針
PS 電源供給ユニット
R 抵抗
SL センスライン
Claims (5)
- 半導体検査装置とテストボードを備えた半導体検査システムであって、
前記半導体検査装置は、
電圧値を検出するセンス端子と、
前記センス端子による検出結果を反映した電源電流を供給するフォース端子とを含み、
前記テストボードは、
前記センス端子に接続されるセンスラインと、
前記フォース端子に接続されるフォースラインと、
被検査デバイスの複数の外部端子にそれぞれ接続される複数のコンタクト部とを含み、
前記センスラインと前記フォースラインは、前記テストボード上で接続されず、それぞれ異なる前記コンタクト部を介してそれぞれ異なる前記外部端子に接続されることを特徴とする半導体検査システム。 - 請求項1記載の半導体検査システムにおいて、
前記テストボードは、プローブカードであり、
前記複数のコンタクト部は、複数のプローブ針であり、
前記センスラインと前記フォースラインは、それぞれ異なる前記プローブ針を介して前記被検査デバイスのそれぞれ異なる電極パッドに接続されることを特徴とする半導体検査システム。 - 請求項1記載の半導体検査システムにおいて、
前記センス端子は、第1センス端子および第2センス端子を含み、
前記フォース端子は、第1フォース端子および第2フォース端子を含み、
前記センスラインは、前記第1センス端子に接続される第1センスラインと、前記第2センス端子に接続される第2センスラインとを含み、
前記フォースラインは、前記第1フォース端子に接続される第1フォースラインと、前記第2フォース端子に接続される第2フォースラインとを含み、
前記第1フォースラインは、前記被検査デバイスのフォースライン用の電源電圧端子に接続され、
前記第1センスラインは、前記被検査デバイスのセンスライン用の電源電圧端子に接続され、
前記第2フォースラインは、前記被検査デバイスのフォースライン用の接地電圧端子に接続され、
前記第2センスラインは、前記被検査デバイスのセンスライン用の接地電圧端子に接続されることを特徴とする半導体検査システム。 - 第1外部端子と、前記第1外部端子と導通する第2外部端子とを有する半導体装置であって、検査時に、
前記第1外部端子は、半導体検査装置の電源電流供給端子となるフォース端子に接続され、
前記第2外部端子は、前記半導体検査装置の電圧検出端子となるセンス端子に接続されることを特徴とする半導体装置。 - 請求項4記載の半導体装置において、
前記第1外部端子および前記第2外部端子は、それぞれ、第1電極パッドおよび第2電極パッドであり、
前記第1電極パッドと前記第2電極パッドは、隣接して配置されることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006018397A JP2007198930A (ja) | 2006-01-27 | 2006-01-27 | 半導体検査システムおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006018397A JP2007198930A (ja) | 2006-01-27 | 2006-01-27 | 半導体検査システムおよび半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007198930A true JP2007198930A (ja) | 2007-08-09 |
Family
ID=38453676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006018397A Pending JP2007198930A (ja) | 2006-01-27 | 2006-01-27 | 半導体検査システムおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007198930A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108279325A (zh) * | 2017-01-06 | 2018-07-13 | 新特系统股份有限公司 | 用以测试电路芯片的探针卡模块 |
KR101989232B1 (ko) * | 2016-09-07 | 2019-06-13 | 에스브이 프로브 피티이 엘티디 | 테스트 회로기판 및 이를 구동하기 위한 방법 |
-
2006
- 2006-01-27 JP JP2006018397A patent/JP2007198930A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101989232B1 (ko) * | 2016-09-07 | 2019-06-13 | 에스브이 프로브 피티이 엘티디 | 테스트 회로기판 및 이를 구동하기 위한 방법 |
CN108279325A (zh) * | 2017-01-06 | 2018-07-13 | 新特系统股份有限公司 | 用以测试电路芯片的探针卡模块 |
KR20180081473A (ko) * | 2017-01-06 | 2018-07-16 | 싱크-테크 시스템 코포레이션 | 프로브 카드 모듈 |
JP2018112546A (ja) * | 2017-01-06 | 2018-07-19 | 新特系統股▲フン▼有限公司Sync−Tech System Corporation | プローブカードモジュール |
KR102136612B1 (ko) | 2017-01-06 | 2020-07-23 | 싱크-테크 시스템 코포레이션 | 프로브 카드 모듈 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7271606B1 (en) | Spring-based probe pin that allows kelvin testing | |
JP5486866B2 (ja) | 半導体装置の製造方法 | |
TWI793179B (zh) | 電阻測定裝置、基板檢查裝置以及電阻測定方法 | |
JP2006250579A (ja) | 湿度センサの検査装置及び特性調整方法 | |
JP6738236B2 (ja) | デバイス検査回路、デバイス検査装置及びプローブカード | |
JP2008071999A (ja) | 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法 | |
JP2002176140A (ja) | 半導体集積回路ウェハ | |
KR20130130605A (ko) | 웨이퍼 수준 패키지 저항 감시 방법 | |
JP2007198930A (ja) | 半導体検査システムおよび半導体装置 | |
CN102998612B (zh) | 具有多引脚装置触点的接触器 | |
TWI703328B (zh) | 電性連接裝置 | |
JP2005183863A (ja) | 半導体集積回路装置の製造方法 | |
JP3395304B2 (ja) | 半導体集積回路の検査方法 | |
JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
US20210033663A1 (en) | Integrated circuit testing system and method | |
JPH11237441A (ja) | 半導体集積回路装置、半導体集積回路装置の製造方法、及び半導体集積回路装置の検査方法 | |
JP2019086359A (ja) | 半導体装置の製造方法 | |
JP2008135623A (ja) | 配線基板及びその製造方法 | |
JP2004031463A (ja) | 半導体集積回路の検査方法 | |
US20030197514A1 (en) | System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate | |
JP2002334966A (ja) | マルチチップモジュールおよびその検査方法 | |
JP2004095802A (ja) | 半導体試験装置 | |
JP2007234816A (ja) | 半導体装置 | |
JPH065674A (ja) | 半導体集積回路装置 | |
JP2003172763A (ja) | 半導体装置の検査装置及び検査方法 |