JPH10223710A - 半導体集積回路装置およびそのテスト方法 - Google Patents
半導体集積回路装置およびそのテスト方法Info
- Publication number
- JPH10223710A JPH10223710A JP2055197A JP2055197A JPH10223710A JP H10223710 A JPH10223710 A JP H10223710A JP 2055197 A JP2055197 A JP 2055197A JP 2055197 A JP2055197 A JP 2055197A JP H10223710 A JPH10223710 A JP H10223710A
- Authority
- JP
- Japan
- Prior art keywords
- test
- integrated circuit
- circuit device
- semiconductor integrated
- displacement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 半導体集積回路装置をウエハ状態でテストす
る際、電極パッドとプローブ針とが位置ずれを起こして
いてもテストが続行され、正常な半導体チップを不良と
判定したり、半導体チップおよびプローブ針を無用に傷
つけて劣化や破壊を招く。 【解決手段】 半導体チップ１２表面に、出力端子とな
る電極パッド１３のうちの電源パッド１３ｃと内部で電
気的に接続された位置ずれ検出用の電極パッド１４を配
設し、ウエハプロービングの際、位置ずれ検出用の電極
パッド１４の電圧をＬＳＩテスタ１９で測定し、電源電
圧が得られるか否かにより、上記電極パッド１３，１４
と上記プローブ針１６，１７との位置ずれ検出を行う。
る際、電極パッドとプローブ針とが位置ずれを起こして
いてもテストが続行され、正常な半導体チップを不良と
判定したり、半導体チップおよびプローブ針を無用に傷
つけて劣化や破壊を招く。 【解決手段】 半導体チップ１２表面に、出力端子とな
る電極パッド１３のうちの電源パッド１３ｃと内部で電
気的に接続された位置ずれ検出用の電極パッド１４を配
設し、ウエハプロービングの際、位置ずれ検出用の電極
パッド１４の電圧をＬＳＩテスタ１９で測定し、電源電
圧が得られるか否かにより、上記電極パッド１３，１４
と上記プローブ針１６，１７との位置ずれ検出を行う。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
装置に関し、特に、半導体集積回路基板を半導体ウエハ
段階でテストする際のウエハプロービングに関するもの
である。
装置に関し、特に、半導体集積回路基板を半導体ウエハ
段階でテストする際のウエハプロービングに関するもの
である。
【０００２】
【従来の技術】半導体ウエハ上には、半導体チップが多
数配列され、この半導体チップ上に半導体集積回路装置
が形成される。図７は、従来の半導体集積回路装置の構
造を示す平面図で、図７（ａ）は半導体ウエハ状態のも
の、図７（ｂ）は１個の半導体チップを示す。図におい
て、１は半導体ウエハ、２は半導体集積回路装置が搭載
された半導体チップ（以下、ＬＳＩチップと称す）、３
はＬＳＩチップ２の周辺部に多数設けられ、半導体集積
回路装置の入出力端子となる電極パッド、４は半導体ウ
エハ１上の各ＬＳＩチップ２を切り離すために縦横に設
けられたダイシングライン部である。
数配列され、この半導体チップ上に半導体集積回路装置
が形成される。図７は、従来の半導体集積回路装置の構
造を示す平面図で、図７（ａ）は半導体ウエハ状態のも
の、図７（ｂ）は１個の半導体チップを示す。図におい
て、１は半導体ウエハ、２は半導体集積回路装置が搭載
された半導体チップ（以下、ＬＳＩチップと称す）、３
はＬＳＩチップ２の周辺部に多数設けられ、半導体集積
回路装置の入出力端子となる電極パッド、４は半導体ウ
エハ１上の各ＬＳＩチップ２を切り離すために縦横に設
けられたダイシングライン部である。
【０００３】この様な半導体集積回路装置を半導体ウエ
ハ段階でテスト（以下、ウエハテストと称す）する方法
を、以下に示す。図８は、従来の半導体集積回路装置に
おいてウエハテストを行うためにウエハプロービングを
行っている状態を示す平面図である。図において、５は
ＬＳＩチップ２の電極パッド３とＬＳＩテスタ（図示せ
ず）とを電気的に接続するためのプローブ針、６はプロ
ーブ針５を固定する為のプローブカード基板である。プ
ローブカード基板６はウエハプローバ（図示せず）に固
定されており、このウエハプローバによって、電極パッ
ド３とプローブ針５との先端の位置を検出し機械的にプ
ローブ針５の先端と電極パッド３とを接触させる。これ
により、ＬＳＩテスタとＬＳＩチップ２とが電気的に接
続され、ＬＳＩチップ２毎にウエハテストが行われる。
ハ段階でテスト（以下、ウエハテストと称す）する方法
を、以下に示す。図８は、従来の半導体集積回路装置に
おいてウエハテストを行うためにウエハプロービングを
行っている状態を示す平面図である。図において、５は
ＬＳＩチップ２の電極パッド３とＬＳＩテスタ（図示せ
ず）とを電気的に接続するためのプローブ針、６はプロ
ーブ針５を固定する為のプローブカード基板である。プ
ローブカード基板６はウエハプローバ（図示せず）に固
定されており、このウエハプローバによって、電極パッ
ド３とプローブ針５との先端の位置を検出し機械的にプ
ローブ針５の先端と電極パッド３とを接触させる。これ
により、ＬＳＩテスタとＬＳＩチップ２とが電気的に接
続され、ＬＳＩチップ２毎にウエハテストが行われる。
【０００４】次に、ＬＳＩチップ２のウエハテストにお
けるテストフローの例を図９に基づいて以下に示す。ま
ず、テストされるＬＳＩチップ２がＬＳＩテスタと電気
的に接続されているかどうかをピンコンタクトテスト
（Ｓ１）によって確認する。その結果がＯＫ（ＰＡＳ
Ｓ）であれば、続いて、ＬＳＩチップ２の電気的な特性
検査、例えば、電源電流試験やＶＯＨ／ＶＯＬ試験等を
ＤＣパラメトリックテスト（Ｓ２）によって行い、さら
に、ＬＳＩチップ２の論理が設計通りに動作するかどう
かをファンクションテスト（Ｓ３）によって検査する。
全てのテスト（Ｓ１〜Ｓ３）の結果がＯＫ（ＰＡＳＳ）
であれば、そのＬＳＩチップ２を良品と判定し、いずれ
かのテスト（Ｓ１〜Ｓ３）の結果でＮＧ（ＦＡＩＬ）が
発生すると、その時点でそのＬＳＩチップ２を不良品と
判定し、次のＬＳＩチップ２のウエハテストに移る。ピ
ンコンタクトテスト（Ｓ１）、ＤＣパラメトリックテス
ト（Ｓ２）、およびファンクションテスト（Ｓ３）は、
それぞれ不良カテゴリーの番号が決められており、ＬＳ
Ｉチップ２毎にどのテスト項目で不良が発生したかを識
別できる。
けるテストフローの例を図９に基づいて以下に示す。ま
ず、テストされるＬＳＩチップ２がＬＳＩテスタと電気
的に接続されているかどうかをピンコンタクトテスト
（Ｓ１）によって確認する。その結果がＯＫ（ＰＡＳ
Ｓ）であれば、続いて、ＬＳＩチップ２の電気的な特性
検査、例えば、電源電流試験やＶＯＨ／ＶＯＬ試験等を
ＤＣパラメトリックテスト（Ｓ２）によって行い、さら
に、ＬＳＩチップ２の論理が設計通りに動作するかどう
かをファンクションテスト（Ｓ３）によって検査する。
全てのテスト（Ｓ１〜Ｓ３）の結果がＯＫ（ＰＡＳＳ）
であれば、そのＬＳＩチップ２を良品と判定し、いずれ
かのテスト（Ｓ１〜Ｓ３）の結果でＮＧ（ＦＡＩＬ）が
発生すると、その時点でそのＬＳＩチップ２を不良品と
判定し、次のＬＳＩチップ２のウエハテストに移る。ピ
ンコンタクトテスト（Ｓ１）、ＤＣパラメトリックテス
ト（Ｓ２）、およびファンクションテスト（Ｓ３）は、
それぞれ不良カテゴリーの番号が決められており、ＬＳ
Ｉチップ２毎にどのテスト項目で不良が発生したかを識
別できる。
【０００５】次に、ピンコンタクトテスト（Ｓ１）の手
法の一例を図１０に基づいて以下に示す。ＬＳＩチップ
２には、図１０（ｂ）に示すように、ＬＳＩの論理を実
現するＬＳＩ内部回路７とその周辺の保護回路８と電極
パッド３とが搭載されている。電極パッド３は、信号パ
ッド３ａ、ＧＮＤパッド３ｂ、および電源パッド３ｃで
構成され、信号パッド３ａは保護回路８を介してＬＳＩ
内部回路７に、ＧＮＤパッド３ｂおよび電源パッド３ｃ
は直接ＬＳＩ内部回路７に電気的に接続される。ピンコ
ンタクトテスト（Ｓ１）では、図１０（ａ）に示すよう
に、まず、ＬＳＩテスタ９の定電流源１０から、プロー
ブ針５を介して信号パッド３ａに定電流Ｉを流す。この
時、ＬＳＩ内部回路７の電源は、予めＬＳＩテスタ９等
により０Ｖに設定しておく。
法の一例を図１０に基づいて以下に示す。ＬＳＩチップ
２には、図１０（ｂ）に示すように、ＬＳＩの論理を実
現するＬＳＩ内部回路７とその周辺の保護回路８と電極
パッド３とが搭載されている。電極パッド３は、信号パ
ッド３ａ、ＧＮＤパッド３ｂ、および電源パッド３ｃで
構成され、信号パッド３ａは保護回路８を介してＬＳＩ
内部回路７に、ＧＮＤパッド３ｂおよび電源パッド３ｃ
は直接ＬＳＩ内部回路７に電気的に接続される。ピンコ
ンタクトテスト（Ｓ１）では、図１０（ａ）に示すよう
に、まず、ＬＳＩテスタ９の定電流源１０から、プロー
ブ針５を介して信号パッド３ａに定電流Ｉを流す。この
時、ＬＳＩ内部回路７の電源は、予めＬＳＩテスタ９等
により０Ｖに設定しておく。
【０００６】上記定電流Ｉは保護回路８内に流れ込む
が、保護回路８は図に示すようにトランジスタの寄生ダ
イオード成分があるので、ここに定電流Ｉが流れようと
すると、ダイオードの抵抗成分に対して電流が流れ、そ
の結果電圧が生じる。この電圧を信号パッド３ａおよび
プローブ針５を介してＬＳＩテスタ９に伝達し、ＬＳＩ
テスタ９のコンパレータ１１で測定する。この測定電圧
が所望のものであれば、その信号パッド３ａについてピ
ンコンタクトＯＫである。このような試験を全ての信号
パッド３ａについて行う。全ての信号パッド３ａについ
てピンコンタクトＯＫであれば、ピンコンタクトテスト
（Ｓ１）ＯＫとなる。なお、定電流源１０から流す定電
流Ｉは、ＬＳＩの種類や回路方式によって異なるので一
概には言えないが、ダイオードのしきい値を越えないよ
うに数マイクロアンペア程度である。
が、保護回路８は図に示すようにトランジスタの寄生ダ
イオード成分があるので、ここに定電流Ｉが流れようと
すると、ダイオードの抵抗成分に対して電流が流れ、そ
の結果電圧が生じる。この電圧を信号パッド３ａおよび
プローブ針５を介してＬＳＩテスタ９に伝達し、ＬＳＩ
テスタ９のコンパレータ１１で測定する。この測定電圧
が所望のものであれば、その信号パッド３ａについてピ
ンコンタクトＯＫである。このような試験を全ての信号
パッド３ａについて行う。全ての信号パッド３ａについ
てピンコンタクトＯＫであれば、ピンコンタクトテスト
（Ｓ１）ＯＫとなる。なお、定電流源１０から流す定電
流Ｉは、ＬＳＩの種類や回路方式によって異なるので一
概には言えないが、ダイオードのしきい値を越えないよ
うに数マイクロアンペア程度である。
【０００７】
【発明が解決しようとする課題】従来の半導体集積回路
装置の構造およびウエハテストの方法は、上述した様な
ものであるため、ウエハプローバが電極パッド３とプロ
ーブ針５との位置合わせに失敗して電極パッド３とプロ
ーブ針５とが位置ずれを起こしていても、図９における
ＬＳＩテストのフローチャートに示すように、ピンコン
タクト不良として処理される。図１１は、ウエハプロー
ビングの際、位置ずれが発生した状態を示す平面図であ
り、図１１（ａ）は横方向のずれ、図１１（ｂ）は回転
方向のずれを示したものである。この様な位置ずれが発
生した状態でも、ピンコンタクト不良として処理される
ため、ＬＳＩチップ２そのものが正常であっても不良と
判定されたり、電極パッド３とプローブ針５とが位置ず
れを起こした状態でウエハテストを続行して次々とＬＳ
Ｉチップ２をテストすることにより、本来は良品である
ＬＳＩチップ２を、プローブ針５で傷つけて破壊するこ
ともあった。また、ＬＳＩチップ２上の予期せぬ領域に
プローブ針５が接触することで、プローブ針５の劣化や
破壊を招くこともあった。
装置の構造およびウエハテストの方法は、上述した様な
ものであるため、ウエハプローバが電極パッド３とプロ
ーブ針５との位置合わせに失敗して電極パッド３とプロ
ーブ針５とが位置ずれを起こしていても、図９における
ＬＳＩテストのフローチャートに示すように、ピンコン
タクト不良として処理される。図１１は、ウエハプロー
ビングの際、位置ずれが発生した状態を示す平面図であ
り、図１１（ａ）は横方向のずれ、図１１（ｂ）は回転
方向のずれを示したものである。この様な位置ずれが発
生した状態でも、ピンコンタクト不良として処理される
ため、ＬＳＩチップ２そのものが正常であっても不良と
判定されたり、電極パッド３とプローブ針５とが位置ず
れを起こした状態でウエハテストを続行して次々とＬＳ
Ｉチップ２をテストすることにより、本来は良品である
ＬＳＩチップ２を、プローブ針５で傷つけて破壊するこ
ともあった。また、ＬＳＩチップ２上の予期せぬ領域に
プローブ針５が接触することで、プローブ針５の劣化や
破壊を招くこともあった。
【０００８】この発明は、上記のような問題点を解消す
るために成されたものであって、ウエハテストの際のウ
エハプロービングにおける電極パッドとプローブ針との
位置ずれを検出して、ウエハテストの信頼性を向上さ
せ、また、ＬＳＩチップおよびプローブ針の劣化や破壊
を防止できる、半導体集積回路装置の構造およびウエハ
テストの方法を提供することを目的とする。
るために成されたものであって、ウエハテストの際のウ
エハプロービングにおける電極パッドとプローブ針との
位置ずれを検出して、ウエハテストの信頼性を向上さ
せ、また、ＬＳＩチップおよびプローブ針の劣化や破壊
を防止できる、半導体集積回路装置の構造およびウエハ
テストの方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】この発明の請求項１に係
わる半導体集積回路装置は、半導体チップ表面の周辺部
に入出力端子となる多数の電極パッドを有する半導体集
積回路装置であって、外部からプローブ針を上記電極パ
ッドに接触させる際の位置ずれ検出用の電極パッドを、
上記半導体集積回路装置の電源あるいはＧＮＤと同電位
となるように形成して、上記入出力端子となる電極パッ
ドとは別に配設したものである。
わる半導体集積回路装置は、半導体チップ表面の周辺部
に入出力端子となる多数の電極パッドを有する半導体集
積回路装置であって、外部からプローブ針を上記電極パ
ッドに接触させる際の位置ずれ検出用の電極パッドを、
上記半導体集積回路装置の電源あるいはＧＮＤと同電位
となるように形成して、上記入出力端子となる電極パッ
ドとは別に配設したものである。
【００１０】この発明の請求項２に係わる半導体集積回
路装置は、位置ずれ検出用の電極パッドを、入出力端子
となる電極パッドよりも小さいパッド面積で形成したも
のである。
路装置は、位置ずれ検出用の電極パッドを、入出力端子
となる電極パッドよりも小さいパッド面積で形成したも
のである。
【００１１】この発明の請求項３に係わる半導体集積回
路装置は、位置ずれ検出用の電極パッドを、半導体チッ
プにおける対角線上のコーナーに２個配設したものであ
る。
路装置は、位置ずれ検出用の電極パッドを、半導体チッ
プにおける対角線上のコーナーに２個配設したものであ
る。
【００１２】この発明の請求項４に係わる半導体集積回
路装置のテスト方法は、半導体チップ表面の電極パッド
とプローブ針とをウエハプロービングによって接触させ
た後、位置ずれ検出用の電極パッドの電圧をＬＳＩテス
タで測定し、所望の電圧が得られるか否かにより、上記
電極パッドと上記プローブ針との位置ずれ検出を行う位
置ずれ検出試験を含むものである。
路装置のテスト方法は、半導体チップ表面の電極パッド
とプローブ針とをウエハプロービングによって接触させ
た後、位置ずれ検出用の電極パッドの電圧をＬＳＩテス
タで測定し、所望の電圧が得られるか否かにより、上記
電極パッドと上記プローブ針との位置ずれ検出を行う位
置ずれ検出試験を含むものである。
【００１３】この発明の請求項５に係わる半導体集積回
路装置のテスト方法は、半導体チップ表面の電極パッド
とプローブ針とをウエハプロービングによって接触させ
た後、位置ずれ検出用の電極パッドに所定の電圧を印加
して流れる電流をＬＳＩテスタで測定し、所望の電流が
得られるか否かにより、上記電極パッドと上記プローブ
針との位置ずれ検出を行う位置ずれ検出試験を含むもの
である。
路装置のテスト方法は、半導体チップ表面の電極パッド
とプローブ針とをウエハプロービングによって接触させ
た後、位置ずれ検出用の電極パッドに所定の電圧を印加
して流れる電流をＬＳＩテスタで測定し、所望の電流が
得られるか否かにより、上記電極パッドと上記プローブ
針との位置ずれ検出を行う位置ずれ検出試験を含むもの
である。
【００１４】この発明の請求項６に係わる半導体集積回
路装置のテスト方法は、位置ずれ検出試験で位置ずれが
検出された時点で、テストを中断するものである。
路装置のテスト方法は、位置ずれ検出試験で位置ずれが
検出された時点で、テストを中断するものである。
【００１５】
実施の形態１．以下、この発明の実施の形態１を図につ
いて説明する。図１はこの発明の実施の形態１による半
導体集積回路装置の構造を示す平面図で、半導体ウエハ
上に多数配列される中の１個の半導体チップを示す。図
において、１２は半導体集積回路装置が搭載された半導
体チップ（以下、ＬＳＩチップと称す）、１３はＬＳＩ
チップ１２の周辺部に多数設けられ、半導体集積回路装
置の入出力端子となる電極パッドで、多数の信号パッド
１３ａとＧＮＤパッド１３ｂと電源パッド１３ｃとで構
成される。また、１４は同じくＬＳＩチップ１２の周辺
部に設けられた位置ずれ検出用の電極パッド（以下、位
置ずれ検出パッドと称す）、１５はＬＳＩチップ１２の
表面を覆う絶縁層である。図１に示すように、位置ずれ
検出パッド１４は、他の電極パッド１３に比べてパッド
面積が小さく形成され、ＬＳＩチップ１２における対角
線上のコーナーに２個配設される。この位置ずれ検出パ
ッド１４および他の電極パッド１３の表面には、絶縁層
１５は形成されない。また、位置ずれ検出パッド１４と
電源パッド１３ｃとは、ＬＳＩチップ１２の内部回路に
おいて、アルミ配線などにより電気的に接続されたもの
とする。
いて説明する。図１はこの発明の実施の形態１による半
導体集積回路装置の構造を示す平面図で、半導体ウエハ
上に多数配列される中の１個の半導体チップを示す。図
において、１２は半導体集積回路装置が搭載された半導
体チップ（以下、ＬＳＩチップと称す）、１３はＬＳＩ
チップ１２の周辺部に多数設けられ、半導体集積回路装
置の入出力端子となる電極パッドで、多数の信号パッド
１３ａとＧＮＤパッド１３ｂと電源パッド１３ｃとで構
成される。また、１４は同じくＬＳＩチップ１２の周辺
部に設けられた位置ずれ検出用の電極パッド（以下、位
置ずれ検出パッドと称す）、１５はＬＳＩチップ１２の
表面を覆う絶縁層である。図１に示すように、位置ずれ
検出パッド１４は、他の電極パッド１３に比べてパッド
面積が小さく形成され、ＬＳＩチップ１２における対角
線上のコーナーに２個配設される。この位置ずれ検出パ
ッド１４および他の電極パッド１３の表面には、絶縁層
１５は形成されない。また、位置ずれ検出パッド１４と
電源パッド１３ｃとは、ＬＳＩチップ１２の内部回路に
おいて、アルミ配線などにより電気的に接続されたもの
とする。
【００１６】この様なＬＳＩチップ１２をウエハテスト
する方法を、以下に示す。図２は、ＬＳＩチップ１２に
おいてウエハテストを行うためにウエハプロービングを
行っている状態を示す平面図である。図において、１６
はＬＳＩチップ１２の電極パッド１３に接触されるプロ
ーブ針で、特に１６ａは信号パッド１３ａに、１６ｂは
ＧＮＤパッド１３ｂに、１６ｃは電源パッド１３ｃにそ
れぞれ接触されるプローブ針である。１７はＬＳＩチッ
プ１２の位置ずれ検出パッド１４に接触される位置ずれ
検出用プローブ針、１８はプローブ針１６，１７を固定
する為のプローブカード基板である。１９はＬＳＩテス
タ、２０はＬＳＩテスタ１９から電位を供給するための
電源装置、２１はＬＳＩテスタ１９のピンエレクトロニ
クスカードで、テスト信号を供給するドライバー２１ａ
（図示せず）と、ＬＳＩチップ１２からのテスト信号を
受信して判定するコンパレータ２１ｂ（図示せず）とで
構成される。また、２２はプローブ針１６，１７とＬＳ
Ｉテスタ１９とを電気的に接続する配線である。
する方法を、以下に示す。図２は、ＬＳＩチップ１２に
おいてウエハテストを行うためにウエハプロービングを
行っている状態を示す平面図である。図において、１６
はＬＳＩチップ１２の電極パッド１３に接触されるプロ
ーブ針で、特に１６ａは信号パッド１３ａに、１６ｂは
ＧＮＤパッド１３ｂに、１６ｃは電源パッド１３ｃにそ
れぞれ接触されるプローブ針である。１７はＬＳＩチッ
プ１２の位置ずれ検出パッド１４に接触される位置ずれ
検出用プローブ針、１８はプローブ針１６，１７を固定
する為のプローブカード基板である。１９はＬＳＩテス
タ、２０はＬＳＩテスタ１９から電位を供給するための
電源装置、２１はＬＳＩテスタ１９のピンエレクトロニ
クスカードで、テスト信号を供給するドライバー２１ａ
（図示せず）と、ＬＳＩチップ１２からのテスト信号を
受信して判定するコンパレータ２１ｂ（図示せず）とで
構成される。また、２２はプローブ針１６，１７とＬＳ
Ｉテスタ１９とを電気的に接続する配線である。
【００１７】図に示すように、ＬＳＩテスタ１９の電源
装置２０は電源パッド１３ｃに接触されるプローブ針１
６ｃに配線２２を介して接続され、ピンエレクトロニク
スカード２１は信号パッド１３ａに接触されるプローブ
針１６ａに配線２２を介して接続される。プローブカー
ド基板１８はウエハプローバ（図示せず）に固定されて
おり、このウエハプローバによって、電極パッド１３，
１４とプローブ針１６，１７との先端の位置を検出し機
械的にプローブ針１６，１７の先端と電極パッド１３，
１４とを接触させる。これにより、ＬＳＩテスタ１９と
ＬＳＩチップ１２とが電気的に接続され、ＬＳＩチップ
１２毎にウエハテストが行われる。
装置２０は電源パッド１３ｃに接触されるプローブ針１
６ｃに配線２２を介して接続され、ピンエレクトロニク
スカード２１は信号パッド１３ａに接触されるプローブ
針１６ａに配線２２を介して接続される。プローブカー
ド基板１８はウエハプローバ（図示せず）に固定されて
おり、このウエハプローバによって、電極パッド１３，
１４とプローブ針１６，１７との先端の位置を検出し機
械的にプローブ針１６，１７の先端と電極パッド１３，
１４とを接触させる。これにより、ＬＳＩテスタ１９と
ＬＳＩチップ１２とが電気的に接続され、ＬＳＩチップ
１２毎にウエハテストが行われる。
【００１８】次に、ＬＳＩチップ１２のウエハテストに
おけるテストフローの例を図３に基づいて以下に示す。
まず、テストされるＬＳＩチップ１２の電極パッド１
３，１４とプローブ針１６，１７とが位置ずれを起こす
こと無く、正確にウエハプロービングが行われているか
どうかを位置ずれ検出試験（Ｓ０）によって確認する。
その結果がＮＧ（ＦＡＩＬ）すなわち位置ずれが検出さ
れた場合、ウエハテストを中断する。また、位置ずれ検
出試験（Ｓ０）の結果がＯＫ（ＰＡＳＳ）の場合、続い
てテストされるＬＳＩチップ１２がＬＳＩテスタ１９と
電気的に接続されているかどうかをピンコンタクトテス
ト（Ｓ１）によって確認する。その結果がＯＫ（ＰＡＳ
Ｓ）であれば、続いて、ＬＳＩチップ１２の電気的な特
性検査、例えば、電源電流試験やＶＯＨ／ＶＯＬ試験等
をＤＣパラメトリックテスト（Ｓ２）によって行い、さ
らに、ＬＳＩチップ１２の論理が設計通りに動作するか
どうかをファンクションテスト（Ｓ３）によって検査す
る。
おけるテストフローの例を図３に基づいて以下に示す。
まず、テストされるＬＳＩチップ１２の電極パッド１
３，１４とプローブ針１６，１７とが位置ずれを起こす
こと無く、正確にウエハプロービングが行われているか
どうかを位置ずれ検出試験（Ｓ０）によって確認する。
その結果がＮＧ（ＦＡＩＬ）すなわち位置ずれが検出さ
れた場合、ウエハテストを中断する。また、位置ずれ検
出試験（Ｓ０）の結果がＯＫ（ＰＡＳＳ）の場合、続い
てテストされるＬＳＩチップ１２がＬＳＩテスタ１９と
電気的に接続されているかどうかをピンコンタクトテス
ト（Ｓ１）によって確認する。その結果がＯＫ（ＰＡＳ
Ｓ）であれば、続いて、ＬＳＩチップ１２の電気的な特
性検査、例えば、電源電流試験やＶＯＨ／ＶＯＬ試験等
をＤＣパラメトリックテスト（Ｓ２）によって行い、さ
らに、ＬＳＩチップ１２の論理が設計通りに動作するか
どうかをファンクションテスト（Ｓ３）によって検査す
る。
【００１９】全てのテスト（Ｓ０〜Ｓ３）の結果がＯＫ
（ＰＡＳＳ）であれば、そのＬＳＩチップ１２を良品と
判定し、次のＬＳＩチップ１２のウエハテストに移る。
位置ずれ検出試験（Ｓ０）の結果でＮＧ（ＦＡＩＬ）が
発生すると、その時点でウエハテストを中断し、次のＬ
ＳＩチップ１２にも移らない。その後、プローブ針１
６，１７やプローブカード基板１８等のテスト治具に異
常がないか点検した後、再度ウエハプロービングをやり
直す。ピンコンタクトテスト（Ｓ１）、ＤＣパラメトリ
ックテスト（Ｓ２）、およびファンクションテスト（Ｓ
３）のいずれかのテスト（Ｓ１〜Ｓ３）の結果でＮＧ
（ＦＡＩＬ）が発生すると、その時点でそのＬＳＩチッ
プ１２を不良品と判定し、次のＬＳＩチップ１２のウエ
ハテストに移る。ピンコンタクトテスト（Ｓ１）、ＤＣ
パラメトリックテスト（Ｓ２）、およびファンクション
テスト（Ｓ３）は、それぞれ不良カテゴリーの番号が決
められており、ＬＳＩチップ１２毎にどのテスト項目で
不良が発生したかを識別できる。
（ＰＡＳＳ）であれば、そのＬＳＩチップ１２を良品と
判定し、次のＬＳＩチップ１２のウエハテストに移る。
位置ずれ検出試験（Ｓ０）の結果でＮＧ（ＦＡＩＬ）が
発生すると、その時点でウエハテストを中断し、次のＬ
ＳＩチップ１２にも移らない。その後、プローブ針１
６，１７やプローブカード基板１８等のテスト治具に異
常がないか点検した後、再度ウエハプロービングをやり
直す。ピンコンタクトテスト（Ｓ１）、ＤＣパラメトリ
ックテスト（Ｓ２）、およびファンクションテスト（Ｓ
３）のいずれかのテスト（Ｓ１〜Ｓ３）の結果でＮＧ
（ＦＡＩＬ）が発生すると、その時点でそのＬＳＩチッ
プ１２を不良品と判定し、次のＬＳＩチップ１２のウエ
ハテストに移る。ピンコンタクトテスト（Ｓ１）、ＤＣ
パラメトリックテスト（Ｓ２）、およびファンクション
テスト（Ｓ３）は、それぞれ不良カテゴリーの番号が決
められており、ＬＳＩチップ１２毎にどのテスト項目で
不良が発生したかを識別できる。
【００２０】次に、位置ずれ検出試験（Ｓ０）の手法を
以下に示す。まず、ＬＳＩテスタ１９の電源装置２０か
らプローブ針１６ｃを介して電源パッド１３ｃに電源電
圧を与える。続いて位置ずれ検出パッド１４の電圧を、
位置ずれ検出用プローブ針１７を介して、ＬＳＩテスタ
１９のコンパレータ２１ｂによって測定する。２個の位
置ずれ検出パッド１４の電圧が、双方とも電源電圧とほ
ぼ同じであれば、位置ずれを起こすこと無く、正確にウ
エハプロービングが行われていると判断され、位置ずれ
検出試験（Ｓ０）の結果はＯＫ（ＰＡＳＳ）となる。位
置ずれ検出パッド１４から電源電圧が得られない場合、
位置ずれが発生したと判断され、位置ずれ検出試験（Ｓ
０）の結果はＮＧ（ＦＡＩＬ）となり、ウエハテストを
中断する。
以下に示す。まず、ＬＳＩテスタ１９の電源装置２０か
らプローブ針１６ｃを介して電源パッド１３ｃに電源電
圧を与える。続いて位置ずれ検出パッド１４の電圧を、
位置ずれ検出用プローブ針１７を介して、ＬＳＩテスタ
１９のコンパレータ２１ｂによって測定する。２個の位
置ずれ検出パッド１４の電圧が、双方とも電源電圧とほ
ぼ同じであれば、位置ずれを起こすこと無く、正確にウ
エハプロービングが行われていると判断され、位置ずれ
検出試験（Ｓ０）の結果はＯＫ（ＰＡＳＳ）となる。位
置ずれ検出パッド１４から電源電圧が得られない場合、
位置ずれが発生したと判断され、位置ずれ検出試験（Ｓ
０）の結果はＮＧ（ＦＡＩＬ）となり、ウエハテストを
中断する。
【００２１】位置ずれ検出パッド１４と電源パッド１３
ｃとは、ＬＳＩチップ１２の内部回路において、アルミ
配線などにより電気的に接続されたものであるため、位
置ずれを起こすこと無く、正確にウエハプロービングが
行われていれば、位置ずれ検出パッド１４から電源電圧
が得られる。このためＬＳＩテスタ１９のコンパレータ
２１ｂで位置ずれ検出パッド１４の電圧を測定し、電源
電圧が得られるかどうかを判定することによって、位置
ずれが検出できる。図４は、ＬＳＩチップ１２において
ウエハテストを行うためのウエハプロービングの際、回
転による位置ずれを発生した状態を示す平面図である。
ｃとは、ＬＳＩチップ１２の内部回路において、アルミ
配線などにより電気的に接続されたものであるため、位
置ずれを起こすこと無く、正確にウエハプロービングが
行われていれば、位置ずれ検出パッド１４から電源電圧
が得られる。このためＬＳＩテスタ１９のコンパレータ
２１ｂで位置ずれ検出パッド１４の電圧を測定し、電源
電圧が得られるかどうかを判定することによって、位置
ずれが検出できる。図４は、ＬＳＩチップ１２において
ウエハテストを行うためのウエハプロービングの際、回
転による位置ずれを発生した状態を示す平面図である。
【００２２】図５は、位置ずれ検出試験（Ｓ０）の際の
位置ずれ検出パッド１４と位置ずれ検出用プローブ針１
７との接触の様子を説明する回路図である。図５（ａ）
は位置ずれを起こすこと無く、正確にウエハプロービン
グが行われている状態で、位置ずれ検出パッド１４と位
置ずれ検出用プローブ針１７とは接触している。図にお
いて、２３はＬＳＩチップ１２の内部回路において位置
ずれ検出パッド１４が電源と同じ電圧になるように作り
込まれていることを示しており、これにより、電源電圧
とほぼ同じ電圧が、位置ずれ検出用プローブ針１７と配
線２２とを介してＬＳＩテスタ１９に供給され、コンパ
レータ２１ｂで測定され、位置ずれを起こしていないと
判断される。図５（ｂ）は、ウエハプロービングにおい
て図４のように位置ずれを発生した状態で、位置ずれ検
出パッド１４と位置ずれ検出用プローブ針１７とは接触
していない。これにより、位置ずれ検出パッド１４の電
圧（電源電圧とほぼ同じ電圧）はＬＳＩテスタ１９に供
給されず、コンパレータ２１ｂで測定され、位置ずれが
発生したと判断される。
位置ずれ検出パッド１４と位置ずれ検出用プローブ針１
７との接触の様子を説明する回路図である。図５（ａ）
は位置ずれを起こすこと無く、正確にウエハプロービン
グが行われている状態で、位置ずれ検出パッド１４と位
置ずれ検出用プローブ針１７とは接触している。図にお
いて、２３はＬＳＩチップ１２の内部回路において位置
ずれ検出パッド１４が電源と同じ電圧になるように作り
込まれていることを示しており、これにより、電源電圧
とほぼ同じ電圧が、位置ずれ検出用プローブ針１７と配
線２２とを介してＬＳＩテスタ１９に供給され、コンパ
レータ２１ｂで測定され、位置ずれを起こしていないと
判断される。図５（ｂ）は、ウエハプロービングにおい
て図４のように位置ずれを発生した状態で、位置ずれ検
出パッド１４と位置ずれ検出用プローブ針１７とは接触
していない。これにより、位置ずれ検出パッド１４の電
圧（電源電圧とほぼ同じ電圧）はＬＳＩテスタ１９に供
給されず、コンパレータ２１ｂで測定され、位置ずれが
発生したと判断される。
【００２３】この実施の形態では、ＬＳＩチップ１２の
ウエハテストにおいて、以上のような位置ずれ検出試験
（Ｓ０）をまず行い、その後続いてピンコンタクトテス
ト（Ｓ１）、ＤＣパラメトリックテスト（Ｓ２）、およ
びファンクションテスト（Ｓ３）を行う。ピンコンタク
トテスト（Ｓ１）、ＤＣパラメトリックテスト（Ｓ
２）、およびファンクションテスト（Ｓ３）については
従来と同様のテストである。このため、ウエハプローバ
が電極パッド１３，１４とプローブ針１６，１７との位
置合わせに失敗して電極パッド１３，１４とプローブ針
１６，１７とが位置ずれを起こしていても、従来はピン
コンタクト不良として処理されていたのが、位置ずれの
検出が可能となりウエハテストを中断させる。このた
め、本来の電気的な接触不良（ピンコンタクト不良）と
位置ずれとを分離でき、ウエハテストの信頼性が向上す
る。またこれにより、ＬＳＩチップ１２そのものが正常
であっても不良と判定したり、電極パッド１３，１４と
プローブ針１６，１７とが位置ずれを起こした状態でウ
エハテストを続行してＬＳＩチップ１２をプローブ針１
６，１７で傷つけて破壊したりすることはない。また、
ＬＳＩチップ１２上の予期せぬ領域にプローブ針１６，
１７が接触したり、位置ずれを起こした状態で無用にウ
エハテストを続行したりすることが防止できるため、プ
ローブ針１６，１７の劣化や破壊が防止でき、プローブ
針１６，１７の寿命を長くできる。
ウエハテストにおいて、以上のような位置ずれ検出試験
（Ｓ０）をまず行い、その後続いてピンコンタクトテス
ト（Ｓ１）、ＤＣパラメトリックテスト（Ｓ２）、およ
びファンクションテスト（Ｓ３）を行う。ピンコンタク
トテスト（Ｓ１）、ＤＣパラメトリックテスト（Ｓ
２）、およびファンクションテスト（Ｓ３）については
従来と同様のテストである。このため、ウエハプローバ
が電極パッド１３，１４とプローブ針１６，１７との位
置合わせに失敗して電極パッド１３，１４とプローブ針
１６，１７とが位置ずれを起こしていても、従来はピン
コンタクト不良として処理されていたのが、位置ずれの
検出が可能となりウエハテストを中断させる。このた
め、本来の電気的な接触不良（ピンコンタクト不良）と
位置ずれとを分離でき、ウエハテストの信頼性が向上す
る。またこれにより、ＬＳＩチップ１２そのものが正常
であっても不良と判定したり、電極パッド１３，１４と
プローブ針１６，１７とが位置ずれを起こした状態でウ
エハテストを続行してＬＳＩチップ１２をプローブ針１
６，１７で傷つけて破壊したりすることはない。また、
ＬＳＩチップ１２上の予期せぬ領域にプローブ針１６，
１７が接触したり、位置ずれを起こした状態で無用にウ
エハテストを続行したりすることが防止できるため、プ
ローブ針１６，１７の劣化や破壊が防止でき、プローブ
針１６，１７の寿命を長くできる。
【００２４】また、この実施の形態では、位置ずれ検出
パッド１４を、他の電極パッド１３に比べてパッド面積
を小さく形成したため、ＬＳＩチップ１２のチップ面積
の増大を抑止できる。また、位置ずれ検出パッド１４を
ＬＳＩチップ１２における対角線上のコーナーに２個配
設したため、電極パッド１３，１４とプローブ針１６，
１７との水平方向および上下方向の双方の位置関係のず
れを、容易に確実に検出できる。
パッド１４を、他の電極パッド１３に比べてパッド面積
を小さく形成したため、ＬＳＩチップ１２のチップ面積
の増大を抑止できる。また、位置ずれ検出パッド１４を
ＬＳＩチップ１２における対角線上のコーナーに２個配
設したため、電極パッド１３，１４とプローブ針１６，
１７との水平方向および上下方向の双方の位置関係のず
れを、容易に確実に検出できる。
【００２５】なお、上記実施の形態１では位置ずれ検出
パッド１４をＬＳＩチップ１２における対角線上のコー
ナーに２個配設したが、これに限るものではなく、例え
ば、ＬＳＩチップ１２における４か所のコーナーにそれ
ぞれ配設しても良い。
パッド１４をＬＳＩチップ１２における対角線上のコー
ナーに２個配設したが、これに限るものではなく、例え
ば、ＬＳＩチップ１２における４か所のコーナーにそれ
ぞれ配設しても良い。
【００２６】実施の形態２．上記実施の形態１では、位
置ずれ検出パッド１４と電源パッド１３ｃとは、ＬＳＩ
チップ１２の内部回路においてアルミ配線などにより電
気的に接続されたものとしたが、位置ずれ検出パッド１
４とＧＮＤパッド１３ｂとを接続する等により、位置ず
れ検出パッド１４の電圧をＧＮＤと同じになるように、
ＬＳＩチップ１２の内部回路において設定しても良い。
この場合も、位置ずれ検出試験（Ｓ０）において、位置
ずれ検出パッド１４の電圧を、位置ずれ検出用プローブ
針１７を介して、ＬＳＩテスタ１９のコンパレータ２１
ｂによって測定するが、その際、位置ずれ検出パッド１
４からＧＮＤ電位とほぼ同じ電圧が得られるかどうか
で、位置ずれ検出試験（Ｓ０）の結果をＯＫ（ＰＡＳ
Ｓ）かＮＧ（ＦＡＩＬ）かを判定する。この実施の形態
２においても、上記実施の形態１と同様の効果が得られ
る。
置ずれ検出パッド１４と電源パッド１３ｃとは、ＬＳＩ
チップ１２の内部回路においてアルミ配線などにより電
気的に接続されたものとしたが、位置ずれ検出パッド１
４とＧＮＤパッド１３ｂとを接続する等により、位置ず
れ検出パッド１４の電圧をＧＮＤと同じになるように、
ＬＳＩチップ１２の内部回路において設定しても良い。
この場合も、位置ずれ検出試験（Ｓ０）において、位置
ずれ検出パッド１４の電圧を、位置ずれ検出用プローブ
針１７を介して、ＬＳＩテスタ１９のコンパレータ２１
ｂによって測定するが、その際、位置ずれ検出パッド１
４からＧＮＤ電位とほぼ同じ電圧が得られるかどうか
で、位置ずれ検出試験（Ｓ０）の結果をＯＫ（ＰＡＳ
Ｓ）かＮＧ（ＦＡＩＬ）かを判定する。この実施の形態
２においても、上記実施の形態１と同様の効果が得られ
る。
【００２７】実施の形態３．また、位置ずれ検出パッド
１４の電圧を電源電圧あるいはＧＮＤと同じになるよう
に、ＬＳＩチップ１２の内部回路において設定してお
き、位置ずれ検出試験（Ｓ０）を以下のように行っても
良い。図６に示すように、ＬＳＩテスタ１９の定電圧源
２４から位置ずれ検出パッド１４に所定の電圧を与え
て、位置ずれ検出用プローブ針１７に流れる電流をＬＳ
Ｉテスタ１９のコンパレータ２１ｂによって測定する。
この時、所望の電流が流れるかどうかで位置ずれ検出試
験（Ｓ０）の結果をＯＫ（ＰＡＳＳ）かＮＧ（ＦＡＩ
Ｌ）かを判定する。この実施の形態３においても、上記
実施の形態１と同様の効果が得られる。
１４の電圧を電源電圧あるいはＧＮＤと同じになるよう
に、ＬＳＩチップ１２の内部回路において設定してお
き、位置ずれ検出試験（Ｓ０）を以下のように行っても
良い。図６に示すように、ＬＳＩテスタ１９の定電圧源
２４から位置ずれ検出パッド１４に所定の電圧を与え
て、位置ずれ検出用プローブ針１７に流れる電流をＬＳ
Ｉテスタ１９のコンパレータ２１ｂによって測定する。
この時、所望の電流が流れるかどうかで位置ずれ検出試
験（Ｓ０）の結果をＯＫ（ＰＡＳＳ）かＮＧ（ＦＡＩ
Ｌ）かを判定する。この実施の形態３においても、上記
実施の形態１と同様の効果が得られる。
【００２８】
【発明の効果】以上のようにこの発明によると、外部か
らプローブ針を電極パッドに接触させる際の位置ずれ検
出用の電極パッドを、半導体集積回路装置の電源あるい
はＧＮＤと同電位となるように形成して、入出力端子と
なる電極パッドとは別に配設したため、ウエハプロービ
ングにおける電極パッドとプローブ針との位置ずれを容
易に確実に検出できる。
らプローブ針を電極パッドに接触させる際の位置ずれ検
出用の電極パッドを、半導体集積回路装置の電源あるい
はＧＮＤと同電位となるように形成して、入出力端子と
なる電極パッドとは別に配設したため、ウエハプロービ
ングにおける電極パッドとプローブ針との位置ずれを容
易に確実に検出できる。
【００２９】またこの発明によると、位置ずれ検出用の
電極パッドを、入出力端子となる電極パッドよりも小さ
いパッド面積で形成したため、半導体チップのチップ面
積の増大を抑止できる。
電極パッドを、入出力端子となる電極パッドよりも小さ
いパッド面積で形成したため、半導体チップのチップ面
積の増大を抑止できる。
【００３０】またこの発明によると、位置ずれ検出用の
電極パッドを、半導体チップにおける対角線上のコーナ
ーに２個配設したため、ウエハプロービングにおける電
極パッドとプローブ針との水平方向および上下方向の双
方の位置関係のずれを、容易に確実に検出できる。
電極パッドを、半導体チップにおける対角線上のコーナ
ーに２個配設したため、ウエハプロービングにおける電
極パッドとプローブ針との水平方向および上下方向の双
方の位置関係のずれを、容易に確実に検出できる。
【００３１】またこの発明によると、位置ずれ検出用の
電極パッドの電圧をＬＳＩテスタで測定し、所望の電圧
が得られるか否かにより、上記電極パッドと上記プロー
ブ針との位置ずれを検出する位置ずれ検出試験を行うた
め、ウエハプロービングにおける電極パッドとプローブ
針との位置ずれを容易に確実に検出でき、信頼性の高い
半導体集積回路装置のテストが実施できる。
電極パッドの電圧をＬＳＩテスタで測定し、所望の電圧
が得られるか否かにより、上記電極パッドと上記プロー
ブ針との位置ずれを検出する位置ずれ検出試験を行うた
め、ウエハプロービングにおける電極パッドとプローブ
針との位置ずれを容易に確実に検出でき、信頼性の高い
半導体集積回路装置のテストが実施できる。
【００３２】またこの発明によると、位置ずれ検出用の
電極パッドに所定の電圧を印加して流れる電流をＬＳＩ
テスタで測定し、所望の電流が得られるか否かにより、
上記電極パッドと上記プローブ針との位置ずれを検出す
る位置ずれ検出試験を行うため、ウエハプロービングに
おける電極パッドとプローブ針との位置ずれを容易に確
実に検出でき、信頼性の高い半導体集積回路装置のテス
トが実施できる。
電極パッドに所定の電圧を印加して流れる電流をＬＳＩ
テスタで測定し、所望の電流が得られるか否かにより、
上記電極パッドと上記プローブ針との位置ずれを検出す
る位置ずれ検出試験を行うため、ウエハプロービングに
おける電極パッドとプローブ針との位置ずれを容易に確
実に検出でき、信頼性の高い半導体集積回路装置のテス
トが実施できる。
【００３３】またこの発明によると、位置ずれ検出試験
で位置ずれが検出された時点で、テストを中断するた
め、位置ずれを起こした状態で無用なテストを続行する
ことがなく、半導体チップの破壊およびプローブ針の劣
化が防止でき、プローブ針の寿命を長くできる。また、
位置ずれによる大量の半導体チップの不良が発生するの
が防止でき、歩留まりの向上も図れる。
で位置ずれが検出された時点で、テストを中断するた
め、位置ずれを起こした状態で無用なテストを続行する
ことがなく、半導体チップの破壊およびプローブ針の劣
化が防止でき、プローブ針の寿命を長くできる。また、
位置ずれによる大量の半導体チップの不良が発生するの
が防止でき、歩留まりの向上も図れる。
【図１】 この発明の実施の形態１による半導体集積回
路装置の構造を示す平面図である。
路装置の構造を示す平面図である。
【図２】 この発明の実施の形態１によるウエハプロー
ビングを行っている状態を示す平面図である。
ビングを行っている状態を示す平面図である。
【図３】 この発明の実施の形態１によるウエハテスト
におけるテストフローを説明する図である。
におけるテストフローを説明する図である。
【図４】 この発明の実施の形態１によるウエハプロー
ビングの際、位置ずれを発生した状態を示す平面図であ
る。
ビングの際、位置ずれを発生した状態を示す平面図であ
る。
【図５】 この発明の実施の形態１による位置ずれ検出
試験を説明する回路図である。
試験を説明する回路図である。
【図６】 この発明の実施の形態３による位置ずれ検出
試験を説明する回路図である。
試験を説明する回路図である。
【図７】 従来の半導体集積回路装置の構造を示す平面
図である。
図である。
【図８】 従来のウエハプロービングを行っている状態
を示す平面図である。
を示す平面図である。
【図９】 従来のウエハテストにおけるテストフローを
説明する図である。
説明する図である。
【図１０】 ピンコンタクトテストを説明する図であ
る。
る。
【図１１】 従来のウエハプロービングの際、位置ずれ
を発生した状態を示す平面図である。
を発生した状態を示す平面図である。
１２ 半導体チップ、１３ 入出力端子となる電極パッ
ド、１３ｂ ＧＮＤパッド、１３ｃ 電源パッド、１４
位置ずれ検出用の電極パッド、１６ プローブ針、１
７ 位置ずれ検出用プローブ針、１９ ＬＳＩテスタ。
ド、１３ｂ ＧＮＤパッド、１３ｃ 電源パッド、１４
位置ずれ検出用の電極パッド、１６ プローブ針、１
７ 位置ずれ検出用プローブ針、１９ ＬＳＩテスタ。
Claims (6)
- 【請求項１】 半導体チップ表面の周辺部に入出力端子
となる多数の電極パッドを有する半導体集積回路装置に
おいて、外部からプローブ針を上記電極パッドに接触さ
せる際の位置ずれ検出用の電極パッドを、上記半導体集
積回路装置の電源あるいはＧＮＤと同電位となるように
形成して、上記入出力端子となる電極パッドとは別に配
設したことを特徴とする半導体集積回路装置。 - 【請求項２】 位置ずれ検出用の電極パッドを、入出力
端子となる電極パッドよりも小さいパッド面積で形成し
たことを特徴とする請求項１記載の半導体集積回路装
置。 - 【請求項３】 位置ずれ検出用の電極パッドを、半導体
チップにおける対角線上のコーナーに２個配設したこと
を特徴とする請求項１または２記載の半導体集積回路装
置。 - 【請求項４】 半導体集積回路装置をウエハ状態でテス
トする方法において、半導体チップ表面の電極パッドと
プローブ針とをウエハプロービングによって接触させた
後、位置ずれ検出用の電極パッドの電圧をＬＳＩテスタ
で測定し、所望の電圧が得られるか否かにより、上記電
極パッドと上記プローブ針との位置ずれ検出を行う位置
ずれ検出試験を含むことを特徴とする請求項１〜３のい
ずれかに記載の半導体集積回路装置のテスト方法。 - 【請求項５】 半導体集積回路装置をウエハ状態でテス
トする方法において、半導体チップ表面の電極パッドと
プローブ針とをウエハプロービングによって接触させた
後、位置ずれ検出用の電極パッドに所定の電圧を印加し
て流れる電流をＬＳＩテスタで測定し、所望の電流が得
られるか否かにより、上記電極パッドと上記プローブ針
との位置ずれ検出を行う位置ずれ検出試験を含むことを
特徴とする請求項１〜３のいずれかに記載の半導体集積
回路装置のテスト方法。 - 【請求項６】 位置ずれ検出試験で位置ずれが検出され
た時点で、テストを中断することを特徴とする請求項４
または５記載の半導体集積回路装置のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2055197A JPH10223710A (ja) | 1997-02-03 | 1997-02-03 | 半導体集積回路装置およびそのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2055197A JPH10223710A (ja) | 1997-02-03 | 1997-02-03 | 半導体集積回路装置およびそのテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223710A true JPH10223710A (ja) | 1998-08-21 |
Family
ID=12030297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2055197A Pending JPH10223710A (ja) | 1997-02-03 | 1997-02-03 | 半導体集積回路装置およびそのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10223710A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7386816B2 (en) | 1998-09-15 | 2008-06-10 | Microconnect Llc | Method for manufacturing an electronic device having an electronically determined physical test member |
| US8786303B2 (en) | 2009-08-21 | 2014-07-22 | Samsung Electronics Co., Ltd. | Semiconductor device having a plurality of pads |
-
1997
- 1997-02-03 JP JP2055197A patent/JPH10223710A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7386816B2 (en) | 1998-09-15 | 2008-06-10 | Microconnect Llc | Method for manufacturing an electronic device having an electronically determined physical test member |
| US8056031B2 (en) | 1998-09-15 | 2011-11-08 | Microconnect Corp. | Methods for manufacturing an electronic device using an electronically determined test member |
| US8756537B2 (en) | 1998-09-15 | 2014-06-17 | Microconnect Corp. | Methods for making contact device for making connection to an electronic circuit device and methods using the same |
| US8786303B2 (en) | 2009-08-21 | 2014-07-22 | Samsung Electronics Co., Ltd. | Semiconductor device having a plurality of pads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8237462B2 (en) | Method for wafer-level testing of integrated circuits | |
| KR100466984B1 (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 | |
| US7479793B2 (en) | Apparatus for testing semiconductor test system and method thereof | |
| US7880493B2 (en) | Probe pad, substrate having a semiconductor device, method of testing a semiconductor device and tester for testing a semiconductor device | |
| KR20070047846A (ko) | 반도체집적회로장치 및 그 검사방법, 반도체웨이퍼, 및번인검사장치 | |
| JP2007158346A (ja) | プローブセンシング用パッド及びプローブ針接触位置検査方法 | |
| JP2000021939A (ja) | 突起電極付半導体チップおよびその検査方法 | |
| TWM595884U (zh) | 測試用於積體電路裝置的晶圓之測試系統和方法 | |
| JPH10223710A (ja) | 半導体集積回路装置およびそのテスト方法 | |
| JP3395304B2 (ja) | 半導体集積回路の検査方法 | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| US5872449A (en) | Semiconductor package qualification chip | |
| JPH09230005A (ja) | 回路基板検査装置 | |
| JP3346707B2 (ja) | 半導体集積回路装置の検査方法 | |
| JP3456782B2 (ja) | 半導体装置の検査方法及びプローブカード | |
| JPH065674A (ja) | 半導体集積回路装置 | |
| JP2006261391A (ja) | 半導体装置およびその検査方法 | |
| JP2001110858A (ja) | 半導体装置およびその製造方法、ならびにバーンイン装置 | |
| JP2004361249A (ja) | 基板検査装置 | |
| JP2004095802A (ja) | 半導体試験装置 | |
| JP3290760B2 (ja) | プローブテスト装置およびプローブテスト方法 | |
| JP2002100658A (ja) | 半導体装置の検査装置 | |
| US7123042B2 (en) | Methods, apparatus and systems for wafer-level burn-in stressing of semiconductor devices | |
| JP2002334966A (ja) | マルチチップモジュールおよびその検査方法 | |
| TW202411670A (zh) | 檢測電路 |