JP5615282B2 - 電子機器および損傷検出方法 - Google Patents

電子機器および損傷検出方法 Download PDF

Info

Publication number
JP5615282B2
JP5615282B2 JP2011532830A JP2011532830A JP5615282B2 JP 5615282 B2 JP5615282 B2 JP 5615282B2 JP 2011532830 A JP2011532830 A JP 2011532830A JP 2011532830 A JP2011532830 A JP 2011532830A JP 5615282 B2 JP5615282 B2 JP 5615282B2
Authority
JP
Japan
Prior art keywords
damage
joint
dummy
electronic
electrical characteristics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011532830A
Other languages
English (en)
Other versions
JPWO2011036751A1 (ja
Inventor
森 隆 広 大
森 隆 広 大
畑 賢 治 廣
畑 賢 治 廣
井 稔 向
井 稔 向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPWO2011036751A1 publication Critical patent/JPWO2011036751A1/ja
Application granted granted Critical
Publication of JP5615282B2 publication Critical patent/JP5615282B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0292Using vibration, e.g. during soldering or screen printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/163Monitoring a manufacturing process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Description

本発明は電子機器およびその損傷検出方法に関する。
携帯電話を初めとする携帯型電子機器内部の実装基板には、多数の表面実装部品がはんだ付けされている。これらの部品は、携帯型という機器の性質上、据え置きの電子機器と比較して、外部からの衝撃や振動(たとえば落下や車上設置)などの機械的外力にさらされる機会が多い。内部の温度変動による熱応力は据え置き型同様に発生するため、負荷形態として据え置き型以上に注意が必要とされる。これらの機械的外力によって、部品自体の破損、または電気的接続の不良が発生すると、機能上大きな問題になる。
不良現象の中でも、はんだ付け部へのき裂進展は、検知することが難しいという点において厄介な不良の一つである。はんだ接合部のき裂進展速度は、接合部に作用する負荷と、負荷によって発生するひずみの大きさによって大きく異なる。すなわち、負荷となる機械的な外力の大きさによってき裂進展速度が異なる。よって、一回の作用では不良にならない程度の外力であっても、複数回の繰り返しによって不良に至る可能性がある。き裂進展の度合いを損傷として検知することができれば、繰り返しの機械的負荷による不良を予測することができることから、はんだ接合部の破断によって引き起こされる不意の動作不良を事前に予測することができる。上述の理由により、損傷の検知、検出のための技術が必要とされている。
このような技術の一例として、特開2002-76187号公報では、BGA(Ball Grid Array)内部の電気的に破断しやすい場所に常時電圧を作用させ、電圧を監視することにより応力レベルを検知する技術が記載されている。当該公報によれば、環境温度の変動による基板の反りを、計測点の抵抗値を常時測定することにより検出し、接続部が破断する前に検知することができるとされている。
特開2002-76187号公報
しかし、電気的特性(直流抵抗、インピーダンスなど)を見る限り、き裂がかなり進展してはんだ付け部が剥離する直前まで特性に大きな変化は無く、通常の方法で電気的にき裂進展を発見することは難しい。この理由は主に2つ存在する。一つは、き裂が進展しても、接続部分がわずかでも残っている限り、接続部を通過する電気信号の低周波領域での電気的特性は変化しないことによる。もう一つの理由は、き裂が進展した後もき裂部分は接触状態を保つため、接触部分からも信号伝達が可能であることによる。これらの理由により、はんだ接合部のき裂の進展を確認するためには、実質的に完全に破断するまで待たざるを得ない。
本発明は、対象接合部の損傷の進展度合いをその破断が発生する前に検知することを可能とした電子機器および損傷検出方法を提供する。
本発明の一態様としての電子機器は、対象接合部およびダミー接合部を介して1つ以上の電子部品を搭載した電子基板と、前記電子基板に所定の大きさの振動を与える加振源と、前記ダミー接合部の電気的特性と、前記対象接合部のき裂の進展度合い示す損傷値との対応を格納したデータベースと、前記加振源を駆動するコントローラと、前記加振源が駆動されているとき前記ダミー接合部の電気的特性を測定する電気特性測定部と、前記電気特性測定部により測定された電気的特性に基づき前記データベースに従って前記対象接合部の損傷値を取得する損傷演算部と、を備える。
本発明により、対象接合部の損傷具合をその破断が発生する前に検知することが可能となる。
本発明の一実施形態としての電子機器の構成を示すブロック図。 本発明の一実施形態としての損傷検出方法の処理の流れを示すフローチャート。 BGA(Ball Grid Array)型のパッケージの一部を示す斜視図。 図3の構成の側面図。 4角のバンプの周囲のバンプもダミーバンプとして用いる例を示す図。 携帯電話の内部構成を模式的に示す図。 QFP(Quad Flat Package)型のパッケージの一部を示す斜視図。 振動入力の振幅と出力の振幅との関係を説明する図。 接合部の損傷の進展に応じて当該接合部の電気的特性が変化することを示す図。 式(1)、式(2)を説明する図。 振動形状と基板形状との関係を示す図。 曲率半径の変動量または変位の変動量と、ひずみ振幅との関係を示す図。 ダミー接合部と対象接合部との損傷値の関係を示す図。 損傷・電気的特性データベースの作成方法を説明する図。 損傷・電気的特性データベースの一例を示す図。
まず本発明の実施形態の概要について説明する。
電子機器において、はんだバンプ等のき裂が進展した状態で接続状態の変形(たとえば基板の曲げ)が生じると、突然電気的特性が変動し、不安定な挙動を示すことがある。たとえば携帯電話等の電子機器内のチップコンデンサは、温度変動や振動、衝撃などの機械的負荷により、はんだ接合部にき裂が入って動作不良を起こすことがある。この不安定現象は、変形によって通常は接触していたはんだ接続部のき裂が開口し、電気的特性が変動することに起因する。例えば、平時は問題なく動作するが、動かした場合や温度が上昇した場合に突然動かなくなる現象は、はんだき裂進展状態の代表的な不良現象の一つである。そこで、不良現象が発生する前に、壊れない程度に意図的に振動源等でこのような変形を与え、同時に電気的特性を調べることが可能であれば、電気的特性の変動としてき裂の進展度合を計測することができる。
しかしながら、通常の電子部品では、スペース、コスト、配線の都合などにより、このような電気特性測定用の回路を組み込むことが難しい場合が多々ある。この場合には、対象とする部品の電気的特性を直接測定できず、上記測定の手法は採用することは難しい。
そこで、本実施形態では、カナリアデバイスとして電気的特性を測定するためのデバイスを設け、そのカナリアデバイスの接合部(ダミー接合部)の電気的特性から、測定対象となるデバイスの接合部(対象接合部)の損傷具合を推定する方法を提案する。カナリアデバイスとは、かつて炭鉱で毒ガスの検知のためにカナリアを用いたことに由来する検出機器である。カナリアデバイスを使用する際は、ある負荷に対して計測対象の接合部よりも大きい負荷のかかる箇所において検出デバイス(カナリアデバイス)を配置し、カナリアデバイスの接合部に先に不良を発生させる。これにより、計測対象の危険を事前に察知することが可能になる。
カナリアデバイスの接合部の電気的特性と、測定対象の接合部の損傷値との関係等を事前に試験やシミュレーションによって調べ、データベースにこの関係を記憶させておくことにより、カナリアデバイスの接合部の電気的特性から間接的に測定対象の接合部の電気的特性を調べることができる。
ここで実装部品の接合部に負荷(基板変形)を与えるための手段として本実施形態では振動アクチュエータ等に代表される加振源を用いる。電子機器の中には、可動部分として機械的アクチュエータを内蔵しているものも多い。振動アクチュエータを内蔵した代表的な電子機器として、携帯電話が挙げられる。携帯電話にはマナーモード時の着信通知を目的として、小型の振動アクチュエータが搭載されている。振動アクチュエータの振動は人体に通知させるための十分な加振力を持つ必要があり、筐体や基板の振動を誘起することが可能である。この加振力を利用することにより、カナリアデバイスの接合部に変形を生じさせ、同時に電気的特性を調べることにより対象接合部のき裂の進展度合(累積疲労)を調べる。
以下、図面を参照しながら、本発明の実施形態について詳細に説明する。
図1は本発明の一実施形態としての電子機器の構成を示すブロック図である。
電子機器は、実装部品101およびカナリアデバイス102を搭載した電子基板(以下単に基板と称する)を備える。この基板は、例えば移動通信機器(例えば携帯電話)またはPC等に代表される電子機器内に配置されている。実装部品101は対象接合部101aを介して基板に接続され、カナリアデバイス102はダミー接合部102aを介して基板に接続されている。ダミー接合部102aは、基板に与えられる振動等の負荷の累積に対して、対象接合部101よりも先に破断される可能性が高い箇所に設置されている。すなわち負荷に対して対象接合部101aよりも寿命が短くなる場所にダミー接合部102aを配置している。本実施形態では対象接合部101aおよびダミー接合部102aは共にはんだバンプ(はんだ接合部)であるとする。ダミー接合部102aと対象接合部101aはそれぞれ同じデバイスのはんだ接合部であってもよいし、それぞれ異なるデバイスのはんだ接合部であってもよい。
図3は図1の構成を搭載したBGA(Ball Grid Array)型のパッケージ構成の一部を示す斜視図である。図4は図3の構成の側面図である。サブストレート10上にモールド樹脂9で覆われて各種部品(図1のコントローラ104、損傷演算部105、電気特性測定部103、損傷・電気特性データベース108等)が配置されている。サブストレート10は複数のはんだバンプ(はんだ接合部)により回路基板11と結合されている。図3において加振源12(図1の振動アクチュエータ107に対応)がサブストレート10から少し離れて回路基板11上に配置されている。ここでは、実装部品101およびダミー部品102いずれもサブストレート10に該当し、ダミー接合部102aおよび対象接合部101aはいずれもサブストレート10と回路基板11とのはんだ接合部に該当する。
具体的には、図4に示すように4角のはんだバンプの中の1個もしくは複数がダミーバンプ13(図1のダミー接合部102aに対応)とされ、ダミーバンプ13以外のはんだバンプのうちの1つもしくは複数を測定対象のはんだバンプ14(図1の対象接合部101aに対応)とする。1つもしくは複数のダミーバンプ13は、それぞれあらかじめはんだバンプ(対象接合部)14の1つと対応付けされる。はんだバンプのき裂は通常、外側の4角のバンプから進展し、また、そのようなクラックが入りやすい場所のバンプはダミーバンプとして信号伝達には使用されない場合が多い。よって、このようなダミーバンプをカナリアデバイスのダミー接合部として用いるとよい。
ただし、ダミー接合部102aとして使用するバンプは4角だけに限る必要はない。通常の破損形態では、4角のバンプが先に壊れた後、順に外側から内側に向かってバンプが破断する。このため、図5のように4角のバンプの周囲のバンプもダミーバンプとして用いることで、バンプの破断が発生するたびに本実施例の処理を繰り返すことで、対象接合部の累積損傷(き裂の進展)をより細かく推定できる。すなわち測定精度の高精度化が期待できる。
図3、図4および図5の例では実装部品101およびカナリアデバイス102がいずれも同じ部品(サブストレート2)に該当したが、互いに異なる部品に該当する例を図6に示す。図6は携帯電話の内部構成を模式的に示す。筐体1内に基板2が配置され、基板2上に、多数のチップコンデンサ3、BGA4、バッテリコネクタ5、SDカードコネクタ6、振動子7(図1の振動アクチュエータ107に対応)、ボタンスイッチ8、チップ抵抗(カナリアデバイス)21が配置されている。この例では、チップコンデンサ3のうちの少なくとも1つが実装部品101、チップ抵抗21がカナリアデバイス102に相当する。
その他の例として、図7に示すようなQFP(Quad Flat Package)型のパッケージ15に本発明を適用することも可能である。当該パッケージ15は基板上にリードを介して接続され、基板上には加振源12(図1の振動アクチュエータ107に対応)が配置されている。き裂は4角のリード部分から進展するため、4角の少なくとも1つのリードをカナリアデバイスのダミーリード(ダミー接合部)16として使用し、それ以外のQFPのリードのうちの少なくとも1つのリード14を対象接合部とする。より望ましくは、標準的な力の伝達経路の関係から、変形形状を考慮して基板と筐体の接続部となるボス穴17に近いリードをダミー接合部として使用するとよい。
図1に戻り、電気特性測定部103は、カナリアデバイス102のダミー接合部102aにおける電気的特性をコントローラ104からの指令に応じて測定する。電気的特性としては、直流抵抗、インピーダンス等が一般的ではあるが、キャパシタやコイル等であれば、キャパシタンスやインダクタンス等の変動を調べてもよい。
振動アクチュエータ107は、基板上に配置され、所定の大きさの振動を基板上の箇所に与える加振源である。振動アクチュエータ107はコントローラ104によって駆動される。加振源として使用するのは振動アクチュエータ107だけには限らず、振動を与えることができるものであれば、スピーカなどの他のものでもよい。また、アクチュエータによる加振も、内蔵の部品である必要はなく、外部からの打撃加振、外部からの加振機による加振等でもよい。
コントローラ104は電気特性測定部103、アクチュエータ107、損傷演算部105を制御する。コントローラ104は所定の検査イベントの発生を検出したとき、アクチュエータ107を駆動し、アクチュエータ107が振動している間、電気特性測定部103を用いてカナリアデバイス102のダミー接合部102aにおける電気的特性を測定する。そして、測定した電気的特性に基づき、損傷演算部105に対し対象接合部101aのき裂進展度合いを表す損傷値の計算を指示する。たとえばコントローラ104は、携帯電話であれば通話着信等のあらかじめ指定されたイベントの検出に応じてアクチュエータ107を駆動してもよい。あるいは、ユーザからの損傷演算指示の入力を受け、当該指示が入力されたときにアクチュエータ107を駆動して、電気的特性の測定を行っても良い。さらに、携帯電話には加速度センサが実装される場合があり、この場合、外力として加速度センサにある一定値以上の加速度が加わったことを検出して、そのときの電気的特性を調べてもよい。これによっても、本質的に、アクチュエータ107の駆動の場合と同等の測定結果を得ることができる。
損傷・電気的特性データベース108は、ダミー接合部102aの電気的特性と、対象接合部101aの損傷値とを対応づけて保持する。損傷・電気的特性データベース108の形式の一例を図15に示す。損傷・電気的特性データベース108の作成方法については後述する。
損傷演算部105は、コントローラ104の指令を受けて、実装部品101の対象接合部101aの損傷値を計算する。損傷値の計算には、上記測定した電気的特性と、損傷・電気的特性データベース108とを用いる。
損傷演算部105は、電気特性測定部103により測定された電気的特性に対応する対象接合部の損傷値を損傷・電気的特性データベース108に従って求める。一致する電気的特性値がないときは線形補完等を行うことにより損傷値を計算してもよいし、もっとも近い電気的特性に対応する損傷値を取得してもよい。
損傷演算部105は、計算した損傷値を示すデータを表示部109に出力する。または損傷演算部105は、あらかじめ定めた寿命値(例えば1)と、計算した損傷値との差を余寿命とし、余寿命を示すデータを表示部109に出力してもよい。または、損傷演算部105は当該損傷値が一定のしきい値を超えた場合は、対象接合部の寿命が近づいてきたと判断して、所定のアクションを行っても良い。所定のアクションとしては、たとえば表示部109を介してメンテナンス通知をユーザに行うこと、ユーザサポートの連絡先をユーザに知らせるなど、各種のメッセージを通知することがある。またアクチュエータ107を特定パターンで振動させることでその旨をユーザに通知することなどもある。
表示部109は、損傷演算部105からのデータまたはメッセージを表示する。
以下、アクチュエータ107の振動周波数、および損傷・電気的特性データベース108の作成方法について説明する。
図8は、振動入力の振幅と出力の振幅との関係を説明する図である。
振動入力の振幅と、出力の振幅は、一般的に周波数に依存する。ここで、Ω1、Ω2は固有振動数を表す。入力する振動周波数は、固有振動数に近いほど大きな振幅が得られることが分かる。したがって、接合部のき裂の進展度合いに応じた電気的特性の変動をより確実に得るためには、固有振動数に近い周波数の振動を入力することが望ましい。無論、損傷をより進展させるほど大きな振幅の振動は避ける方が望ましい。固有振動数の値は、機械的な構造が決定した段階で決まってしまう。そこで、設計時に固有振動数の値を実験やシミュレーションにより取得し、加振周波数決定の際に情報として使用することが推奨される。例えば、実装部品101、カナリアデバイス102、アクチュエータ107等を載せた基板を筐体に取り付けた状態での基板の固有振動数の値をアクチュエータ107の加振周波数として採用する。
図9は、 BGAを実装した基板について、固有振動数付近のプラスマイナス20Hzを周波数スイープさせながらはんだ接合部の抵抗値変化(一定電流で計測したため実際には電圧変化)を測定した例を示す。周波数スイープさせることではんだ接合部にひずみ振幅Δεを繰り返し与えて、はんだ接合部の損傷を進展させることができる。
図示のように、損傷が進展すると振動中は抵抗値が変動し、また損傷の進展に応じて抵抗値(電圧値)も大きな値を示した。しかし、振動試験後、振動をしない状態で抵抗値を計測したところ、ほぼ初期状態と同じ抵抗値を示した(図示せず)。このことからも、振動による抵抗値の変動を用いることが、損傷の推定に有意であることが確認できる。
図10は、疲労による材料の破壊が、ひずみ振幅の値と、繰り返し数とによって決定されることを説明する図であり、具体的に下記の式(1)の関係を示す。
Figure 0005615282
上記式(1)の形は、Coffin-Manson則(サイクル数が103程度以下)、Basquine則(サイクル数が104程度以上)等として知られているものである。
図示のように式(1)からΔε0の振幅が加わる場合のき裂発生サイクル数はN0である。したがって、Δε0のひずみ振幅がN回(Nサイクル)負荷されたときの損傷値Dは、式(2)に従って、D=N/N0と算出される。き裂発生サイクル数Nf、定数α、βは事前に試験を行って決定する。
なお、本実施形態では、ひずみ振幅Δεは一定の値をとるものとするが、ひずみ振幅が一般的な波形をとる場合でも、以下の式(3)に示すように各ひずみ振幅とその繰り返しサイクル数とによる損傷値を合計することにより、本質的に同様にして損傷値の計算ができる。
Figure 0005615282
次に、図11〜図13を用いて、ダミー接合部と対象接合部のひずみ量の関係、ダミー接合部と対象接合部の損傷値の関係の構築について説明する。
図11に示すように、通常、振動による接合部への負荷は基板の1次固有振動形状(曲げ振動)によって生じ、その場合、振動形状は一意に定まる。振動形状が決まれば、はんだバンプ周囲の基板の形状を曲率半径Rや変位zで表現することができる。
損傷値はひずみ振幅の関数であるため(式(1)参照)、ダミー接合部と対象接合部のひずみ振幅の関係がわかれば、ダミー接合部の損傷値から対象接合部の損傷値を推定可能である。
そこで図12に示すように曲率半径の変動量ΔRまたは変位の変動量Δzと、ダミー接合部および対象接合部のひずみ振幅Δε1、Δε2との関係を事前に有限要素法によって調べておく。この際、アクチュエータで加振したときの曲率半径の変動量または変位の変動量も調べる。これによりダミー接合部Δε1および対象接合部のひずみ振幅Δε2との関係をΔε1/Δε2=Δkとして計算できる。
以上から、図13に示すようにして対象接合部の損傷値Dv2を、ダミー接合部の損傷値Dv1に基づき、以下の式(4)のように推定できる。
Dv2=Dv1・Δk・・・式(4)
以上のように基板に加わる負荷を仮定することで、基板の反り量を求め、ダミー接合部と対象接合部に発生するひずみの値(ひずみ振幅)を用いることにより、両部分に発生する損傷の関係を取得できる。
以上の説明に基づき以下、損傷・電気的特性データベース108の作成方法を説明する。
(1)基板上に対象接合部の試験片と、ダミー接合部の試験片を用意し、対象接合部にひずみ振幅Δε2が繰り返し加わるように基板を加振しながらダミー接合部の電気的特性R(例えば抵抗値)の測定を行う。この様子を図14に示す。事前に振幅Δε2と、式(1)の関係からき裂発生サイクル数Nf、v2を計算しておく。同図では繰り返し回数がN0のときの電気的特性がR0と測定されている。測定の間、加えた繰り返し回数(サイクル数)Nと、電気的特性Rとの関係を記録する。測定はたとえばダミー接合部が破断するまで行う。ダミー接合部と対象接合部は同じ繰り返し回数が与えられると仮定する。測定が終わったら、各測定した繰り返し回数(サイクル数)Rをき裂発生サイクル数Nf、v2で除算することにより損傷値Dv2を求める。これによりダミー接合部の電気的特性と、対象接合部の損傷値との関係を得る(図15参照)。この関係は、Dv2=f(R)=N/Nf,v2と表すことができる。なお、この関係に基づき、電気的特性と損傷値の関係を近似する関数を作成し、この関数を損傷・電気的特性データベース108として用いてもよい。
(2)またこれとは別の方法として、まず基板上に試験片(ダミー接合部)を用意し、試験片にひずみ振幅Δε1を繰り返し加えながら、試験片の電気的特性Rの測定を試験片が破断するまで続ける。その間、ひずみ振幅Δε1の繰り返し回数Nと、電気的特性Rとの両方を対応づけて記録する。次に、式(2)に従って、各繰り返し回数Nと、ダミー接合部が破断したときの繰り返し回数(裂発生サイクル数)Nf、v1との比率N/Nf、v1をダミー接合部の損傷値Dv1として計算する。さらに、事前に取得した上記式(4)の関係に基づき、ダミー接合部の損傷値Dv1から、対象接合部の損傷値Dv2を計算する。以上により、ダミー接合部の電気的特性Rと、対象接合部の損傷値Dv2との関係が得られる。
(3)さらに別の方法として、ダミー接合部のひずみ振幅Δε1および対象接合部のひずみ振幅Δε1等を決定し、上記式(4)に基づきダミー接合部の損傷値Dv1が1のとき(破断したとき)の対象接合部の損傷値Dv2を計算する。またダミー接合部が破断したときの電気的特性をシミュレーションまたは理論上、計算する(たとえば電気的特性が抵抗値の場合、無限大であると決定される)。そして、これら電気的特性と、計算した対象接合部の損傷値Dv2とを対応づけて損傷・電気的特性データベース108として記憶する。この方法は、ダミー接合部が破断した際(電気的特性が大きく変動して完全に破断が検出された際)の対象接合部の損傷値を推定する場合に有効である。
図2は、本発明の一実施形態に係る損傷検出方法の処理の流れを示すフローチャートである。
コントローラ104が所定の検査イベントを検出すると(S11)、アクチュエータ107で基板を所定期間、加振する(S12)。また、コントローラ104は、電気特性測定部103にダミー接合部102aの電気的特性の測定を指示し、損傷演算部105に対象接合部101aの損傷値の演算を指示する。
電気特性測定部103はコントローラ104からの指示に応じてダミー接合部102aの電気的特性を測定し、測定した値を損傷演算部105に送る(S13)。
損傷演算部105は、コントローラ104からの指示に応じて、電気特性測定部103から受けた電気的特性値に基づき損傷・電気特性データベース108にアクセスして該当する損傷値を検索する。
損傷演算部105は、検索した損傷値がしきい値以上か否かを判定し(S15)、しきい値以上のときは(YES)、所定のアクションを行う(S16)。たとえば対象接合部の破断が近づいてきたとして、メンテナンス通知を表示部109に出力する。しきい値を複数設定し、各しきい値を超えるごとに異なるアクションを行っても良い。検索した損傷値がしきい値未満のときは(S15のNO)、ステップS11に戻り、所定の検査イベントを検出したらステップS12に進む。
以上、本実施形態によれば、はんだ接合部のき裂進展による故障の予兆を事前に知ることができ、次のアクションである部品交換、データ保存などの段階に早期に移ることができる。
なお図1における損傷演算部105、コントローラ104および電気特性測定部113はハードウェアによって構成しても、プログラムモジュールによって構成してもよい。プログラムモジュールにより構成する場合、各プログラムモジュールは不揮発性メモリまたはハードディスク等の記録媒体に格納され、CPU等のコンピュータにより、当該記録媒体から読み出され、RAM等のメモリ装置に展開されてあるいは直接に実行される。データベース108はたとえばメモリ装置、ハードディスク、CD−ROM、USBメモリ等の記録媒体によって構成されることができる。
1・・・筐体
2・・・基板
3・・・チップコンデンサ
4・・・BGA
5・・・バッテリコネクタ
6・・・SDカードコネクタ
7・・・振動子
8・・・ボタンスイッチ
9・・・モールド樹脂
10・・・サブストレート
11・・・基板
12・・・加振源
13・・・ダミーバンプ
14・・・測定部
15・・・TSOP(Thin Small Outline Package)
16・・・ダミーリード
17・・・ボス
101:実装部品
102:カナリアデバイス
103:電気特性測定部
104:コントローラ
105:損傷演算部
107:アクチュエータ(加振源)
108:損傷・電気特性データベース
109:表示部

Claims (6)

  1. 対象接合部およびダミー接合部を介して1つ以上の電子部品を搭載した電子基板と、
    前記電子基板に所定の大きさの振動を与える加振源と、
    前記ダミー接合部の電気的特性と、前記対象接合部のき裂の進展度合い示す損傷値との対応を格納したデータベースと、
    前記加振源を駆動するコントローラと、
    前記加振源が駆動されているとき前記ダミー接合部の電気的特性を測定する電気特性測定部と、
    前記電気特性測定部により測定された電気的特性に基づき前記データベースに従って前記対象接合部の損傷値を取得する損傷演算部と、
    を備えた電子機器。
  2. 前記電子基板を収容する筐体をさらに備え、
    前記加振源の加振周波数は、前記筐体に収容された状態での前記電子基板の固有振動数を含む
    ことを特徴とする請求項1に記載の電子機器。
  3. 前記電気的特性は、抵抗値、キャパシタンス、インダクタンス、インピーダンスのいずれかであることを特徴とする請求項2に記載の電子機器。
  4. 前記損傷演算部は、算出した損傷値がしきい値以上のときは所定のアクションを実行する
    ことを特徴とする請求項3に記載の電子機器。
  5. データ表示を行う表示部をさらに備え、
    前記損傷演算部は、前記所定のアクションとして、前記表示部に所定のメッセージを表示する
    ことを特徴とする請求項4に記載の電子機器。
  6. 対象接合部およびダミー接合部を介して電子部品を搭載した電子基板の損傷検出方法であって、
    前記電子基板に所定の大きさの振動を与えるステップと、
    前記電子基板に振動が与えられているときに前記ダミー接合部の電気的特性を測定するステップと、
    前記ダミー接合部の電気的特性と、前記対象接合部のき裂進展度合いを示す損傷値との対応を格納したデータベースに従って、測定された電気的特性に基づき、前記対象接合部の損傷値を取得するステップと、
    を備えた損傷検出方法。
JP2011532830A 2009-09-24 2009-09-24 電子機器および損傷検出方法 Expired - Fee Related JP5615282B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/066549 WO2011036751A1 (ja) 2009-09-24 2009-09-24 電子機器および損傷検出方法

Publications (2)

Publication Number Publication Date
JPWO2011036751A1 JPWO2011036751A1 (ja) 2013-02-14
JP5615282B2 true JP5615282B2 (ja) 2014-10-29

Family

ID=43795522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011532830A Expired - Fee Related JP5615282B2 (ja) 2009-09-24 2009-09-24 電子機器および損傷検出方法

Country Status (3)

Country Link
US (1) US20120179391A1 (ja)
JP (1) JP5615282B2 (ja)
WO (1) WO2011036751A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5175911B2 (ja) * 2010-09-16 2013-04-03 株式会社東芝 はんだ接合部の寿命予測方法、はんだ接合部の寿命予測装置
JP2013247244A (ja) * 2012-05-25 2013-12-09 Toshiba Corp 電子装置、破損推定方法、寿命推定方法
WO2014155535A1 (ja) * 2013-03-26 2014-10-02 富士機械製造株式会社 電子回路部品実装システム
US20160146878A1 (en) * 2013-07-01 2016-05-26 Hitachi, Ltd. Electronic Assembly for Prognostics of Solder Joint
CN104792693A (zh) * 2015-04-29 2015-07-22 武汉工程大学 一种振打除灰实验测试系统
CN110089203B (zh) 2016-12-20 2022-03-29 三菱电机株式会社 故障预测元件及使用该故障预测元件的电路基板
JP7077632B2 (ja) * 2018-01-19 2022-05-31 株式会社デンソー マルチチップモジュール及び電子制御装置
KR20210072178A (ko) 2019-12-06 2021-06-17 삼성전자주식회사 테스트 범프들을 포함하는 반도체 패키지
CN115769350A (zh) * 2020-10-28 2023-03-07 雅马哈智能机器控股株式会社 超声波振动式不良检测装置及线材不良检测系统
CN116298618A (zh) * 2023-03-09 2023-06-23 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 汽车电子组件的dvpv检测方法、装置、电子设备和存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093297A (ja) * 1996-09-12 1998-04-10 Toshiba Corp 半導体装置
JP2000332407A (ja) * 1999-05-20 2000-11-30 Fuji Photo Film Co Ltd 電子部品、回路基板及び電子部品付き回路基板
JP2001230504A (ja) * 2000-02-18 2001-08-24 Denso Corp フレキシブル配線基板およびその回路基板への接続構造
JP2002076187A (ja) * 2000-08-29 2002-03-15 Nec Corp Bga基板
JP2005109084A (ja) * 2003-09-30 2005-04-21 Fuji Electric Systems Co Ltd プリント基板および電子装置
JP2006038988A (ja) * 2004-07-23 2006-02-09 Seiko Epson Corp 電気光学装置、電子機器、および実装構造体
WO2008149445A1 (ja) * 2007-06-07 2008-12-11 Fujitsu Limited 半田接合部を有する電子装置の診断装置、診断方法、及び診断プログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430342A (en) * 1993-04-27 1995-07-04 Watson Industries, Inc. Single bar type vibrating element angular rate sensor system
US6747268B1 (en) * 1999-04-02 2004-06-08 Georgia Tech Research Corporation Object inspection method and system
TWI225279B (en) * 2002-03-11 2004-12-11 Hitachi Ltd Semiconductor device and its manufacturing method
US8290753B2 (en) * 2006-01-24 2012-10-16 Vextec Corporation Materials-based failure analysis in design of electronic devices, and prediction of operating life
US8437904B2 (en) * 2007-06-12 2013-05-07 The Boeing Company Systems and methods for health monitoring of complex systems

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093297A (ja) * 1996-09-12 1998-04-10 Toshiba Corp 半導体装置
JP2000332407A (ja) * 1999-05-20 2000-11-30 Fuji Photo Film Co Ltd 電子部品、回路基板及び電子部品付き回路基板
JP2001230504A (ja) * 2000-02-18 2001-08-24 Denso Corp フレキシブル配線基板およびその回路基板への接続構造
JP2002076187A (ja) * 2000-08-29 2002-03-15 Nec Corp Bga基板
JP2005109084A (ja) * 2003-09-30 2005-04-21 Fuji Electric Systems Co Ltd プリント基板および電子装置
JP2006038988A (ja) * 2004-07-23 2006-02-09 Seiko Epson Corp 電気光学装置、電子機器、および実装構造体
WO2008149445A1 (ja) * 2007-06-07 2008-12-11 Fujitsu Limited 半田接合部を有する電子装置の診断装置、診断方法、及び診断プログラム

Also Published As

Publication number Publication date
US20120179391A1 (en) 2012-07-12
JPWO2011036751A1 (ja) 2013-02-14
WO2011036751A1 (ja) 2011-03-31

Similar Documents

Publication Publication Date Title
JP5615282B2 (ja) 電子機器および損傷検出方法
JP5025676B2 (ja) 監視装置および監視方法
JP4703702B2 (ja) 損傷指標予測システムおよび損傷指標予測方法
Tee et al. Advanced experimental and simulation techniques for analysis of dynamic responses during drop impact
US9500693B2 (en) Electronic apparatus, measuring method, and monitoring apparatus
US20140331741A1 (en) Electronic Device With Printed Circuit Board Stress Monitoring
JP5097023B2 (ja) 複合環境試験方法、故障検出方法、故障検出プログラム、および故障検出プログラムを記録した記録媒体
JP2008128665A (ja) 振動試験方法、振動試験補助装置、及び振動試験システム
JP5092054B2 (ja) 実装基板及び故障予測方法
CN101287977A (zh) 振动梁传感器中的或者涉及振动梁传感器的改进
Li et al. Reliability assessment of a MEMS microphone under mixed flowing gas environment and shock impact loading
Thukral et al. Understanding the impact of PCB changes in the latest published JEDEC board level drop test method
JP6573039B2 (ja) 故障予測素子及びこれを用いた回路基板
JP6619450B2 (ja) 電力モジュールの半導体ダイのインターフェースにおいて劣化が発生しているか否かを判断するシステム及び方法
JP2005189064A (ja) 小型疲労試験装置及び疲労試験方法
Maniar et al. Solder joint lifetime modeling under random vibrational load collectives
Jalink et al. Effect of PCB and package type on board level vibration using vibrational spectrum analysis
JP5572741B2 (ja) 損傷指標予測システムおよび損傷予測方法
Li et al. Board level drop reliability study and orthotropic PCB material property test methodology
JP2010048597A (ja) 微小構造体の検査装置および微小構造体の検査方法
JP5308129B2 (ja) 電子部品の寿命計測方法、電子部品の寿命計測装置および基板の設計良否判定方法
Zhu et al. Plastic strain based criterion for reliability assessment of CSP packages subjected to dynamic shock loads
JPH11275192A (ja) 変形検知機能付き携帯機器
JP2011109145A (ja) 損傷指標予測システムおよび損傷予測方法
Li Failure mechanisms of ball grid array packages under vibration and thermal loading

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140909

LAPS Cancellation because of no payment of annual fees