JP2000332407A - 電子部品、回路基板及び電子部品付き回路基板 - Google Patents
電子部品、回路基板及び電子部品付き回路基板Info
- Publication number
- JP2000332407A JP2000332407A JP11140449A JP14044999A JP2000332407A JP 2000332407 A JP2000332407 A JP 2000332407A JP 11140449 A JP11140449 A JP 11140449A JP 14044999 A JP14044999 A JP 14044999A JP 2000332407 A JP2000332407 A JP 2000332407A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- circuit board
- conduction state
- electronic
- vibrating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
を備え、該伸縮部材を振動又は伸縮させて電子部品の動
作状態を検査することにより半田付け不良等の不具合を
容易に観測することができる電子部品及び電子基板を提
供する。 【解決手段】電子部品14、回路基板10又は電子部品
14付き回路基板10の少なくともいずれか1つに伸縮
可能な伸縮部材18又は振動可能な振動部材を設け、該
電子部品14を回路基板10に実装した後、前記伸縮部
材18を伸縮又は振動させて電子部品14の導通状態を
検査するようにしたので、特別な検査治具を必要とせず
に断線や短絡に代表される半田付け不良等の不具合を、
電子部品を実装してある状態で容易に観測することがで
きる。
Description
部品及び回路基板に係り、特に電子部品又は回路基板自
身に伸縮を発生させる機能を設けた伸縮部材付き電子部
品及び回路基板に関する。
に半田付けしたICやLSI等の電子部品は常に正常に
半田付けされた状態で出荷しなくてはならない。しか
し、プリント基板表面に残った汚れや、リフロー半田付
け法を用いた場合の素子が傾いて付く不具合のために半
田付けの不良が発生する。更に、近年のLSIに代表さ
れる高密度の集積回路では半田付けする端子の数が多く
密集しているのと、半田付けするLSI自体の数が多く
なっており、その半田付けする端子の数量に比例して発
生する端子と基板のパターン間の半田付けの導通不良に
よる不具合が増加している。
P(フラットパッケージ)、QFP(クワッドフラット
パッケージ)などの端子が見える電子部品では目視検
査、マシンビジョン、等の手法を用い、BGA(ボール
グリッドアレイ)、CSP(チップサイズパッケージ)
などのように素子の下面に端子のあるものについてはX
線による観測やIEEE1149.1に示されるJTA
G等の方法を用いていた。
として特開昭62−124466号の広報に示されてい
るとおり、導体部に弾性接触しうる端子部を有する測定
手段を備えた検査アームを用い、上記端子部が上記導体
部に弾性接触させられて導通状態にある配線基板を振動
発生手段によって振動させるタイプの専用のテスターを
用いる方法が知られている。
よる検査では見落としが生じやすいのと、JTAGによ
る検査では半田が端子と回路基板のパターンとが正しく
溶着していないが接触はしているという場合に於いては
不具合として検出することができなかった。また、特開
昭62−124466号の広報に示されている方法で
は、製品ごとに寸法を設定した専用の振動装置が必要で
あり、近年の多品種少量生産の実情には合致しにくく、
試験の対象となる半田付け近傍のみならず基板全体を加
振するので振動による他の部分の損傷が生じていた。
もので、電子部品又は回路基板の少なくとも何れか一方
に伸縮部材又は振動部材を設けて、該伸縮部材を伸縮又
は振動させて実装されている電子部品の動作状態を検査
することによって、断線や短絡に代表される半田付け不
良等の不具合を、特別な振動治具を用いることなく電子
部品を実装してある状態で観測することが可能となり、
前述の不良内容を集中管理することによって容易に短絡
と断線の場所を特定することができる。
るために、電子部品、回路基板又は電子部品付き回路基
板の少なくともいずれか1つに伸縮可能な伸縮部材又は
振動可能な振動部材を設け、該電子部品を回路基板に実
装した後、前記伸縮部材を伸縮又は前記振動部材を振動
させることにより電子部品の導通状態を検査可能にした
ことを特徴としている。
電子部品付き回路基板の少なくともいずれか1つに伸縮
可能な伸縮部材又は振動可能な振動部材を設け、該電子
部品を回路基板に実装した後、前記伸縮部材を伸縮又は
前記振動部材を振動させて電子部品の導通状態を検査す
るようにしたので、特別な検査治具を必要とせずに断線
や短絡に代表される半田付け不良等の不具合を、電子部
品を実装してある状態で容易に観測することができる。
る導通不良検知機能付き集積回路の好ましい実施の形態
について詳説する。図1は本発明に係る伸縮部材付き電
子部品及び回路基板の実施の形態を示す斜視図である。
線パターン12、12、…が設けられており、電子部品
14の端子16、16…が所定の配線パターン12、1
2…に半田付けされている。回路基板10と電子部品1
4との間には電圧又は吸発熱により伸縮可能な伸縮部材
18、18が設けられており電子部品14または回路基
板10から電力の供給を受けて図中のX、Y、Zの何れ
か又は合成した方向に伸縮可能に取り付けられている。
4に予め設けられていてもよいし、回路基板10に予め
設けられていてもよいし、また、電子部品14を回路基
板10に実装する際に伸縮部材18、18…を配設して
も本発明の目的は達成される。なお、電子部品14はデ
ュアルインラインのFPで構成されたICに本発明を適
用した例であるが本発明はこれに限定されるものではな
く、抵抗器やトランジスタ等の電子部品でも副回路基板
でもよいし、以下に示すCSPやBGA等のLSIに適
用しても本発明の目的は達成される。
の下面に持つタイプのLSIで、電子部品20の下面と
回路基板10の間には電圧又は吸発熱により伸縮可能な
伸縮部材18が設けられている。図2は本発明に係る伸
縮部材付き電子部品及び回路基板の動作の実施の形態を
示す側面図である。
16…が半田24によって回路基板10の図示しない配
線パターン12、12…に半田付けされている。回路基
板10と電子部品14との間には電圧又は吸発熱によっ
て伸縮可能な伸縮部材18が設けられており電子部品1
4または回路基板10から電力の供給又は吸発熱を受け
て図2に示す例では図中のZ方向に伸縮可能に取り付け
られている。そして、伸縮部材18をZ方向に伸長する
と電子部品14と回路基板10との距離が増して半田付
けが不十分で配線パターンと接触していただけだった端
子16は回路基板10から離れて浮き上がり26を生じ
る。
田が溶着した状態であって一回伸縮部材18を伸長した
だけでは半田が剥がれない中途半端な半田付け不良は、
複数回伸縮部材18を伸縮させるか又は、所定の時間伸
縮部材18を伸縮又は振動させた後伸長状態にして浮き
上がり26の検査を行う。図3は、端子の浮き上がり状
態による断線状態と他の端子との短絡による短絡状態と
が検出可能な導通確認手段の回路構成を示す図である。
16には信号の入出力には影響の無い抵抗値のプルアッ
プ抵抗30が設けられており、電子部品14の外部の回
路基板10上の前記端子16と接続されている配線パタ
ーン12には信号の入出力には影響の無い抵抗値のプル
ダウン抵抗32が設けられている。また電子部品14の
内部には端子16の電圧VC(V)を検出する端子電圧
検出部34が設けられており、端子16と配線パターン
12との半田付け導通確認時に端子16の電圧を測定し
て半田付け状態の良否と不具合がある場合にはその不具
合内容を判断する。
いていて接触していない場合には、端子電圧検出部34
が検出する端子16の電圧VCは+VCCの値となる。
また、配線パターン12を含む端子16が+VCCの電
源ラインと短絡していても端子16の電圧VCは+VC
Cに等しくなる。もし、配線パターン12を含む端子1
6が電源ラインの0(V)ラインと短絡している場合に
は端子16の電圧VCは0(V)に等しくなる。
と接続されている場合には、端子電圧検出部34が検出
する端子16の電圧VCは以下の式(1)に示される値
となる。
アップ抵抗30を設け、電子部品14の外部の回路基板
10上の前記端子16と接続されている配線パターン1
2にプルダウン抵抗32を設けた例で説明したが、本発
明はこれに限定されるものではなく、電子部品14の内
部にプルダウン抵抗を設け、電子部品14の外部の回路
基板10上の前記端子16と接続されている配線パター
ン12にプルアップ抵抗を設けても本発明の目的は達成
される。
を用いて半田付けの導通確認を行う手順を示すフローチ
ャートである。同図によれば、ステップS100「パワ
ーON」(以下ステップS100をS100と略す)の
起動時の初期確認モードにて、図示しないCPUや電子
部品14内部に設けられた導通確認シーケンス又は導通
確認プログラムが起動すると、次のS102「伸縮部材
伸長」に進む。
18を伸縮又は伸長させて半田付け不良端子を浮き上が
らせるための動作を伸縮部材18に指令する。次のS1
04「導通確認」では、例えば図3に示した構成や前記
JTAGの手法を用いて端子16の電圧を検出する。そ
して短絡や断線、正常等の事象を判断する。もし導通状
態が異常であると判断した場合にはS106「異常処
理」へ分岐して、電子部品14は異常の事象と発生場所
の情報を上位のCPU等の情報処理手段に送信する。
箇所と内容から対処内容を判断して図示しない表示手段
にエラーメッセージの表示を行うとともに、該電子部品
の端子16の導通異常の影響で何らかの危険性のある箇
所の動作を停止させる指令を出力する。S104で全て
の端子の導通状態が良好であると判断した場合には、S
108「通常処理」へ進み、電子部品14は正常である
ことを上位のCPU等の情報処理手段に送信する。
にて回路基板10と電子部品14との導通状態を検査す
ることによって、特別な振動治具を必要とせずに断線や
短絡に代表される半田付け不良等の不具合を、電子部品
を実装してある状態で容易に観測することができる。図
5は本発明に係る伸縮部材付き電子部品及び回路基板の
動作の他の実施の形態を示す側面図である。
24、24、…によって回路基板10の図示しない配線
パターンに半田付けされている。回路基板10と電子部
品20との間には電圧又は吸発熱によって伸縮可能な伸
縮部材18が設けられており電子部品20または回路基
板10から電力の供給又は吸発熱を受けて図5に示す例
では図中のZ方向に伸縮可能に取り付けられている。そ
して、伸縮部材18をZ方向に伸長すると電子部品20
と回路基板10との距離が増して半田付けが不十分で配
線パターンと接触していただけだった端子16は回路基
板10から離れて浮き上がり26を生じる。この浮き上
がり26を前述の導通確認手段で確認することによって
端子16の半田付け不良等の導通状態を検出できる。
及び回路基板の動作の他の実施の形態を示す側面図であ
る。同図によれば、電子部品14の端子16、16、…
は半田24によって回路基板10の図示しない配線パタ
ーンに半田付けされている。電子部品14又は回路基板
10の表面には電圧又は吸発熱によって伸縮可能な伸縮
部材18が設けられており電子部品14から電力の供給
又は吸発熱を受けて図6に示す例では図中のY方向に伸
縮可能に取り付けられている。そして、伸縮部材18を
Y方向に伸縮させると電子部品14が湾曲して半田付け
が不十分な端子16と回路基板10との距離が増して、
配線パターンと接触していただけだった端子16は回路
基板10から離れて浮き上がり26を生じる。この浮き
上がり26を、前述の導通確認手段で確認することによ
って端子16の半田付け不良等の導通状態を検出でき
る。なお、この伸縮部材は回路基板10に設けられてい
ても本発明の目的は達成される。
及び回路基板の動作の他の実施の形態を示す側面図であ
る。同図によれば、電子部品14の端子16、16、…
は半田24によって回路基板10の図示しない配線パタ
ーンに半田付けされている。回路基板10と電子部品1
4との間には電圧又は吸発熱によって伸縮可能な伸縮部
材18が設けられており、電子部品20または回路基板
10から電力の供給又は吸発熱を受けて図7に示す例で
は図中のZ又はY方向に伸縮可能に取り付けられてい
る。そして、伸縮部材18をZ又はY方向に伸縮を繰り
返して振動を発生させると、半田付けが不十分で配線パ
ターンと接触していただけだった端子16は回路基板1
0から離れて浮き上がり26を生じる。この浮き上がり
26を前述の導通確認手段で確認することによって端子
16の半田付け不良等の導通状態を検出できる。なお、
この伸縮部材18、18、…又は振動部材は回路基板1
0に設けられていてもよいし、該振動部材として回転軸
にアンバランスな質量を持った軸を回転させることによ
って機械的に振動を発生させる装置を用いても本発明の
目的は達成される。
及び回路基板の動作の他の実施の形態を示す斜視図であ
り、電子部品を背面から見た状態を示している。同図に
よれば、電子部品14の端子16、16、…は図示しな
い半田24によって図示しない回路基板の配線パターン
に前記図1に示したように半田付けされている。回路基
板と電子部品14との間には電圧又は吸発熱によって伸
縮可能な伸縮部材18a、18b、18c、18dが設
けられており、電子部品14または回路基板から電力の
供給又は吸発熱を受けて図8に示す例では図中のZ方向
に伸縮可能に取り付けられている。そして、伸縮部材1
8a〜18dをZ方向に伸長すると電子部品14が湾曲
して半田付けが不十分な端子16と回路基板との距離が
増して、配線パターンと接触していただけだった端子1
6は回路基板から離れて浮き上がりを生じる。このと
き、例えば伸縮部材18aのみを伸長させると同図に示
されるA1とB1の交わる位置の端子16、16…の導
通状態を検出できるので、多数の端子が備わっている電
子部品14の導通不良状態を検出しやすくできるととも
に導通不良状態を生じている場所を特定しやすくなる。
す。同図によれば、導通検出手段付電子部品52が端子
16、16…を介して他の集積回路54、54と配線パ
ターン12、12…によって電気的に接続されている。
導通検出手段付電子部品52の内部は、導通検出手段付
電子部品52の本来の機能を果たす回路部である集積回
路部56と、集積回路出力ラインの導通不具合を検知す
る機能を備えた導通検知部58、58、…と、導通検知
の判定を行う際の判断基準となる閾値を生成する閾値生
成部60と、前記導通検知部58で検知した結果を集計
して正常であることや異常であることの情報に加えて事
象が発生している場所と詳細な内容情報を外部に伝達す
る伝達手段62と、伸縮部材の伸縮を制御する伸縮部材
ドライバ63とから構成されている。
部品52の外部から伝達される「伸縮部材伸長」の指令
に応じて伸縮部材ドライバ63に伸長又は収縮の指令が
出力される。伸縮部材ドライバ63は、前記伸長又は収
縮の指令に従って伸縮部材18、18の伸長又は収縮を
制御する。本実施の形態では伸縮部材ドライバ63が導
通検知手段付電子部品52の内部に内蔵されている例で
説明しているが、導通検知手段付電子部品52の外部に
独立して設けられていてもよい。
ラインに流れる出力電流値を測定して測定結果を出力す
る電流測定部64と、集積回路部の出力がLoからHi
に変化し始めたことを検出して、この時刻から所定の時
間の幅を持ったパルスを出力するタイミング発生器66
と、測定した電流値を積分するとともに一定期間データ
を保持する保持器であるサンプルホールド68と、正常
と断線と短絡とを判断する比較器70とから構成されて
いる。なお、本実施の形態では測定した電流値を積分し
て一定期間データを保持しているが、本発明はこれに限
定されるものではなく測定した電流値を積分せずに一定
期間データを保持しても本発明の目的は達成される。
子部品52の動作を示すタイミングチャートである。同
図は、集積回路出力ラインの導通状態が正常時の場合
と、該出力ラインが断線時(オープン)の場合と、該出
力ラインが短絡(ショート)時の場合に於ける「集積回
路出力電圧」と、「タイミング発生器出力値」と、「電
流測定部出力値」と、「サンプルホールド電圧」と、
「短絡判定」と、「断線判定」と、「正常判定」の状態
遷移とタイミングを示している。
出力電圧」がLoレベルからHiレベルに変化し始める
と集積回路出力ラインには下記の式(2)に示した電流
が流れ、タイミング発生器66は時間幅t(秒)のタイ
ミングパルスを発生する。そしてサンプルホールド68
内の積分電圧は電流検出部出力値を積分して徐々に増加
してゆく。
(A)は、集積回路出力ライン上の容量CS(F)と、
接続されている他の集積回路54の内部に設けられてい
る負荷抵抗RSとによって定まる。
のダウンエッジを捕らえてサンプルホールド68内の積
分電圧を入力から切り離して電圧値を保持する。
内部にて判断し、下記の式に示される場合分けを行うこ
とによって事象を判定できる。
集積回路出力ラインの異常とその状態を知ることが可能
となる。そして伝達手段62は通信等の手段を用いて他
の集積回路や図示しないCPU等に該集積回路の出力ラ
インが異常であることを知らせる。CPU等の処理装置
は不具合の箇所と内容から対処内容を判断して図示しな
い表示手段にエラーメッセージの表示を行うとともに、
該集積回路の出力ラインの異常の影響で何らかの危険性
のある箇所の動作を停止させる指令を出力する。また、
各集積回路の導通状態を集中管理することで各素子の導
通状態が常時観測可能になるとともに履歴を記憶して修
理時に役立てることができる。
材付き電子部品及び回路基板によれば、電子部品、回路
基板又は電子部品付き回路基板の少なくともいずれか1
つに伸縮可能な伸縮部材又は振動可能な振動部材を設
け、該電子部品を回路基板に実装した後、前記伸縮部材
を伸縮又は前記振動部材を振動させて電子部品の導通状
態を検査するようにしたので、特別な検査治具を必要と
せずに断線や短絡に代表される半田付け不良等の不具合
を、電子部品を実装してある状態で容易に観測すること
ができる。
板の実施の形態を示す斜視図
板の動作の実施の形態を示す側面図
田付けの導通確認を行う手順を示すフローチャート
板の動作の他の実施の形態を示す側面図
板の動作の他の実施の形態を示す側面図
板の動作の他の実施の形態を示す側面図
板の動作の他の実施の形態を示す斜視図
を示すタイミングチャート
品、16…端子、18…伸縮部材、20…電子部品、2
2…端子、24…半田、63…伸縮部材ドライバ
Claims (18)
- 【請求項1】 電子部品に伸縮可能な伸縮部材を設け、
該電子部品を回路基板に実装した後、前記伸縮部材を伸
縮させることにより電子部品の導通状態を検査可能にし
たことを特徴とする電子部品。 - 【請求項2】 電子部品に振動可能な振動部材を設け、
該電子部品を回路基板に実装した後、前記振動部材を振
動させることにより電子部品の導通状態を検査可能にし
たことを特徴とする電子部品。 - 【請求項3】 前記伸縮部材又は振動部材は圧電素子で
あることを特徴とする請求項1又は2に記載の電子部
品。 - 【請求項4】 前記伸縮部材は前記電子部品及び前記回
路基板と熱膨張率が大きく異なる部材であることを特徴
とする請求項1に記載の電子部品。 - 【請求項5】 前記電子部品に前記導通状態を検知する
導通状態検知手段を設けたことを特徴とする請求項1乃
至4のいずれかに記載の電子部品。 - 【請求項6】 前記電子部品に前記伸縮部材又は前記振
動部材を駆動制御するドライバを設けたことを特徴とす
る請求項1乃至5のいずれかに記載の電子部品。 - 【請求項7】 回路基板に伸縮可能な伸縮部材を設け、
該回路基板に電子部品を実装した後、前記伸縮部材を伸
縮させることにより電子部品の導通状態を検査可能にし
たことを特徴とする回路基板。 - 【請求項8】 回路基板に振動可能な振動部材を設け、
該回路基板に電子部品を実装した後、前記振動部材を振
動させることにより電子部品の導通状態を検査可能にし
たことを特徴とする回路基板。 - 【請求項9】 前記伸縮部材又は振動部材は圧電素子で
あることを特徴とする請求項7又は8に記載の回路基
板。 - 【請求項10】 前記伸縮部材は前記電子部品及び前記
回路基板と熱膨張率が大きく異なる部材であることを特
徴とする請求項7に記載の回路基板。 - 【請求項11】 前記回路基板に前記導通状態を検知す
る導通状態検知手段を設けたことを特徴とする請求項7
乃至10のいずれかに記載の回路基板。 - 【請求項12】 前記回路基板に前記伸縮部材又は前記
振動部材を駆動制御するドライバを配設したことを特徴
とする請求項7乃至11のいずれかに記載の回路基板。 - 【請求項13】 電子部品が回路基板に実装された電子
部品付き回路基板において、前記電子部品及び回路基板
の少なくとも一方に伸縮可能な伸縮部材を設け、前記伸
縮部材を伸縮させることにより電子部品の導通状態を検
査可能にしたことを特徴とする電子部品付き回路基板。 - 【請求項14】 電子部品が回路基板に実装された電子
部品付き回路基板において、前記電子部品及び回路基板
の少なくとも一方に振動可能な振動部材を設け、前記振
動部材を振動させることにより電子部品の導通状態を検
査可能にしたことを特徴とする電子部品付き回路基板。 - 【請求項15】 前記伸縮部材又は振動部材は圧電素子
であることを特徴とする請求項13又は14に記載の電
子部品付き回路基板。 - 【請求項16】 前記伸縮部材は前記電子部品及び前記
回路基板と熱膨張率が大きく異なる部材であることを特
徴とする請求項13に記載の電子部品付き回路基板。 - 【請求項17】 前記電子部品又は前記回路基板に前記
導通状態を検知する導通状態検知手段を設けたことを特
徴とする請求項13乃至16のいずれかに記載の電子部
品付き回路基板。 - 【請求項18】 前記電子部品又は前記回路基板に前記
伸縮部材又は前記振動部材を駆動制御するドライバを設
けたことを特徴とする請求項13乃至17のいずれかに
記載の電子部品付き回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14044999A JP4096347B2 (ja) | 1999-05-20 | 1999-05-20 | 電子部品、回路基板及び電子部品付き回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14044999A JP4096347B2 (ja) | 1999-05-20 | 1999-05-20 | 電子部品、回路基板及び電子部品付き回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000332407A true JP2000332407A (ja) | 2000-11-30 |
JP4096347B2 JP4096347B2 (ja) | 2008-06-04 |
Family
ID=15268891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14044999A Expired - Fee Related JP4096347B2 (ja) | 1999-05-20 | 1999-05-20 | 電子部品、回路基板及び電子部品付き回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4096347B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011033641A1 (ja) * | 2009-09-17 | 2011-03-24 | 株式会社 東芝 | 電子機器 |
WO2011036751A1 (ja) * | 2009-09-24 | 2011-03-31 | 株式会社 東芝 | 電子機器および損傷検出方法 |
-
1999
- 1999-05-20 JP JP14044999A patent/JP4096347B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011033641A1 (ja) * | 2009-09-17 | 2011-03-24 | 株式会社 東芝 | 電子機器 |
JP5173029B2 (ja) * | 2009-09-17 | 2013-03-27 | 株式会社東芝 | 電子機器 |
US9706666B2 (en) | 2009-09-17 | 2017-07-11 | Kabushiki Kaisha Toshiba | Electronic device |
WO2011036751A1 (ja) * | 2009-09-24 | 2011-03-31 | 株式会社 東芝 | 電子機器および損傷検出方法 |
JP5615282B2 (ja) * | 2009-09-24 | 2014-10-29 | 株式会社東芝 | 電子機器および損傷検出方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4096347B2 (ja) | 2008-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100187727B1 (ko) | 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템 | |
US7215132B2 (en) | Integrated circuit and circuit board | |
US6535005B1 (en) | Systems and methods for obtaining an electrical characteristics of a circuit board assembly process | |
JP3609687B2 (ja) | 断線位置検出機能を備えた電子機器及び断線位置検出方法 | |
JP3371869B2 (ja) | ベアチップlsi搭載基板の高速テスト装置 | |
US6867597B2 (en) | Method and apparatus for finding a fault in a signal path on a printed circuit board | |
JP4096347B2 (ja) | 電子部品、回路基板及び電子部品付き回路基板 | |
US6809532B2 (en) | Inspection method and inspection apparatus for semiconductor circuit | |
JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
JP3797529B2 (ja) | 導通状態検知機能付き集積回路 | |
JP2004325363A (ja) | 実装済みプリント基板の検査方法およびプリント基板 | |
JPH07104026A (ja) | 実装部品の半田付け不良検出方法 | |
Potter et al. | Towards the re-use of electronic products-quality assurance for the re-use of electronics | |
JP2008060162A (ja) | ランドパターンの設計の適否を試験する実装試験装置及びその実装試験方法 | |
JP2001228191A (ja) | Lsiはんだ接続構造及びそれに用いるlsiはんだ付け部接続異常検出方法 | |
JP2006165325A (ja) | Icパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
JP2004221574A (ja) | バイパスコンデンサの実装・非実装検査方法および多層基板のスルーホール断線検出方法 | |
JPH1183957A (ja) | 検査装置及び検査方法 | |
JP3783865B2 (ja) | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 | |
JP2011227014A (ja) | プリント基板テスト装置 | |
KR20080113610A (ko) | 반도체부품의 결합 체크 방법 | |
JPH07287042A (ja) | インサーキット検査方法 | |
JP2008309741A (ja) | 半導体デバイスの評価方法および半導体デバイス | |
JP2001210681A (ja) | 半導体装置および実装判定方法 | |
JPH08327522A (ja) | 疲労評価方法およびその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040817 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080302 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |