JP2004325363A - 実装済みプリント基板の検査方法およびプリント基板 - Google Patents
実装済みプリント基板の検査方法およびプリント基板 Download PDFInfo
- Publication number
- JP2004325363A JP2004325363A JP2003123029A JP2003123029A JP2004325363A JP 2004325363 A JP2004325363 A JP 2004325363A JP 2003123029 A JP2003123029 A JP 2003123029A JP 2003123029 A JP2003123029 A JP 2003123029A JP 2004325363 A JP2004325363 A JP 2004325363A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- die
- heat sink
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
【課題】ＩＣパッケージなどのチップ部品の下部の放熱板とプリント基板との半田付け状態の確認を、チップ部品の全数に対して容易にかつ安価に実施する。
【解決手段】入力保護ダイオードを有したダイ２がパッケージされ、前記ダイ２の下部に放熱板４が接合されたＩＣパッケージ１を、プリント基板６のグランド層７に対して電気的に接続し、放熱板４において半田層８で取り付けた実装済みプリント基板６を検査する際に、ＩＣパッケージ１の入力端子とプリント基板６のグランド層７との間で、温度特性を示す保護ダイオードの漏れ電流を直接的あるいは間接的に測定し、測定結果より、ダイ２を放熱する放熱板４の半田付けの成否を判断する。
【選択図】 図１
【解決手段】入力保護ダイオードを有したダイ２がパッケージされ、前記ダイ２の下部に放熱板４が接合されたＩＣパッケージ１を、プリント基板６のグランド層７に対して電気的に接続し、放熱板４において半田層８で取り付けた実装済みプリント基板６を検査する際に、ＩＣパッケージ１の入力端子とプリント基板６のグランド層７との間で、温度特性を示す保護ダイオードの漏れ電流を直接的あるいは間接的に測定し、測定結果より、ダイ２を放熱する放熱板４の半田付けの成否を判断する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、部品実装の成否を検査するための実装済みプリント基板の検査方法およびプリント基板に関し、特にチップの下部に取り付けられた放熱板とグランド層との半田付けの成否を検査するための実装済みプリント基板の検査方法およびプリント基板に関する。
【０００２】
【従来の技術】
近年、モータ駆動用ＩＣ等、発熱量が大きい部品の放熱性をよくするために、ダイをパッケージ下部の放熱板に直接取り付けたＩＣパッケージが採用されており、前記放熱板をプリント基板のグランド層に半田付けすることにより、ＩＣで発生した熱をグランド層に伝達し、基板の広い領域から拡散、放熱している。
【０００３】
しかし放熱板の半田付けが正しく行われていないと、ＩＣで発生した熱によってＩＣの誤動作が誘発され、信頼性が低下する。ところが、ＩＣパッケージ下部の放熱板の半田付け状態を目視によって確認することはできない。また、放熱板はプリント基板のグランド層に対して半田付けしているので、その半田付け状態の確認を抵抗測定によって行うことは不可能である。
【０００４】
このため、抜き取り検査で実際にＩＣパッケージをプリント基板から取り外して目視したり、Ｘ線透過法（たとえば特許文献１参照）を用いている。ＩＣパッケージが磁気記録装置のモータ駆動用ＩＣに使用されている場合は、磁気記録装置自体に負荷を与えることにより、モータ駆動用ＩＣ自体の加熱保護回路（Ｔｈｅｒｍａｌ Ｗａｒｎｉｎｇ）の動作の有無を試験し、それより半田状態を推測する方法をとることもある。
【０００５】
【特許文献１】
特開２００２−２９６２０３号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、抜き取り検査では全数に対して信頼性を確保できず、Ｘ線透過法では必ずしも確実に半田付け不良を検出できないという問題がある。
【０００７】
また上記した加熱保護回路は、放熱板が適正に半田付けされていなくても常温環境下では動作しない可能性があり、したがって高温環境下での試験を要するのであるが、高温試験槽の数量確保の問題等があって、常温環境下で実施せざるを得ないのが現状である。
【０００８】
本発明は上記問題を解決するもので、ＩＣパッケージなどのチップ部品の下部の放熱板とプリント基板との半田付け状態の確認を、チップ部品の全数に対して容易にかつ安価に実施できる実装済みプリント基板の検査方法およびプリント基板を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明は、入力保護ダイオードを有したダイがパッケージされ前記ダイの下部に放熱板が接合されたチップ部品を実装したプリント基板については、保護ダイオードの熱特性を利用して、半田付け直後のイン・サーキット・テスタで、望ましくはリフローの余熱状態で漏れ電流を測定することにより、電気的に実装を確認する。
【００１０】
ダイオードは、温度によって漏れ電流が変化する特性を持っている。一方で、放熱板が正常に接続されていない場合は、ダイの動作で発生する熱を放熱板に逃がすことができず、正常に接続されている場合と比較してダイの温度が急激にかつ高温まで上昇する。そこで、ダイオードの漏れ電流を利用することにより、つまり、ダイの入力端子とプリント基板のグランド層との間の電流を測定するか、もしくは同入力端子とグランド層との間に抵抗を挿入して電圧の変化を調べることにより、ダイの温度変化を捕らえ、放熱板の接続の成否を確認するのである。
【００１１】
また、プリント基板の通常グランド層と放熱板を接続させる放熱用グランド層とを分離形成し、実装後のイン・サーキット・テスタで、通常グランド層と放熱用グランド層との間の抵抗を測定することにより、電気的に実装確認をする。放熱板が正常に接続されている場合は２点間の抵抗値は０オームとなり、正常に接続されていない場合は無限大を示すことを利用するのである。
【００１２】
すなわち請求項１記載の発明は、入力端子を静電破壊から保護する保護ダイオードを有したダイがパッケージされ、前記ダイの下部に放熱板が接合されたチップ部品を、プリント基板のグランド層に対して電気的に接続するとともに、前記放熱板において半田付けした実装済みプリント基板の検査方法であって、前記チップ部品の入力端子とプリント基板のグランド層との間で、温度特性を示す前記保護ダイオードの漏れ電流を直接的あるいは間接的に測定し、測定結果より、前記ダイを放熱する前記放熱板の半田付けの成否を判断することを特徴とする。
【００１３】
請求項２記載の発明は、請求項１記載の実装済みプリント基板の検査方法において、漏れ電流の測定を半田付け後の高温時に行うことを特徴とする。
請求項３記載の発明は、ダイがパッケージされ、前記ダイの下部に放熱板が接合されたチップ部品を、プリント基板に分離形成された第１および第２のグランド層に対して別個に電気的に接続するとともに、前記放熱板において半田付けした実装済みプリント基板の検査方法であって、前記第１および第２のグランド層の間の抵抗を測定し、測定した抵抗値がゼロでない時に、前記ダイを放熱する前記放熱板の半田付けが不良であると判定することを特徴とする。
【００１４】
請求項４記載の発明は、請求項１〜請求項３のいずれかに記載の実装済みプリント基板の検査方法において、チップ部品がＩＣパッケージであることを特徴とする。
【００１５】
請求項５記載の発明は、ダイがパッケージされ、前記ダイの下部に放熱板が接合されたチップ部品を実装するプリント基板であって、前記チップ部品の端子を電気的に接続する第１のグランド層と前記放熱板を半田付けする第２のグランド層とを分離形成したことを特徴とする。
【００１６】
請求項６記載の発明は、請求項５記載のプリント基板において、チップ部品がＩＣパッケージであることを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、磁気記録装置のモータ駆動用ＩＣをプリント基板に実装した状態を示す。
【００１８】
モータ駆動用ＩＣであるＩＣパッケージ１において、ダイ２はパッケージ３の内部に封入され、パッケージ３の下部の放熱板４に熱伝導性の高い接着剤で直接に取り付けられており、ダイ２からのグランド端子５はパッケージ３の側方へ導出されている。
【００１９】
グランド端子５はプリント基板６のグランド層７に電気的に接続され、このグランド層７に、放熱板４の下面も半田層８により接続されていて、ダイ２で発生した熱は放熱板４，半田８，グランド層７へと最短経路で伝達され、プリント基板６を通じて拡散、放熱されるようになっている。このため、発熱量が大きいＩＣパッケージ１であっても、ＩＣの誤動作は生じにくい。
【００２０】
ＩＣパッケージ１の入力端子部の回路構成を図２に示す。ダイ２の入力端子（外部接続端子）９とグランド端子５との間に、入力端子９を静電破壊から保護する保護ダイオード１０が挿入されている。電流計１１は、放熱板４の接続状態を検査するものである。
【００２１】
このＩＣパッケージ１の実装方法および検査方法を、図３に示したプロセスフローチャートを参照しながら説明する。
Ｓ１の部品実装工程で、ＩＣパッケージ１をクリーム半田にてプリント基板６に実装する。ここでは、ＩＣパッケージ１のグランド端子５と放熱板４の外部露出面とをプリント基板６の同じグランド層７に接続する。
【００２２】
Ｓ２のリフロー工程で、ＩＣパッケージ１を実装したプリント基板６をリフロー炉内で搬送し、それによりクリーム半田を溶融および個化させて、ＩＣパッケージ１を半田層８にてプリント基板６上に固定する。
【００２３】
この実装済みプリント基板６について、Ｓ３のイン・サーキット・テスタ工程で、ＩＣパッケージ１の実装が正常になされているか電気的に確認する。ここでは、温度上昇に伴って漏れ電流量が増加する保護ダイオード１０の熱特性を利用して、ＩＣパッケージ１の下部の放熱板４の半田付け状態を確認する。
【００２４】
すなわち、電流計１１で保護ダイオード１０の漏れ電流量を測定し、測定される漏れ電流値が徐々に低下すれば、ダイ２の動作で発生する熱が放熱板４によって逃がされており、放熱板４がグランド層７に正常に接続されていると判定する。測定される漏れ電流値が急激にかつ大きく上昇すれば、ダイ２の動作で発生する熱が放熱板４によっては逃がされておらず、放熱板４がグランド層７に正常に接続されていないと判定する。この場合は、放熱板４の半田付けをやり直す。
【００２５】
判定結果がＯＫとなった実装済みプリント基板６について、Ｓ４のＰＣＢ動作確認試験工程で、ドライブとして基本的な動作ができるか確認する。
Ｓ４での試験結果がＯＫであれば、Ｓ５のドライブへの装着工程で、実装済みプリント基板６をドライブに装着する。
【００２６】
そして、装着した実装済みプリント基板６について、Ｓ６のドライブ動作確認試験工程で、ドライブとして動作できるか確認する。
このような方法によれば、放熱板４が正しく半田付けされているかの確認を、リフロー工程（Ｓ２）の直後のイン・サーキット・テスタ工程（Ｓ３）で、リフローの余熱を利用した高温環境下で、ＩＣパッケージ１の全数に対して実施できる。したがって、上述した従来の検査方法に比べて、容易かつ安価に実施できるのみならず、高信頼性を確保できる。
【００２７】
なお、上記したようにして電流計１１で保護ダイオード１０の漏れ電流量を直接に測定するのに代えて、図４に示すように、入力端子９とグランド端子５との間に外付け抵抗１２を挿入し、電圧計１３にて電圧の変化を調べることにより、保護ダイオード１０の漏れ電流を間接的に測定して、ダイ２を放熱する放熱板４の半田付けの成否を判断してもよい。
【００２８】
図５は、本発明の一実施形態におけるプリント基板に、図１に示したのと同様のＩＣパッケージ１を実装した状態を示す。
このプリント基板１４の特徴は、ＩＣパッケージ１のグランド端子５を接続する通常のグランド層７と、放熱板４を接続する放熱用のグランド層１５とが分離形成されている点である。
【００２９】
このような実装済みプリント基板１４についても、上記したＳ３のイン・サーキット・テスタ工程で、ＩＣパッケージ１の実装が正常になされているか電気的に確認する。すなわち、グランド層７とグランド層１５との間の抵抗を測定し、測定した抵抗値がゼロであれば、放熱板４が正常に放熱用のグランド層１５に接続されていると判定する。正常に半田付けされていない場合は、抵抗値は無限大を示す。
【００３０】
なお、放熱板４は放熱用グランド層１５にのみ接続されるため、図１に示した実装方式に比べて接続面積が小さく、温度上昇しやすいが、図６に示すように、実装済みプリント基板１４をドライブに装着した状態では、放熱用グランド層１５と通常グランド層７とはプリント基板１４のＣｕなどの導電材料１６，ドライブ筐体１７を介して互いに接続されるので、この温度上昇の問題は回避できる。
【００３１】
【発明の効果】
以上のように本発明によれば、保護ダイオードを有したチップ部品を従来のプリント基板に実装した場合や、通常のグランド層と放熱用のグランド層とを分離形成したプリント基板にチップ部品を実装した場合に、放熱板の半田付け状態を電気的に確認できるので、チップ部品の全数について実装確認することが可能になり、実装の不具合によるＩＣの誤動作誘発、それによる信頼性の低下を回避できる。また半田付け状態の確認を実装直後の余熱状態で行うことで、高温槽を不要とし、実装確認を安価に実施できるのみならず、修理効率を向上し、製品の不良発生率を低減できる。
【図面の簡単な説明】
【図１】本発明の一実施形態における検査方法の検査対象である従来の実装済みプリント基板の断面図
【図２】図１のプリント基板に実装されたＩＣパッケージの入力端子部の回路構成を同ＩＣパッケージの実装状態を検査する電流計とともに示した説明図
【図３】図１の実装済みプリント基板におけるＩＣパッケージの実装およびその実装状態の検査のフローを示したプロセスフローチャート
【図４】図１のプリント基板に実装されたＩＣパッケージの入力端子部の回路構成を同ＩＣパッケージの実装状態を検査する電圧計とともに示した説明図
【図５】本発明の一実施形態におけるプリント基板に従来のＩＣパッケージを実装した実装済みプリント基板の説明図
【図６】図５の実装済みプリント基板をドライブに装着した際のグランド層の接続を示す説明図
【符号の説明】
１ ＩＣパッケージ
２ ダイ
３ パッケージ
４ 放熱板
５ グランド端子
６ プリント基板
７ グランド層
８ 半田層
９ 入力端子
１０ 保護ダイオード
１１ 電流計
１２ 外付け抵抗
１３ 電圧計
１５ 放熱用グランド層
【発明の属する技術分野】
本発明は、部品実装の成否を検査するための実装済みプリント基板の検査方法およびプリント基板に関し、特にチップの下部に取り付けられた放熱板とグランド層との半田付けの成否を検査するための実装済みプリント基板の検査方法およびプリント基板に関する。
【０００２】
【従来の技術】
近年、モータ駆動用ＩＣ等、発熱量が大きい部品の放熱性をよくするために、ダイをパッケージ下部の放熱板に直接取り付けたＩＣパッケージが採用されており、前記放熱板をプリント基板のグランド層に半田付けすることにより、ＩＣで発生した熱をグランド層に伝達し、基板の広い領域から拡散、放熱している。
【０００３】
しかし放熱板の半田付けが正しく行われていないと、ＩＣで発生した熱によってＩＣの誤動作が誘発され、信頼性が低下する。ところが、ＩＣパッケージ下部の放熱板の半田付け状態を目視によって確認することはできない。また、放熱板はプリント基板のグランド層に対して半田付けしているので、その半田付け状態の確認を抵抗測定によって行うことは不可能である。
【０００４】
このため、抜き取り検査で実際にＩＣパッケージをプリント基板から取り外して目視したり、Ｘ線透過法（たとえば特許文献１参照）を用いている。ＩＣパッケージが磁気記録装置のモータ駆動用ＩＣに使用されている場合は、磁気記録装置自体に負荷を与えることにより、モータ駆動用ＩＣ自体の加熱保護回路（Ｔｈｅｒｍａｌ Ｗａｒｎｉｎｇ）の動作の有無を試験し、それより半田状態を推測する方法をとることもある。
【０００５】
【特許文献１】
特開２００２−２９６２０３号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、抜き取り検査では全数に対して信頼性を確保できず、Ｘ線透過法では必ずしも確実に半田付け不良を検出できないという問題がある。
【０００７】
また上記した加熱保護回路は、放熱板が適正に半田付けされていなくても常温環境下では動作しない可能性があり、したがって高温環境下での試験を要するのであるが、高温試験槽の数量確保の問題等があって、常温環境下で実施せざるを得ないのが現状である。
【０００８】
本発明は上記問題を解決するもので、ＩＣパッケージなどのチップ部品の下部の放熱板とプリント基板との半田付け状態の確認を、チップ部品の全数に対して容易にかつ安価に実施できる実装済みプリント基板の検査方法およびプリント基板を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明は、入力保護ダイオードを有したダイがパッケージされ前記ダイの下部に放熱板が接合されたチップ部品を実装したプリント基板については、保護ダイオードの熱特性を利用して、半田付け直後のイン・サーキット・テスタで、望ましくはリフローの余熱状態で漏れ電流を測定することにより、電気的に実装を確認する。
【００１０】
ダイオードは、温度によって漏れ電流が変化する特性を持っている。一方で、放熱板が正常に接続されていない場合は、ダイの動作で発生する熱を放熱板に逃がすことができず、正常に接続されている場合と比較してダイの温度が急激にかつ高温まで上昇する。そこで、ダイオードの漏れ電流を利用することにより、つまり、ダイの入力端子とプリント基板のグランド層との間の電流を測定するか、もしくは同入力端子とグランド層との間に抵抗を挿入して電圧の変化を調べることにより、ダイの温度変化を捕らえ、放熱板の接続の成否を確認するのである。
【００１１】
また、プリント基板の通常グランド層と放熱板を接続させる放熱用グランド層とを分離形成し、実装後のイン・サーキット・テスタで、通常グランド層と放熱用グランド層との間の抵抗を測定することにより、電気的に実装確認をする。放熱板が正常に接続されている場合は２点間の抵抗値は０オームとなり、正常に接続されていない場合は無限大を示すことを利用するのである。
【００１２】
すなわち請求項１記載の発明は、入力端子を静電破壊から保護する保護ダイオードを有したダイがパッケージされ、前記ダイの下部に放熱板が接合されたチップ部品を、プリント基板のグランド層に対して電気的に接続するとともに、前記放熱板において半田付けした実装済みプリント基板の検査方法であって、前記チップ部品の入力端子とプリント基板のグランド層との間で、温度特性を示す前記保護ダイオードの漏れ電流を直接的あるいは間接的に測定し、測定結果より、前記ダイを放熱する前記放熱板の半田付けの成否を判断することを特徴とする。
【００１３】
請求項２記載の発明は、請求項１記載の実装済みプリント基板の検査方法において、漏れ電流の測定を半田付け後の高温時に行うことを特徴とする。
請求項３記載の発明は、ダイがパッケージされ、前記ダイの下部に放熱板が接合されたチップ部品を、プリント基板に分離形成された第１および第２のグランド層に対して別個に電気的に接続するとともに、前記放熱板において半田付けした実装済みプリント基板の検査方法であって、前記第１および第２のグランド層の間の抵抗を測定し、測定した抵抗値がゼロでない時に、前記ダイを放熱する前記放熱板の半田付けが不良であると判定することを特徴とする。
【００１４】
請求項４記載の発明は、請求項１〜請求項３のいずれかに記載の実装済みプリント基板の検査方法において、チップ部品がＩＣパッケージであることを特徴とする。
【００１５】
請求項５記載の発明は、ダイがパッケージされ、前記ダイの下部に放熱板が接合されたチップ部品を実装するプリント基板であって、前記チップ部品の端子を電気的に接続する第１のグランド層と前記放熱板を半田付けする第２のグランド層とを分離形成したことを特徴とする。
【００１６】
請求項６記載の発明は、請求項５記載のプリント基板において、チップ部品がＩＣパッケージであることを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、磁気記録装置のモータ駆動用ＩＣをプリント基板に実装した状態を示す。
【００１８】
モータ駆動用ＩＣであるＩＣパッケージ１において、ダイ２はパッケージ３の内部に封入され、パッケージ３の下部の放熱板４に熱伝導性の高い接着剤で直接に取り付けられており、ダイ２からのグランド端子５はパッケージ３の側方へ導出されている。
【００１９】
グランド端子５はプリント基板６のグランド層７に電気的に接続され、このグランド層７に、放熱板４の下面も半田層８により接続されていて、ダイ２で発生した熱は放熱板４，半田８，グランド層７へと最短経路で伝達され、プリント基板６を通じて拡散、放熱されるようになっている。このため、発熱量が大きいＩＣパッケージ１であっても、ＩＣの誤動作は生じにくい。
【００２０】
ＩＣパッケージ１の入力端子部の回路構成を図２に示す。ダイ２の入力端子（外部接続端子）９とグランド端子５との間に、入力端子９を静電破壊から保護する保護ダイオード１０が挿入されている。電流計１１は、放熱板４の接続状態を検査するものである。
【００２１】
このＩＣパッケージ１の実装方法および検査方法を、図３に示したプロセスフローチャートを参照しながら説明する。
Ｓ１の部品実装工程で、ＩＣパッケージ１をクリーム半田にてプリント基板６に実装する。ここでは、ＩＣパッケージ１のグランド端子５と放熱板４の外部露出面とをプリント基板６の同じグランド層７に接続する。
【００２２】
Ｓ２のリフロー工程で、ＩＣパッケージ１を実装したプリント基板６をリフロー炉内で搬送し、それによりクリーム半田を溶融および個化させて、ＩＣパッケージ１を半田層８にてプリント基板６上に固定する。
【００２３】
この実装済みプリント基板６について、Ｓ３のイン・サーキット・テスタ工程で、ＩＣパッケージ１の実装が正常になされているか電気的に確認する。ここでは、温度上昇に伴って漏れ電流量が増加する保護ダイオード１０の熱特性を利用して、ＩＣパッケージ１の下部の放熱板４の半田付け状態を確認する。
【００２４】
すなわち、電流計１１で保護ダイオード１０の漏れ電流量を測定し、測定される漏れ電流値が徐々に低下すれば、ダイ２の動作で発生する熱が放熱板４によって逃がされており、放熱板４がグランド層７に正常に接続されていると判定する。測定される漏れ電流値が急激にかつ大きく上昇すれば、ダイ２の動作で発生する熱が放熱板４によっては逃がされておらず、放熱板４がグランド層７に正常に接続されていないと判定する。この場合は、放熱板４の半田付けをやり直す。
【００２５】
判定結果がＯＫとなった実装済みプリント基板６について、Ｓ４のＰＣＢ動作確認試験工程で、ドライブとして基本的な動作ができるか確認する。
Ｓ４での試験結果がＯＫであれば、Ｓ５のドライブへの装着工程で、実装済みプリント基板６をドライブに装着する。
【００２６】
そして、装着した実装済みプリント基板６について、Ｓ６のドライブ動作確認試験工程で、ドライブとして動作できるか確認する。
このような方法によれば、放熱板４が正しく半田付けされているかの確認を、リフロー工程（Ｓ２）の直後のイン・サーキット・テスタ工程（Ｓ３）で、リフローの余熱を利用した高温環境下で、ＩＣパッケージ１の全数に対して実施できる。したがって、上述した従来の検査方法に比べて、容易かつ安価に実施できるのみならず、高信頼性を確保できる。
【００２７】
なお、上記したようにして電流計１１で保護ダイオード１０の漏れ電流量を直接に測定するのに代えて、図４に示すように、入力端子９とグランド端子５との間に外付け抵抗１２を挿入し、電圧計１３にて電圧の変化を調べることにより、保護ダイオード１０の漏れ電流を間接的に測定して、ダイ２を放熱する放熱板４の半田付けの成否を判断してもよい。
【００２８】
図５は、本発明の一実施形態におけるプリント基板に、図１に示したのと同様のＩＣパッケージ１を実装した状態を示す。
このプリント基板１４の特徴は、ＩＣパッケージ１のグランド端子５を接続する通常のグランド層７と、放熱板４を接続する放熱用のグランド層１５とが分離形成されている点である。
【００２９】
このような実装済みプリント基板１４についても、上記したＳ３のイン・サーキット・テスタ工程で、ＩＣパッケージ１の実装が正常になされているか電気的に確認する。すなわち、グランド層７とグランド層１５との間の抵抗を測定し、測定した抵抗値がゼロであれば、放熱板４が正常に放熱用のグランド層１５に接続されていると判定する。正常に半田付けされていない場合は、抵抗値は無限大を示す。
【００３０】
なお、放熱板４は放熱用グランド層１５にのみ接続されるため、図１に示した実装方式に比べて接続面積が小さく、温度上昇しやすいが、図６に示すように、実装済みプリント基板１４をドライブに装着した状態では、放熱用グランド層１５と通常グランド層７とはプリント基板１４のＣｕなどの導電材料１６，ドライブ筐体１７を介して互いに接続されるので、この温度上昇の問題は回避できる。
【００３１】
【発明の効果】
以上のように本発明によれば、保護ダイオードを有したチップ部品を従来のプリント基板に実装した場合や、通常のグランド層と放熱用のグランド層とを分離形成したプリント基板にチップ部品を実装した場合に、放熱板の半田付け状態を電気的に確認できるので、チップ部品の全数について実装確認することが可能になり、実装の不具合によるＩＣの誤動作誘発、それによる信頼性の低下を回避できる。また半田付け状態の確認を実装直後の余熱状態で行うことで、高温槽を不要とし、実装確認を安価に実施できるのみならず、修理効率を向上し、製品の不良発生率を低減できる。
【図面の簡単な説明】
【図１】本発明の一実施形態における検査方法の検査対象である従来の実装済みプリント基板の断面図
【図２】図１のプリント基板に実装されたＩＣパッケージの入力端子部の回路構成を同ＩＣパッケージの実装状態を検査する電流計とともに示した説明図
【図３】図１の実装済みプリント基板におけるＩＣパッケージの実装およびその実装状態の検査のフローを示したプロセスフローチャート
【図４】図１のプリント基板に実装されたＩＣパッケージの入力端子部の回路構成を同ＩＣパッケージの実装状態を検査する電圧計とともに示した説明図
【図５】本発明の一実施形態におけるプリント基板に従来のＩＣパッケージを実装した実装済みプリント基板の説明図
【図６】図５の実装済みプリント基板をドライブに装着した際のグランド層の接続を示す説明図
【符号の説明】
１ ＩＣパッケージ
２ ダイ
３ パッケージ
４ 放熱板
５ グランド端子
６ プリント基板
７ グランド層
８ 半田層
９ 入力端子
１０ 保護ダイオード
１１ 電流計
１２ 外付け抵抗
１３ 電圧計
１５ 放熱用グランド層
Claims (6)
- 入力端子を静電破壊から保護する保護ダイオードを有したダイがパッケージされ、前記ダイの下部に放熱板が接合されたチップ部品を、プリント基板のグランド層に対して電気的に接続するとともに、前記放熱板において半田付けした実装済みプリント基板の検査方法であって、
前記チップ部品の入力端子とプリント基板のグランド層との間で、温度特性を示す前記保護ダイオードの漏れ電流を直接的あるいは間接的に測定し、測定結果より、前記ダイを放熱する前記放熱板の半田付けの成否を判断する実装済みプリント基板の検査方法。 - 漏れ電流の測定を半田付け後の高温時に行う請求項１記載の実装済みプリント基板の検査方法。
- ダイがパッケージされ、前記ダイの下部に放熱板が接合されたチップ部品を、プリント基板に分離形成された第１および第２のグランド層に対して別個に電気的に接続するとともに、前記放熱板において半田付けした実装済みプリント基板の検査方法であって、
前記第１および第２のグランド層の間の抵抗を測定し、測定した抵抗値がゼロでない時に、前記ダイを放熱する前記放熱板の半田付けが不良であると判定する実装済みプリント基板の検査方法。 - チップ部品がＩＣパッケージである請求項１〜請求項３のいずれかに記載の実装済みプリント基板の検査方法。
- ダイがパッケージされ、前記ダイの下部に放熱板が接合されたチップ部品を実装するプリント基板であって、
前記チップ部品の端子を電気的に接続する第１のグランド層と前記放熱板を半田付けする第２のグランド層とを分離形成したプリント基板。 - チップ部品がＩＣパッケージである請求項５記載のプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003123029A JP2004325363A (ja) | 2003-04-28 | 2003-04-28 | 実装済みプリント基板の検査方法およびプリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003123029A JP2004325363A (ja) | 2003-04-28 | 2003-04-28 | 実装済みプリント基板の検査方法およびプリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004325363A true JP2004325363A (ja) | 2004-11-18 |
Family
ID=33501030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003123029A Pending JP2004325363A (ja) | 2003-04-28 | 2003-04-28 | 実装済みプリント基板の検査方法およびプリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004325363A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035169A (zh) * | 2011-10-04 | 2013-04-10 | 乐金显示有限公司 | 显示设备及其驱动器组件以及传递热的方法 |
| JP2017015519A (ja) * | 2015-06-30 | 2017-01-19 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置 |
| JP2018078000A (ja) * | 2016-11-08 | 2018-05-17 | トヨタ自動車株式会社 | 燃料電池の接続検査方法 |
| JP2019021697A (ja) * | 2017-07-13 | 2019-02-07 | 株式会社Ｆｕｊｉ | 部品良否判定装置及び電子部品装着機 |
| JP2020004858A (ja) * | 2018-06-28 | 2020-01-09 | 株式会社デンソー | プリント配線基板、及び、プリント回路基板 |
| CN112444656A (zh) * | 2019-09-03 | 2021-03-05 | 英飞凌科技股份有限公司 | 检查电路板和电流传感器间至少一个焊接部的装置和方法 |
| WO2023209856A1 (ja) * | 2022-04-27 | 2023-11-02 | 日立Astemo株式会社 | 車載制御装置 |
-
2003
- 2003-04-28 JP JP2003123029A patent/JP2004325363A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035169A (zh) * | 2011-10-04 | 2013-04-10 | 乐金显示有限公司 | 显示设备及其驱动器组件以及传递热的方法 |
| CN103035169B (zh) * | 2011-10-04 | 2016-03-09 | 乐金显示有限公司 | 显示设备及其驱动器组件以及传递热的方法 |
| JP2017015519A (ja) * | 2015-06-30 | 2017-01-19 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置 |
| JP2018078000A (ja) * | 2016-11-08 | 2018-05-17 | トヨタ自動車株式会社 | 燃料電池の接続検査方法 |
| JP2019021697A (ja) * | 2017-07-13 | 2019-02-07 | 株式会社Ｆｕｊｉ | 部品良否判定装置及び電子部品装着機 |
| JP2020004858A (ja) * | 2018-06-28 | 2020-01-09 | 株式会社デンソー | プリント配線基板、及び、プリント回路基板 |
| CN112444656A (zh) * | 2019-09-03 | 2021-03-05 | 英飞凌科技股份有限公司 | 检查电路板和电流传感器间至少一个焊接部的装置和方法 |
| WO2023209856A1 (ja) * | 2022-04-27 | 2023-11-02 | 日立Astemo株式会社 | 車載制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120105096A1 (en) | Assessing Connection Joint Coverage Between a Device and a Printed Circuit Board | |
| Schmid et al. | Investigations on high-power LEDs and solder interconnects in automotive application: Part I—Initial characterization | |
| JP2004325363A (ja) | 実装済みプリント基板の検査方法およびプリント基板 | |
| JP2017147259A (ja) | 電子装置およびその検査方法 | |
| Elger et al. | In-Situ measurements of the relative thermal resistance: Highly sensitive method to detect crack propagation in solder joints | |
| JP5420461B2 (ja) | 温度センサ接合部検査装置、及び、温度センサ接合部検査方法 | |
| Stahr et al. | Investigation of a power module with double sided cooling using a new concept for chip embedding | |
| KR101431109B1 (ko) | 저궤도 위성용 전자 장치의 열 측정 방법 및 열적 결함 시뮬레이션 방법 | |
| Jahn et al. | Solder defect detection for power semiconductors by adjacent temperature monitors | |
| US20060156080A1 (en) | Method for the thermal testing of a thermal path to an integrated circuit | |
| JP2012042393A (ja) | はんだ接合部の非破壊による劣化診断方法 | |
| JP2010177274A (ja) | 電子部品実装基板及び電子部品実装基板の製造方法 | |
| JP6652337B2 (ja) | 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置 | |
| KR101912843B1 (ko) | 인쇄 회로 기판 | |
| JP2011185746A (ja) | プリント基板の検査方法及びこれに用いる検査装置 | |
| JP2006005163A (ja) | 半導体装置及びその実装検査方法 | |
| KR20090069851A (ko) | 웨이퍼 범핑 공정에서 열영상을 이용하여 솔더 범프 형성및 전이 상태를 검사하는 장치 및 방법 | |
| JP2009141082A (ja) | 半導体装置 | |
| FR2975500A1 (fr) | Procede et dispositif de controle electrique des soudures de composants electroniques | |
| JP2009528539A (ja) | 熱電対を有する回路の蓋部 | |
| JP2006165325A (ja) | Ｉｃパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
| JP2020004858A (ja) | プリント配線基板、及び、プリント回路基板 | |
| CN113281635B (zh) | 用于评价嵌埋结构可靠性的测试电路板及电路板测试方法 | |
| JP2013032965A (ja) | 半導体装置の検査装置及び半導体装置の検査方法 | |
| JP4872468B2 (ja) | 半導体装置 |