JP6573039B2 - 故障予測素子及びこれを用いた回路基板 - Google Patents
故障予測素子及びこれを用いた回路基板 Download PDFInfo
- Publication number
- JP6573039B2 JP6573039B2 JP2018557575A JP2018557575A JP6573039B2 JP 6573039 B2 JP6573039 B2 JP 6573039B2 JP 2018557575 A JP2018557575 A JP 2018557575A JP 2018557575 A JP2018557575 A JP 2018557575A JP 6573039 B2 JP6573039 B2 JP 6573039B2
- Authority
- JP
- Japan
- Prior art keywords
- sacrificial
- sacrificial fracture
- substrate
- failure prediction
- fracture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 101
- 229910000679 solder Inorganic materials 0.000 claims description 100
- 230000035882 stress Effects 0.000 claims description 80
- 230000003321 amplification Effects 0.000 claims description 76
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 76
- 230000008646 thermal stress Effects 0.000 claims description 20
- 238000005259 measurement Methods 0.000 claims description 18
- 238000004132 cross linking Methods 0.000 claims description 8
- 206010017076 Fracture Diseases 0.000 description 201
- 208000010392 Bone Fractures Diseases 0.000 description 189
- 238000000034 method Methods 0.000 description 26
- 230000000694 effects Effects 0.000 description 17
- 238000004458 analytical method Methods 0.000 description 14
- 238000013461 design Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000009466 transformation Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000005481 NMR spectroscopy Methods 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000002661 proton therapy Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- -1 that is Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2817—Environmental-, stress-, or burn-in tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
図1は実施の形態1に係る回路基板100を示す斜視図である。図2は図1の側面図である。回路基板100は、はんだ接続された実装部品1を搭載した基板2と、基板2又は実装部品1に配置され基板2にかかる負荷を増幅する負荷増幅部60と、負荷増幅部60の電気的特性を測定する測定部5と、測定部5の測定結果に基づき、はんだ接続部の破断による故障を予測する故障予測部(図示省略)を備える。なお、故障予測素子は、測定部5、負荷増幅部60、及び故障予測部を有する。
図13は実施の形態2に係る回路基板の負荷増幅部60Aの形状を模式的に表している。実施の形態1では支持脚部3及び犠牲破断部4のZ方向における厚みは同じであった。一方で、本実施の形態の犠牲破断部4AのZ方向の厚みが支持脚部3に比べて小さく形成される。なお、本実施の形態では、実施の形態1とは異なる構成のみ説明を行うこととし、同じ又は対応する構成については説明を繰り返さない。
図14は、実施の形態3に係る回路基板の負荷増幅部60Bの形状の例を模式的に表しており、図15は、図14に示した負荷増幅部60Bの変形例である負荷増幅部60Cの形状を示す図である。実施の形態3における犠牲破断部4B、4Cは、切り欠きを有する点が実施の形態1と異なる。本実施の形態では、実施の形態1とは異なる構成のみ説明を行うこととし、同じ又は対応する構成については説明を繰り返さない。
本実施の負荷増幅部60は、その固有振動数が基板2に作用する振動ストレスの周波数と同じになる形状にする。負荷増幅部60の固有振動数を変更する方法として、負荷増幅部60の長手方向の長さ、幅、及び厚さを変更する方法がある。
図16は実施の形態5に係る回路基板の負荷増幅部60Dの形状を模式的に表している。実施の形態5における負荷増幅部60Dは、犠牲破断部の上面に載置体8を載置する点が実施の形態1と異なる。本実施の形態では、実施の形態1とは異なる構成のみ説明を行うこととし、同じ又は対応する構成については説明を繰り返さない。
図17は実施の形態6に係る回路基板の負荷増幅部60Eの形状を模式的に表している。図中、負荷増幅部60Eを構成する際、架橋連結部32Aは実線に示す位置から破線で示す位置に移動され、犠牲破断部4の両端に固定される。
図18は実施の形態7に係る回路基板の負荷増幅部60Fの形状を模式的に表わしている。実施の形態7における負荷増幅部60Fは、面外方向(Z方向)に対して複数設けられた犠牲破断部40A〜40Cを備える点が実施の形態1と異なる。本実施の形態では、実施の形態1とは異なる構成のみ説明を行うこととし、同じ又は対応する構成については説明を繰り返さない。
図19は実施の形態8に係る回路基板の負荷増幅部60及び測定部5の構成を模式的に表している。実施の形態8における回路基板は、負荷増幅部60を複数備える点が実施の形態1と異なる。本実施の形態では、実施の形態1とは異なる構成のみ説明を行うこととし、同じ又は対応する構成については説明を繰り返さない。
図20は実施の形態9に係る回路基板の負荷増幅部60Gの形状を模式的に表している。実施の形態9における回路基板は、X方向又はY方向に複数配列された犠牲破断部4D〜4Fを有する負荷増幅部60Gを備える点が実施の形態1と異なる。本実施の形態では、実施の形態1とは異なる構成のみ説明を行うこととし、同じ又は対応する構成については説明を繰り返さない。
図21は実施の形態10に係る負荷増幅部60Hの側面図を示す。実施の形態10に係る負荷増幅部60Hは、犠牲破断部4G及び4H(第2犠牲破断部)を有する点が実施の形態1と異なる。この犠牲破断部4G及び4Hは、脚体31と架橋連結部32とが連結された連結部分に設けられる。図中、脚体31と架橋連結部32との連結部分は、その全体が犠牲破断部4G及び4Hで構成されるよう図示されているが、この連結部分の全体でなく一部だけが犠牲破断部4G及び4Hで構成されていてもよい。なお、本実施の形態では、実施の形態1とは異なる構成のみ説明を行うこととし、同じ又は対応する構成については説明を繰り返さない。
2 基板
3、3A 支持脚部
4、4A〜4F 犠牲破断部(第1犠牲破断部)
4G、4H 犠牲破断部(第2犠牲破断部)
5 測定部
6 架橋部
8 載置体
31 脚体
32 架橋連結部
40A〜40C 犠牲破断部
60、60A〜60F 負荷増幅部
100 回路基板
Claims (15)
- はんだ接続された実装部品を搭載した基板に設けられた故障予測素子であって、
前記基板又は前記実装部品に一端がそれぞれ固定された一対の支持脚部、及び前記一対の支持脚部の他端の各々により支持される第1犠牲破断部を有し、前記一対の支持脚部を介して前記第1犠牲破断部に前記基板にかかる振動を伝達する負荷増幅部を備えた、故障予測素子。 - 前記負荷増幅部の電気的特性を測定する測定部を備え、
前記測定部の測定結果に基づき、前記はんだ接続のき裂又は破断に起因する故障を予測する、請求項1に記載の故障予測素子。 - 前記第1犠牲破断部は、前記基板又は前記実装部品に対して、前記基板の面外方向に離間して配置された、請求項1又は請求項2に記載の故障予測素子。
- 前記第1犠牲破断部は、前記支持脚部と異なる部材で構成され、前記支持脚部よりも破断強度が低い低強度部材である、請求項1から請求項3のいずれか一項に記載の故障予測素子。
- 前記第1犠牲破断部の断面積は、前記支持脚部の断面積に比べて小さく形成された、請求項1から請求項4のいずれか一項に記載の故障予測素子。
- 前記第1犠牲破断部には切欠きが設けられた、請求項1から請求項5のいずれか一項に記載の故障予測素子。
- 前記負荷増幅部の固有振動数を、前記基板に入力される振動ストレスの周波数と一致させた、請求項1から請求項6のいずれか一項に記載の故障予測素子。
- 前記第1犠牲破断部には載置体が載置された、請求項1から請求項7のいずれか一項に記載の故障予測素子。
- 前記支持脚部は、
一端が前記基板又は前記実装部品に固定された脚体と、
前記脚体及び前記第1犠牲破断部を連結する架橋連結部と
を有し、
前記第1犠牲破断部の両端に一対の前記架橋連結部が設けられた架橋部が構成された、請求項1から請求項8のいずれか一項に記載の故障予測素子。 - 前記架橋連結部は、弾性部材で構成され、
前記第1犠牲破断部は、弾性力が負荷された状態の前記架橋連結部で挟み込まれた、請求項9に記載の故障予測素子。 - 前記負荷増幅部は、前記脚体と前記架橋連結部との連結部分に設けられた第2犠牲破断部をさらに有する、請求項9又は請求項10に記載の故障予測素子。
- 前記負荷増幅部は、前記基板の面内方向に配置された複数の架橋部を有する、請求項9から請求項11のいずれか一項に記載の故障予測素子。
- 前記負荷増幅部は、前記基板の面外方向に配置された複数の第1犠牲破断部を有する、請求項1から請求項12のいずれか一項に記載の故障予測素子。
- 前記複数の第1犠牲破断部のうち破断が行われた第1犠牲破断部の面外方向での配置位置又は前記破断が行われた第1犠牲破断部の個数に基づき、振動ストレス及び熱ストレスのうち、どちらのストレスが故障の主要因であったかを判別する、請求項13に記載の故障予測素子。
- 請求項1から請求項14のいずれか一項に記載の故障予測素子と、
前記故障予測素子が配置された基板と
を備えた回路基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016246616 | 2016-12-20 | ||
JP2016246616 | 2016-12-20 | ||
PCT/JP2017/037965 WO2018116611A1 (ja) | 2016-12-20 | 2017-10-20 | 故障予測素子及びこれを用いた回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018116611A1 JPWO2018116611A1 (ja) | 2019-04-04 |
JP6573039B2 true JP6573039B2 (ja) | 2019-09-11 |
Family
ID=62626214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018557575A Active JP6573039B2 (ja) | 2016-12-20 | 2017-10-20 | 故障予測素子及びこれを用いた回路基板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10837997B2 (ja) |
JP (1) | JP6573039B2 (ja) |
CN (1) | CN110089203B (ja) |
DE (1) | DE112017006427T5 (ja) |
WO (1) | WO2018116611A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108901128B (zh) * | 2018-08-26 | 2021-12-28 | 深圳华秋电子有限公司 | 双面柔性pcb板 |
WO2021188708A1 (en) * | 2020-03-17 | 2021-09-23 | Arris Enterprises Llc | Ceramic based strain detector |
WO2024127623A1 (ja) * | 2022-12-16 | 2024-06-20 | 三菱電機株式会社 | はんだ劣化検知装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000214160A (ja) * | 1999-01-25 | 2000-08-04 | Toshiba Corp | 基板はんだ接合部の劣化検出方法 |
JP2007027538A (ja) * | 2005-07-20 | 2007-02-01 | Orion Denki Kk | 回路基板 |
JP4445510B2 (ja) * | 2007-03-23 | 2010-04-07 | 三菱電機株式会社 | 配線異常検出装置 |
US7924037B2 (en) * | 2007-12-07 | 2011-04-12 | Ricoh Company, Ltd. | Inspection apparatus comprising means for removing flux |
JP5355149B2 (ja) * | 2009-03-02 | 2013-11-27 | 株式会社東芝 | 電子機器および、電子機器を用いた電子部品の接続不良検出方法 |
WO2011036751A1 (ja) | 2009-09-24 | 2011-03-31 | 株式会社 東芝 | 電子機器および損傷検出方法 |
JP5092054B2 (ja) | 2009-09-25 | 2012-12-05 | 株式会社東芝 | 実装基板及び故障予測方法 |
JP2011193109A (ja) * | 2010-03-12 | 2011-09-29 | Seiko Epson Corp | 電子デバイス |
JP5764761B2 (ja) * | 2011-12-22 | 2015-08-19 | 国立大学法人横浜国立大学 | 電子装置、電源制御システム、および寿命測定ユニット |
JP6247903B2 (ja) * | 2013-11-07 | 2017-12-13 | 株式会社日立製作所 | 寿命予測構造 |
JP2016100361A (ja) | 2014-11-18 | 2016-05-30 | 株式会社日立製作所 | 寿命予測機能を備えた回路基板及びはんだ接続寿命予測方法 |
-
2017
- 2017-10-20 CN CN201780077820.2A patent/CN110089203B/zh active Active
- 2017-10-20 WO PCT/JP2017/037965 patent/WO2018116611A1/ja active Application Filing
- 2017-10-20 JP JP2018557575A patent/JP6573039B2/ja active Active
- 2017-10-20 US US16/346,164 patent/US10837997B2/en active Active
- 2017-10-20 DE DE112017006427.9T patent/DE112017006427T5/de active Pending
Also Published As
Publication number | Publication date |
---|---|
US20200049758A1 (en) | 2020-02-13 |
JPWO2018116611A1 (ja) | 2019-04-04 |
DE112017006427T5 (de) | 2019-09-05 |
CN110089203A (zh) | 2019-08-02 |
CN110089203B (zh) | 2022-03-29 |
US10837997B2 (en) | 2020-11-17 |
WO2018116611A1 (ja) | 2018-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6573039B2 (ja) | 故障予測素子及びこれを用いた回路基板 | |
JP5615282B2 (ja) | 電子機器および損傷検出方法 | |
US9451709B2 (en) | Damage index predicting system and method for predicting damage-related index | |
JP5092054B2 (ja) | 実装基板及び故障予測方法 | |
Gharaibeh et al. | Experimental and numerical investigations of the vibration reliability of BGA and LGA solder configurations and SAC105 and 63Sn37Pb solder alloys | |
Gharaibeh | Experimental and numerical fatigue life assessment of SAC305 solders subjected to combined temperature and harmonic vibration loadings | |
Jayaraman et al. | Response spectrum analysis of printed circuit boards subjected to shock loads | |
Czerny et al. | Experimental and analytical study of geometry effects on the fatigue life of Al bond wire interconnects | |
KR101550878B1 (ko) | 표면실장용 솔더 접합부의 피로수명 예측 방법 | |
Zhang et al. | Study on failure simulation and fatigue life prediction of BGA solder joint under random vibration | |
Gharaibeh | A numerical analysis on the effect of point-support methods on the fatigue performance of thermally cycled electronic assemblies | |
Maniar et al. | Solder joint lifetime modeling under random vibrational load collectives | |
Kim et al. | Acoustic noise and vibration analysis of solid state drive induced by multi-layer ceramic capacitors | |
Tao et al. | Harmonic vibration analysis and SN curve estimate of PBGA mixed solder joints | |
JP5338513B2 (ja) | パターン引き出し構造体及び半導体装置 | |
JP2000046905A (ja) | 電子機器の信頼性評価方法、その信頼性評価装置およびその信頼性評価プログラムを記録した媒体 | |
JP2016100361A (ja) | 寿命予測機能を備えた回路基板及びはんだ接続寿命予測方法 | |
WO2024127623A1 (ja) | はんだ劣化検知装置 | |
Tao et al. | Random vibration simulation and structural optimization for DC/DC converter modules assembly | |
Otto et al. | Prognostics and Health Management Features for Large Circuit Boards to Be Implemented Into Electric Drivetrain Applications | |
Bang et al. | Rate dependence of bending fatigue failure characteristics of lead-free solder joint | |
Bhadri et al. | Impact of boundary conditions, glass fiber orientation and stress-free temperature on the performance of a plastic-enclosed electronic product in a thermal cycling environment | |
McKinney et al. | Thermally-resilient image sensor packaging approach for Mars2020 Enhanced Engineering Cameras | |
Trip et al. | Smart Monitoring System for Reflow Soldering Equipment | |
Li et al. | Board level drop reliability study and orthotropic PCB material property test methodology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190729 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6573039 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |