JPH1093297A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH1093297A
JPH1093297A JP24208596A JP24208596A JPH1093297A JP H1093297 A JPH1093297 A JP H1093297A JP 24208596 A JP24208596 A JP 24208596A JP 24208596 A JP24208596 A JP 24208596A JP H1093297 A JPH1093297 A JP H1093297A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor device
bump
semiconductor package
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24208596A
Other languages
English (en)
Other versions
JP3265197B2 (ja
Inventor
Minoru Mukai
稔 向井
Kuniaki Takahashi
邦明 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24208596A priority Critical patent/JP3265197B2/ja
Publication of JPH1093297A publication Critical patent/JPH1093297A/ja
Application granted granted Critical
Publication of JP3265197B2 publication Critical patent/JP3265197B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】電気的接続部であるバンプが熱応力で破断する
のを予知する機能を備えるとともに、熱応力そのものを
低減して実装後の信頼性確保および向上を図れる半導体
装置を提供する。 【解決手段】半導体チップ14を搭載した半導体パッケ
ージ12と、この半導体パッケージ12が電気接続用の
バンプ17を介して直接実装される回路基板13と、電
気接続用のバンプ17とは別に、半導体パッケージ側と
回路基板側とを電気的に接続し、該接続経路の電気抵抗
値の検出を可能に設けられたセンサ用のバンプ18a,
18bと、半導体チップ14に組込まれて外部電極16
a〜バンプ18a〜配線19〜バンプ18b〜外部電極
16bからなる直列回路の電気抵抗値を自動検出し、こ
の電気抵抗値が所定レベルを越えたときに出力する抵抗
値検出回路とを備えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、実装後の信頼性確
保に寄与できる半導体装置に関する。
【0002】
【従来の技術】周知のように、最近では半導体装置を実
装したあらゆる機器の高機能化および多機能化が進んで
いる。これに伴って半導体チップの高集積化、大規模化
が一層進み、この半導体チップを搭載した半導体パッケ
ージと回路基板とを接続する電気的接続部の数が大幅に
増加する傾向にある。
【0003】ところで、半導体パッケージを回路基板に
実装する形態としては、ピン挿入実装形と表面実装形と
に大別される。表面実装形の半導体パッケージはリード
形状によって幾つかに分類される。最近では、半導体パ
ッケージを回路基板に対して電気接続用はんだバンプを
用いて直接実装するBGA(Ball Grid Array)型半導体
パッケージが広く用いられつつある。BGA型半導体パ
ッケージは実装面積の低減に有効であり、半導体装置の
小形化に適している。
【0004】図5(a) には従来のBGA型の半導体パッ
ケージ1を回路基板2に実装した半導体装置3の模式的
な断面図が示されている。半導体パッケージ1は、内部
に半導体チップ4を搭載している。半導体パッケージ1
は偏平に形成されており、一方の表面に複数の外部電極
5を格子状に露出させている。これら外部電極5は、多
いものでは1000個程度の数となる。そして、これら外部
電極5と半導体チップ4とはパッケージ内において電気
的に接続されている。
【0005】半導体パッケージ1は、一般的に、プラス
チック樹脂あるいはアルミナなどのセラミックを主材料
にして形成されている。勿論、単一材料で形成されてい
るとは限らず、異種材料の組合せで形成されている場合
も多い。たとえば、放熱特性改善などの目的で、金属材
料とプラスチック樹脂とを組合せて形成されることもあ
る。
【0006】このように構成された半導体パッケージ1
が、たとえばエポキシ系樹脂材料などによって形成され
た回路基板2の上に搭載され、各外部電極5の下に形成
された電気接続用のはんだバンプ6を用いて回路基板2
に接続されている。
【0007】各はんだバンプ6は、図5(b) に示すよう
に、外部電極5の表面に、たとえばはんだペーストを印
刷した後にリフローして形成されている。そして、半導
体パッケージ1を回路基板2に対して位置決め搭載した
後に、リフロー処理によって各はんだバンプ6を溶融さ
せて各外部電極5と回路基板2に対応して設けられた電
極とをはんだ付けしたものとなっている。
【0008】しかしながら、上記のようにBGA型の半
導体パッケージ1を回路基板2に実装した従来の半導体
装置3にあっては次のような問題があった。すなわち、
半導体装置3には、自身で発生した熱や環境温度の変動
に起因して、温度変動が繰り返し生じる。このとき、半
導体パッケージ1と回路基板2との間には、両者の線膨
張率差に起因した相対変位が生じる。その結果、接続部
であるはんだバンプ6に熱応力が繰り返し生じ、これら
はんだバンプ6が熱疲労破壊する虞があった。因みに、
たとえばエポキシ系樹脂の回路基板の線膨張率は13〜18
×10-6/℃程度であり、プラスチック樹脂系の半導体パ
ッケージの線膨張率はエポキシ系樹脂の回路基板の線膨
張率に比較的近い値をもつことが多いが、両者が完全に
一致することは極めて希である。また、セラミック系材
料の半導体パッケージの線膨張率は4 〜6 ×10-6/℃程
度であり、エポキシ系樹脂の回路基板の線膨張率との差
が著しく大きい。
【0009】
【発明が解決しようとする課題】上述の如く、半導体パ
ッケージを電気接続用のバンプを介して回路基板に直接
実装するようにした従来の半導体装置にあっては、温度
変動によって接続部であるバンプに熱応力が繰り返し生
じ、これらバンプが熱疲労破壊する虞があり、機械的お
よび電気的な接続の信頼性低下を招く問題があった。
【0010】そこで本発明は、半導体パッケージと回路
基板との間の機械的および電気的な接続の信頼性低下が
重大な局面に至る前にこれを検知可能とし、もって保守
・交換時期の遅れによって生じる弊害発生の未然防止に
寄与でき、結果として実装後の信頼性確保に寄与できる
半導体装置を提供することを目的としている。
【0011】
【課題を解決するための手段】上記目的を解決するため
に、本発明は、半導体チップを搭載した半導体パッケー
ジと、この半導体パッケージが電気接続用バンプを介し
て実装される回路基板とを備えた半導体装置において、
前記半導体パッケージの前記回路基板に対する電気的な
接続信頼性低下を検出するための検出手段を備えてい
る。
【0012】なお、前記検出手段は、電気接続用バンプ
とは別に、半導体パッケージ側と回路基板側とを電気的
に接続し、該接続経路の電気抵抗値の検出を可能に設け
られたセンサーバンプを含んでいることが好ましい。
【0013】また、前記検出手段は、前記半導体チップ
に組込まれて前記接続経路の電気抵抗値を自動検出し、
該電気抵抗値が所定レベルを越えたときに出力する機能
回路をさらに備えていることが好ましい。
【0014】また、前記センサーバンプは、半導体パッ
ケージの回路基板に対向する面の周縁部に設けられてい
ることが好ましい。この場合、半導体パッケージの回路
基板に対向する面の周縁部に沿ってセンサーバンプを複
数設け、これらのうちの少なくとも2個を上記回路基板
に設けられた配線を介して電気的に直列に接続してもよ
い。
【0015】また、前記センサーバンプは、前記電気接
続用バンプと同一の材料および製法で設けられていても
よいし、共にはんだで形成されていてもよい。上記のよ
うに、半導体パッケージの回路基板に対する電気的な接
続信頼性低下を検出するための検出手段を備えている
と、信頼性低下が重大な局面に至る前にこれを検知する
ことが可能となり、保守・交換の適切な時期を知ること
ができる。
【0016】特に、電気接続用バンプとは別に、半導体
パッケージ側と回路基板側とを電気的に接続し、該接続
経路の電気抵抗値の検出を可能にセンサーバンプを設け
ておくと、定期的あるいは不定期的に上記接続経路の電
気抵抗値をチェックすることによって信頼性低下の程度
を知ることができる。この場合、半導体パッケージと回
路基板との線膨張率の差に起因する熱応力を電気接続用
バンプとセンサーバンプとの両方で受けることになるの
で、センサーバンプがない場合に比べて電気接続用バン
プに生じる熱応力そのものを軽減でき、結果的に機械
的、電気的接続の信頼性低下に至るまでの時間を引き延
ばすことができる。
【0017】また、上述した接続経路の電気抵抗値を自
動検出し、該電気抵抗値が所定レベルを越えたときに出
力する機能回路を前記半導体チップに組込んでおくと、
完全な自己チェック機能を発揮させることができる。
【0018】また、半導体パッケージの回路基板に対向
する面の周縁部にセンサーバンプを設けておくと、この
位置では応力状態が最も厳しいので、検出感度を向上さ
せることができる。この場合、半導体パッケージの回路
基板に対向する面の周縁部に沿ってセンサーバンプを複
数設け、これらのうちの少なくとも2個を上記回路基板
に設けられた配線を介して電気的に直列に接続する構成
を採用すると、検出感度を一層向上させることができ
る。
【0019】また、電気接続用バンプをはんだで形成す
るとともにセンサーバンプもはんだで形成すると、これ
らの形成に際してはんだペースト印刷法やはんだボール
とフラックスとを組合せた方法等が採用できるととも
に、一度の加熱処理工程でこれらのバンプの接続を実現
できるので、実装工程の容易化も図ることができる。
【0020】
【発明の実施の形態】以下、図面を参照しながら発明の
実施形態を説明する。図1(a) には本発明の一実施形態
に係る半導体装置11の模式的断面図が示されており、
図1(b) には同半導体装置11をB−B線に沿って切断
し矢印方向に見た図が示されている。
【0021】半導体装置11は、BGA型の半導体パッ
ケージ12を回路基板13に実装した構成となってい
る。半導体パッケージ12は、プラスチック樹脂等で偏
平(たとえば厚さ1mm 以下、縦横の幅20〜30mm)に形成
されており、内部に半導体チップ14を搭載し、一方の
表面に複数の外部電極15を格子状に露出させている。
これら外部電極15と半導体チップ14とはパッケージ
内において電気的に接続されている。また、半導体パッ
ケージ12は、その四隅位置で、外部電極15の露出し
ている側の表面に外部電極15の径より大きい径の外部
電極16a〜16dを露出させている。これら外部電極
16a〜16dのうちの外部電極16a,16bは、パ
ッケージ内において半導体チップ14の一部に組込まれ
た後述する抵抗値検出回路の入力端に電気的に接続され
ている。
【0022】このように構成された半導体パッケージ1
2が、たとえばエポキシ系樹脂などによって形成された
回路基板13の上に搭載され、各外部電極15、16a
〜16dの下に形成された電気接続用のはんだバンプ1
7、18a〜18dを用いて回路基板13上の対応する
電極に電気的に接続され、同時にこれらはんだバンプ1
7、18a〜18dによって機械的にも固定されてい
る。
【0023】各はんだバンプ17は、図1(b) に示すよ
うに、外部電極15の表面に、たとえばはんだペースト
を印刷した後にリフローしてたとえば直径0.3mm 、厚さ
0.2mm 程度の大きさに形成されている。また、はんだバ
ンプ18a〜18dもはんだバンプ17と同一かつ同時
工程で、この例の場合、はんだバンプ17の直径の数倍
の直径に形成されている。そして、半導体パッケージ1
2を回路基板13に対して位置決め搭載した後に、リフ
ロー処理によって各はんだバンプ17、18a〜18d
を溶融させ、これによって各外部電極15、16a〜1
6dとこれに対応させて回路基板13に設けられた図示
しない電極とをはんだ付けしたものとなっている。
【0024】ここで、はんだダンプ18aと18bと
は、回路基板13に形成されている配線19によって接
続されている。また、半導体チップ14の一部に組込ま
れた抵抗値検出回路は、定常動作時において、外部電極
16a〜はんだバンプ18a〜配線19〜はんだバンプ
18b〜外部電極16bからなる直列回路の電気抵抗値
を常に監視し、電気抵抗値が所定レベルを越えたときに
出力を送出する。この出力は、はんだバンプ17のうち
の特定のバンプを介して回路基板13を装填している機
器の報知系にアラーム信号として与えられる。なお、上
記信号経路にはんだバンプ18c,18dを使うように
構成することもできる。
【0025】前述の如く、BGA型の半導体パッケージ
12を回路基板13に実装した半導体装置11では、半
導体パッケージ12と回路基板13との線膨張率の差に
起因した熱応力がはんだバンプに繰り返し生じ、これら
はんだバンプが熱疲労し、ついには破断(断線)するこ
とがある。
【0026】しかし、この例では、各はんだバンプ17
が破断する前に、破断が近付いていることを確実に知る
ことができ、迅速な対応が可能である。すなわち、この
例では、半導体チップ14の一部に組込まれた抵抗値検
出回路が外部電極16a〜はんだバンプ18a〜配線1
9〜はんだバンプ18b〜外部電極16bからなる直列
回路の電気抵抗値を常に監視している。そして、電気抵
抗値が所定レベルを越えたとき、つまりはんだバンプ1
8a,18bが破断もしくはそれに近い状態に至ったと
きに出力を送出し、この出力がはんだバンプ17のうち
の特定のバンプを介して回路基板13を装填している機
器の報知系にアラーム信号として与えられる。
【0027】ここで、はんだバンプ18a,18bは、
各はんだバンプ17が設けられている領域より外側、つ
まり半導体パッケージ11の回路基板13に対向する面
の周縁部に設けられている。この領域での熱応力は、各
はんだバンプ17が設けられている領域よりはるかに大
きい。したがって、熱応力によってはんだバンプが破断
するときには、まずはんだバンプ18a,18bが破断
し、しばらく経過した時点ではんだバンプ17が破断す
るという経過を辿る。すなわち、この例では、各はんだ
バンプ17の破断が近付いているのを予知するためのセ
ンサとして、はんだバンプ18a,18bを用いている
のである。したがって、この例では、はんだバンプ17
が破断する前に、アラーム信号によって各はんだバンプ
17の破断が近付いていることを知ることができ、保守
・交換のタイミング遅れによって起こる弊害の発生を未
然に防止することができる。
【0028】また、この例では、半導体パッケージ12
を回路基板13に電気的に接続するためのバンプとは別
に、はんだバンプ18a〜18dを設けているので、半
導体パッケージ12と回路基板13との線膨張率の差に
起因した熱応力を各はんだバンプ17とはんだバンプ1
8a〜18dとの両方で受止めることが可能となる。こ
のため、はんだバンプ18a〜18dが存在しない場合
に比較して、各はんだバンブ17に生じる熱応力そのも
のを大幅に低減できる。
【0029】特に、この例では半導体パッケージ12に
おいて反りの大きい四隅の位置にそれぞれはんだバンプ
18a〜18dを配置しているので、熱応力低減効果が
極めて顕著である。このため、はんだバンプ18a〜1
8dを含めて各はんだバンプ17が破断に近付くまでの
時間を大幅に延ばすことができ、機械的、電気的接続の
信頼性を大幅に向上させることができる。
【0030】図2にははんだバンプ18a〜18dを設
けた場合と、設けない場合との変位量の測定例が示され
ている。図中実線は四隅にはんだバンプ18a〜18d
を設けた場合の相対変位量を示し、図中破線ははんだバ
ンプ18a〜18dを設けない場合の相対変位量を示し
ている。
【0031】このように、センサ用のはんだバンプ18
a,18bを設けることによって、各はんだバンプ17
の破断が近付いているのを予知することができる。ま
た、センサ用を含めたはんだバンプ18a〜18dを設
けることによって、各はんだバンプ17に生じる熱応力
そのものを低減でき、はんだバンプ18a〜18dを含
めて各はんだバンプ17が熱疲労破壊に近付くまでの時
間を大幅に延ばすことができるので、機械的、電気的接
続の信頼性を確保することができる。
【0032】また、この例の場合には、各はんだバンプ
17およびはんだバンプ18a〜18dをはんだで形成
しているので、これらの形成に際してはんだペースト印
刷法やはんだボールとフラックスとを組合せた方法など
を採用することができるとともに、一度の加熱(リフロ
ー)処理で電気的な接続を実現できる。したがって、実
装工程の容易化も図ることができる。
【0033】図3には本発明の別の実施形態に係る半導
体装置11aの模式的断面図が示されている。なお、こ
の図では図1(a) と同一機能部分が同一符号で示してあ
る。したがって、重複する部分の詳しい説明は省略す
る。
【0034】この例に係る半導体装置11aが図1に示
した半導体装置11と異なる点は、はんだバンプ18a
〜18d(ただし、はんだバンプ18c,18dは図示
せず)の設け方にある。すなわち、はんだバンプ18a
〜18dは、一部が半導体パッケージ12を貫通するよ
うに半導体パッケージ12の周縁部に沿って配置されて
いる。この例においても、はんだバンプ18a,18b
が回路基板13に設けられた配線19によって直列に接
続されている。また、この例では、はんだバンプ18
a,18bのうちの半導体パッケージ12より突出して
いる部分20a,20bにテスター等を適宜当てがって
はんだバンプ18a〜配線19〜はんだバンプ18bか
らなる直列回路の電気抵抗値を測定可能とし、この電気
抵抗値の増加から各はんだバンプ17の破断が近付いて
いることを知ることができるようにしている。
【0035】このような構成であると、図1に示される
例とは違って、各はんだバンプ17の破断が近付いてい
るのを自動予知することはできないが、既存の半導体パ
ッケージに若干の加工を施すだけで予知への対応が可能
である。また、はんだバンプ18a〜18dを設けたこ
とによって、はんだバンプ18a〜18dを含めて各は
んだバンプ17が熱疲労破壊に近付くまでの時間を大幅
に延ばすことがきるので、機械的、電気的接続の信頼性
を確保することができる。
【0036】図4(a) には本発明のさらに別の実施形態
に係る半導体装置11bの模式的断面図が示されてい
る。なお、この図では図3と同一機能部分が同一符号で
示してある。したがって、重複する部分の詳しい説明は
省略する。
【0037】この例に係る半導体装置11bが図3に示
した半導体装置と異なる点は、半導体パッケージ12a
が長方形である点およびはんだバンプ18a〜18dの
設け方にある。
【0038】すなわち、はんだバンプ18〜18dは、
図4(b) にも示すように、一部が半導体パッケージ12
aにおける短手辺の側面および図中下面に接触するよう
に、一短手辺当り2個の割合に設けられている。この例
においても、はんだバンプ18a,18bが回路基板1
3に設けられた配線19によって直列に接続されてい
る。また、この例では、はんだバンプ18a,18bの
外面で半導体パッケージ12の側方に位置している部分
21a,21bにテスター等を適宜当てがってはんだバ
ンプ18a〜配線19〜はんだバンプ18bからなる直
列回路の電気抵抗値を測定可能とし、この電気抵抗値の
増加から各はんだバンプ17の破断が近付いていること
を知ることができるようにしている。
【0039】このような構成であると、図1に示される
例とは違って、各はんだバンプ17の破断が近付いてい
ることを自動予知することはできないが、既存の半導体
パッケージに加工を施すことなく対応することができ
る。また、この例では、半導体パッケージ12aと回路
基板13との線膨張率差に起因して半導体パッケージ1
2aの周辺部に生じる相対変位の大きさが特に大きくな
る長手辺方向と直交する短手辺の側面に接触するように
はんだバンプ18a〜18dを設けているので、半導体
パッケージ12aの長手辺方向に生じる大きな熱応力の
うちの大部分をはんだバンプ18a〜18dで受止めさ
せることが可能となる。この結果、はんだバンプ18a
〜18dを含めて各はんだバンプ17が熱疲労破壊に近
付くまでの時間を大幅に延ばすことができ、機械的、電
気的接続の信頼性を確保することができる。
【0040】なお、上記した各例では電気接続用のバン
プをはんだで形成しているが、たとえば他のろう材や導
電性の樹脂等、はんだ以外の材料でバンプを形成しても
よい。また、上記した各例では、いわゆるセンサーバン
プを2個直列に接続し、この直列回路の電気抵抗値を測
定可能としているが、1個のセンサーバンプの接続経路
の電気抵抗値を測定するようにしてもよい。
【0041】
【発明の効果】以上説明したように、本発明によれば、
温度変動に起因して電気的接続部であるバンプに生じる
熱応力でバンプが破断するのを予知する機能を備えると
ともに、熱応力そのものを低減でき、実装後の機械的お
よび電気的な接続の信頼性確保および向上を図ることが
できる。
【図面の簡単な説明】
【図1】(a) は本発明の一実施形態に係る半導体装置の
模式的断面図で、(b) は同半導体装置を(a) におけるB
−B線に沿って切断し矢印方向に見た概略図
【図2】本発明の有利な点を従来例と比較して示す図
【図3】本発明の別の実施形態に係る半導体装置の模式
的断面図
【図4】(a) は本発明のさらに別の実施形態に係る半導
体装置の模式的断面図で、(b)は同半導体装置を(a) に
おけるC−C線に沿って切断し矢印方向に見た概略図
【図5】(a) は従来の半導体装置の模式的断面図で、
(b) は同半導体装置を(a) におけるA−A線に沿って切
断し矢印方向に見た概略図
【符号の説明】
11,11a,11b…半導体装置 12,12a…半導体パッケージ 13…回路基板 14…半導体チップ 15,16a〜16d…外部電極 17…電気接続用のはんだバンプ 18a〜18d…センサー用を含むはんだバンプ 19…配線 20a,20b,21a,21b…テスター等を当てが
う部分

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】半導体チップを搭載した半導体パッケージ
    と、この半導体パッケージが電気接続用バンプを介して
    実装される回路基板とを備えた半導体装置において、 前記半導体パッケージの前記回路基板に対する電気的な
    接続信頼性低下を検出するための検出手段を具備してな
    ることを特徴とする半導体装置。
  2. 【請求項2】前記検出手段は、前記電気接続用バンプと
    は別に、前記半導体パッケージ側と前記回路基板側とを
    電気的に接続し、該接続経路の電気抵抗値の検出を可能
    に設けられたセンサーバンプを含んでいることを特徴と
    する請求項1に記載の半導体装置。
  3. 【請求項3】前記検出手段は、前記半導体チップに組込
    まれて前記接続経路の電気抵抗値を自動検出し、上記電
    気抵抗値が所定レベルを越えたときに出力する機能回路
    をさらに備えていることを特徴とする請求項2に記載の
    半導体装置。
  4. 【請求項4】前記センサーバンプは、前記半導体パッケ
    ージの前記回路基板に対向する面の周縁部に設けられて
    いることを特徴とする請求項2に記載の半導体装置。
  5. 【請求項5】前記センサーバンプは、前記半導体パッケ
    ージの前記回路基板に対向する面の周縁部に沿って複数
    設けられており、これらのうちの少なくとも2個が上記
    回路基板に設けられた配線を介して電気的に直列に接続
    されていることを特徴とする請求項2に記載の半導体装
    置。
  6. 【請求項6】前記センサーバンプは、前記電気接続用バ
    ンプと同一の材料および製法で設けられていることを特
    徴とする請求項2に記載の半導体装置。
  7. 【請求項7】前記センサーバンプおよび前記電気接続用
    バンプは、共にはんだで形成されていることを特徴とす
    る請求項2に記載の半導体装置。
JP24208596A 1996-09-12 1996-09-12 半導体装置 Expired - Fee Related JP3265197B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24208596A JP3265197B2 (ja) 1996-09-12 1996-09-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24208596A JP3265197B2 (ja) 1996-09-12 1996-09-12 半導体装置

Publications (2)

Publication Number Publication Date
JPH1093297A true JPH1093297A (ja) 1998-04-10
JP3265197B2 JP3265197B2 (ja) 2002-03-11

Family

ID=17084077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24208596A Expired - Fee Related JP3265197B2 (ja) 1996-09-12 1996-09-12 半導体装置

Country Status (1)

Country Link
JP (1) JP3265197B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009053033A (ja) * 2007-08-27 2009-03-12 Fujitsu Ltd 半田バンプの高感度抵抗測定装置及び監視方法
JP2009264959A (ja) * 2008-04-25 2009-11-12 Mitsubishi Electric Corp 接続異常検知装置およびその装置を用いた車載用電子機器
US7957157B2 (en) 2009-02-27 2011-06-07 Kabushiki Kaisha Toshiba Printed circuit board
US8050055B2 (en) 2008-01-16 2011-11-01 Kabushiki Kaisha Toshiba Electronic apparatus
KR101130425B1 (ko) 2009-05-18 2012-03-28 후지쯔 가부시끼가이샤 기판 구조
JP2012151487A (ja) * 2008-06-16 2012-08-09 Intel Corp 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム
JP2012204705A (ja) * 2011-03-28 2012-10-22 Toshiba Corp 半導体モジュール
JP5615282B2 (ja) * 2009-09-24 2014-10-29 株式会社東芝 電子機器および損傷検出方法
US9383401B2 (en) 2010-03-30 2016-07-05 Kabushiki Kaisha Toshiba Device and system detecting breakage in dummy bumps and method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5032213B2 (ja) 2007-06-12 2012-09-26 株式会社東芝 電子機器
JP4703702B2 (ja) 2008-09-17 2011-06-15 株式会社東芝 損傷指標予測システムおよび損傷指標予測方法
JP6081055B2 (ja) 2011-11-16 2017-02-15 株式会社東芝 電子部品および測定方法
JP6532726B2 (ja) 2015-03-27 2019-06-19 株式会社東芝 電子機器、異常判定方法、およびプログラム
KR20210072178A (ko) 2019-12-06 2021-06-17 삼성전자주식회사 테스트 범프들을 포함하는 반도체 패키지

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009053033A (ja) * 2007-08-27 2009-03-12 Fujitsu Ltd 半田バンプの高感度抵抗測定装置及び監視方法
US8050055B2 (en) 2008-01-16 2011-11-01 Kabushiki Kaisha Toshiba Electronic apparatus
JP2009264959A (ja) * 2008-04-25 2009-11-12 Mitsubishi Electric Corp 接続異常検知装置およびその装置を用いた車載用電子機器
JP2012151487A (ja) * 2008-06-16 2012-08-09 Intel Corp 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム
US7957157B2 (en) 2009-02-27 2011-06-07 Kabushiki Kaisha Toshiba Printed circuit board
KR101130425B1 (ko) 2009-05-18 2012-03-28 후지쯔 가부시끼가이샤 기판 구조
US8482291B2 (en) 2009-05-18 2013-07-09 Fujitsu Limited Substrate structure
JP5615282B2 (ja) * 2009-09-24 2014-10-29 株式会社東芝 電子機器および損傷検出方法
US9383401B2 (en) 2010-03-30 2016-07-05 Kabushiki Kaisha Toshiba Device and system detecting breakage in dummy bumps and method thereof
JP2012204705A (ja) * 2011-03-28 2012-10-22 Toshiba Corp 半導体モジュール

Also Published As

Publication number Publication date
JP3265197B2 (ja) 2002-03-11

Similar Documents

Publication Publication Date Title
JP3265197B2 (ja) 半導体装置
US5721455A (en) Semiconductor device having a thermal resistance detector in the heat radiating path
US6448504B1 (en) Printed circuit board and semiconductor package using the same
US6498307B2 (en) Electronic component package, printing circuit board, and method of inspecting the printed circuit board
JP2005129663A (ja) 多層配線基板
US6617617B2 (en) Light-emitting diode
US5349233A (en) Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame
JPH04188886A (ja) プリント配線板
JP2010278212A (ja) 電子部品用パッケージ、および電子部品用パッケージの異常検出方法
JP3990679B2 (ja) 半導体実装用回路基板を備えた半導体装置
JP5338513B2 (ja) パターン引き出し構造体及び半導体装置
JP5355149B2 (ja) 電子機器および、電子機器を用いた電子部品の接続不良検出方法
US20050275090A1 (en) Chip-component-mounted device and semiconductor device
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
JP3415413B2 (ja) 半導体装置の製造方法
JP3555828B2 (ja) 半導体実装用回路基板を備えた半導体装置
KR100377469B1 (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
KR19980025889A (ko) 중합체층이 개재된 반도체 칩과 기판 간의 범프 접속 구조
JP2001176940A (ja) 半導体モジュールの製造方法
JP3211116B2 (ja) 電子部品及びそのモジュール構造
JPH03278552A (ja) 半導体集積回路装置
JP2547315B2 (ja) 集積回路パッケージおよび連結部材
JP3061728B2 (ja) 半導体パッケージ
JPH0661607A (ja) 半導体パッケージの実装構造
JP2002246723A (ja) チップ・スケール・パッケージ用固定金具

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20071228

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20081228

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091228

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees