DE102019113293A1 - Halbleiterbauelement, system und verfahren zur überprüfung einer lötstelle - Google Patents

Halbleiterbauelement, system und verfahren zur überprüfung einer lötstelle Download PDF

Info

Publication number
DE102019113293A1
DE102019113293A1 DE102019113293.2A DE102019113293A DE102019113293A1 DE 102019113293 A1 DE102019113293 A1 DE 102019113293A1 DE 102019113293 A DE102019113293 A DE 102019113293A DE 102019113293 A1 DE102019113293 A1 DE 102019113293A1
Authority
DE
Germany
Prior art keywords
contact
contact surface
semiconductor component
solder material
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019113293.2A
Other languages
English (en)
Inventor
Jens Richter
Christopher Söll
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102019113293.2A priority Critical patent/DE102019113293A1/de
Priority to US17/612,895 priority patent/US20220244306A1/en
Priority to PCT/EP2020/062679 priority patent/WO2020233993A1/de
Priority to CN202080037951.XA priority patent/CN113875004A/zh
Publication of DE102019113293A1 publication Critical patent/DE102019113293A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/028—Electrodynamic magnetometers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Es werden ein Halbleiterbauelement, ein System umfassend einen Träger zur Kontaktierung des Halbleiterbauelements und ein Verfahren zur Überprüfung einer Lötstelle zwischen dem Träger und dem Halbleiterbauelement angegeben. Der Träger (20) weist eine Kontaktfläche (21) auf, die lateral unterbrochen ausgebildet und zur elektrischen Überbrückung zumindest stellenweise von einem Lotmaterial (3) bedeckt ist. Das Halbleiterbauelement (10) weist einen Anschlussbereich (11) auf, der durch das Lotmaterial (3) mit der Kontaktfläche (21) verbunden ist. Bei dem Verfahren wird ein magnetisches Primärwechselfeld (H1) schräg zu der Kontaktfläche (21) zur Induktion eines elektrischen Wirbelstroms (IW) in der Kontaktfläche (21) und dem Lotmaterial (3) erzeugt, und abhängig von einem durch den elektrischen Wirbelstrom (IW) induzierten Sekundärwechselfeld (H2) überprüft, ob die Kontaktfläche (21) durch das Lotmaterial (3) elektrisch überbrückt ist.

Description

  • Es werden ein Halbleiterbauelement, ein System umfassend einen Träger zur Kontaktierung des Halbleiterbauelements und ein Verfahren zur Überprüfung einer Lötstelle zwischen dem Träger und dem Halbleiterbauelement angegeben.
  • Die Überprüfung einer Lötverbindung zwischen einem Halbleiterbauelement und einem Träger wie einem IC (integrierter Schaltkreis, „Integrated Circuit“), auf dem das Halbleiterbauelement zur Kontaktierung montiert ist, stellt eine Herausforderung im Hinblick auf Zeit- und Verdrahtungsaufwand sowie Zuverlässigkeit dar.
  • Es ist daher zumindest eine Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement, ein System umfassend einen Träger zur Kontaktierung des Halbleiterbauelements und ein Verfahren zur Überprüfung einer Lötstelle zwischen dem Träger und dem Halbleiterbauelement anzugeben, welche(s) eine zuverlässige Überprüfung der Lötstelle ermöglicht und zugleich beiträgt, einen hierzu erforderlichen Zeit- und Verdrahtungsaufwand gering zu halten.
  • Diese Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen sind in den abhängigen Ansprüchen angegeben und gehen weiterhin aus der nachfolgenden Beschreibung und den Zeichnungen hervor.
  • Gemäß einem ersten Aspekt der Erfindung wird ein Halbleiterbauelement angegeben. Bei dem Halbleiterbauelement handelt es sich insbesondere um eine lichtemittierende Diode („light emitting diode“, LED). Das Halbleiterbauelement kann in vereinzelter Form vorliegen oder aber Teil eines Halbleiterverbunds sein. So kann das Halbleiterbauelement einen LED-Chip umfassen, der mit weiteren LED-Chips im Verbund als sogenanntes Diodenarray angeordnet und beispielhaft auf einem gemeinsamen Wafer ausgebildet ist. Die anhand des Halbleiterbauelements im Folgenden beschriebenen Merkmale können auch auf die weiteren Halbleiterbauelemente des Verbunds übertragen werden.
  • In zumindest einer Ausführungsform gemäß dem ersten Aspekt weist das Halbleiterbauelement eine sich lateral erstreckende Kontaktfläche auf. Unter einer lateralen Erstreckung wird hier und im Folgenden eine Ausdehnung eines Objekts in sowohl einer ersten Richtung als auch einer schräg zu der ersten Richtung verlaufenden zweiten Richtung bezeichnet, wobei die erste und zweite Richtung eine Ebene aufspannen. Z.B. verläuft die aufgespannte Ebene parallel zu einer Haupterstreckungsebene des Halbleiterbauelements. Die Kontaktfläche kann zumindest einen Teil der Unterseite des Halbleiterbauelements bilden. Im Falle, dass das Halbleiterbauelement als LED ausgebildet ist, ist die Kontaktfläche insbesondere auf einer der Hauptabstrahlrichtung abgewandten Seite der LED angeordnet. Unabhängig von der lateralen Erstreckung weist die Kontaktfläche überdies eine Ausdehnung in einer dritten Richtung auf, die schräg zu der aufgespannten Ebene verläuft und eine Dicke der Kontaktfläche definiert. Die Kontaktfläche ist insbesondere elektrisch leitfähig ausgebildet. Als Kontaktfläche wird hier insbesondere eine Metallisierung bezeichnet, die zur Kontaktierung einer Epitaxie des Halbleiterbauelements vorgesehen ist.
  • In zumindest einer Ausführungsform gemäß dem ersten Aspekt ist die Kontaktfläche lateral derart unterbrochen ausgebildet, dass Material der Kontaktfläche wenigstens eine Ausnehmung lateral begrenzt. Unter einer lateralen Unterbrechung wird hier und im Folgenden eine vollständige Durchtrennung eines Objekts in der dritten Richtung verstanden. Beispielhaft kann die Kontaktfläche hierzu zunächst vollständig auf dem Halbleiterbauelement aufgebracht und nachfolgend stellenweise abgetragen sein, beispielhaft durch Ätzen oder Schlitzen, um die wenigstens eine Ausnehmung auszubilden. Alternativ kann die Ausnehmung im Zuge der Ausbildung der Kontaktfläche ausgebildet sein, beispielhaft mittels Maskierung.
  • In zumindest einer Ausführungsform gemäß dem ersten Aspekt liegt die Kontaktfläche im bestimmungsgemäßen Betrieb des Halbleiterbauelements auf einem Potential. Die Kontaktfläche bildet insbesondere einen Kontakt zum Betreiben des Halbleiterbauelements. Im Falle einer LED kann es sich bei der Kontaktfläche beispielsweise um einen Anoden- oder Kathodenkontakt handeln.
  • In zumindest einer Ausführungsform gemäß dem ersten Aspekt wird ein Halbleiterbauelement angegeben, aufweisend eine sich lateral erstreckende Kontaktfläche, die lateral derart unterbrochen ausgebildet ist, dass Material der Kontaktfläche wenigstens eine Ausnehmung lateral begrenzt, wobei die Kontaktfläche im bestimmungsgemäßen Betrieb des Halbleiterbauelements auf einem Potential liegt. Das Halbleiterbauelement ist insbesondere zur Anordnung auf einem Träger sowie zur elektrischen und mechanischen Verbindung mit einem Träger mittels eines Lötprozesses vorgesehen. Neben der Kontaktfläche weist das Halbleiterbauelement insbesondere einen zweiten Kontakt auf, der separat zu der Kontaktfläche ausgebildet und angeordnet ist, beispielhaft zur Kontaktierung mittels eines Drahts auf einer Oberseite des Halbleiterbauelements oder getrennt von der Kontaktfläche ebenfalls auf der Unterseite des Halbleiterbauelements. Im Falle eines Halbleiterverbunds kann der zweite Kontakt insbesondere ein gemeinsamer Kontakt, beispielhaft ein Kathodenkontakt eines Diodenarrays sein. Durch die Unterbrechung der Kontaktfläche kann eine Verteilung von Wirbelströmen, die bei geeigneter Anregung des auf dem Träger verlöteten Halbleiterbauelements mittels eines magnetischen Wechselfeldes in der Kontaktfläche induziert werden, beeinflusst und insbesondere nachweisbar gestört sein. Bei hinreichender Ausbildung der Lötstelle, mit der das Halbleiterbauelement mit dem Träger verbunden ist, insbesondere also bei im Wesentlichen vollflächiger Bedeckung der Kontaktfläche und sämtlichen Ausnehmungen durch Lotmaterial, kann eine im Wesentlichen ungestörte Verteilung der Wirbelströme in der Kontaktfläche und dem Lotmaterial erreicht werden, die gegenüber einer gestörten Verteilung der Wirbelströme bei unzureichender Ausbildung der Lötstelle, insbesondere also bei lediglich partieller Bedeckung der Kontaktfläche durch das Lotmaterial, überprüfbar ist. In anderen Worten kann durch geeignete Ausbildung der Lötstelle eine durch die Ausnehmung hervorgerufene Beeinträchtigung der Wirbelstromverteilung in der Kontaktfläche aufgehoben sein, so dass sich eine vollflächige Benetzung der Kontaktfläche mit Lotmaterial von einer nur partiellen Benetzung deutlich unterscheiden lässt. Insbesondere kann so beispielsweise im Rahmen eines Wafertests eine zuverlässige Bewertung der Benetzung der Kontaktfläche ohne zusätzlichen Verdrahtungs- und vergleichsweise geringem Zeitaufwand erfolgen. Im Falle eines Halbleiterverbunds können dadurch aufzuwendende Kosten bei Überprüfung der einzelnen Lötstellen gering gehalten werden, so dass insbesondere sämtliche Lötstellen überprüft werden können. Dies ermöglicht eine kontinuierliche Prozesskontrolle in der Assemblierung des Halbleiterbauelements, was wiederum zur Stabilität des Herstellungsprozesses beiträgt.
  • Gemäß einem zweiten Aspekt der Erfindung werden ein System umfassend einen Träger zur Kontaktierung eines Halbleiterbauelements und ein Halbleiterbauelement gemäß dem ersten Aspekt angegeben. Bei dem Träger handelt es sich insbesondere um einen IC. Der Träger kann im Falle eines Halbleiterverbundes insbesondere zur Kontaktierung sämtlicher Halbleiterbauelemente des Verbundes eingerichtet sein.
  • In zumindest einer Ausführungsform gemäß dem zweiten Aspekt weist der Träger einen sich lateral erstreckenden Anschlussbereich auf. Als Anschlussbereich ist hier ein Kontakt des Trägers bezeichnet, der zur separaten Kontaktierung der Kontaktfläche des Halbleiterbauelements vorgesehen ist. Im Falle eines Halbleiterverbundes kann der Träger jeweils einen Anschlussbereich zur separaten Kontaktierung sämtlicher Halbleiterbauelemente des Verbundes aufweisen. Beispielhaft können die einzelnen Anodenkontakte eines Diodenarrays jeweils mit einem separaten Anschlussbereich des Trägers individuell angesteuert sein.
  • In zumindest einer Ausführungsform gemäß dem zweiten Aspekt ist die Kontaktfläche zumindest stellenweise von einem Lotmaterial zur elektrischen Überbrückung der wenigstens einen Ausnehmung durch das Lotmaterial bedeckt. Das Lotmaterial ist bevorzugt so aufgebracht, dass sämtliche Ausnehmungen elektrisch überbrückt bzw. galvanisch verbunden sind. Insbesondere ist vorgesehen, dass das Lotmaterial die Kontaktfläche und sämtliche Ausnehmungen im Wesentlichen vollflächig bedeckt, um eine gleichmäßige Stromverteilung in dem Halbleiterbauelement zu erreichen. Im Rahmen der Fertigung kann es jedoch vorkommen, dass das zur Überbrückung der Ausnehmung vorgesehene Lotmaterial lediglich partiell aufgetragen und die Lötstelle als unzureichend einzustufen ist.
  • In zumindest einer Ausführungsform gemäß dem zweiten Aspekt ist das Halbleiterbauelement derart auf dem Träger angeordnet, dass die Kontaktfläche dem Anschlussbereich zugewandt und durch das Lotmaterial mit dem Anschlussbereich verbunden ist.
  • In zumindest einer Ausführungsform gemäß dem zweiten Aspekt wird ein System umfassend einen Träger zur Kontaktierung eines Halbleiterbauelements und ein Halbleiterbauelement gemäß dem ersten Aspekt angegeben, wobei der Träger einen sich lateral erstreckenden Anschlussbereich aufweist. Die Kontaktfläche ist zumindest stellenweise von einem Lotmaterial zur elektrischen Überbrückung der wenigstens einen Ausnehmung durch das Lotmaterial bedeckt. Das Halbleiterbauelement ist derart auf dem Träger angeordnet, dass die Kontaktfläche dem Anschlussbereich zugewandt und durch das Lotmaterial mit dem Anschlussbereich verbunden ist.
  • Gemäß einem dritten Aspekt der Erfindung werden ein System umfassend einen Träger zur Kontaktierung eines Halbleiterbauelements und ein Halbleiterbauelement angegeben.
  • Bei dem Halbleiterbauelement handelt es sich insbesondere um eine LED. Das Halbleiterbauelement kann insbesondere in vereinzelter Form vorliegen oder aber Teil eines Halbleiterverbunds sein. Die anhand des Halbleiterbauelements im Folgenden beschriebenen Merkmale können auch auf die weiteren Halbleiterbauelemente des Verbunds übertragen werden. Bei dem Träger handelt es sich insbesondere um einen IC. Der Träger kann im Falle eines Halbleiterverbundes insbesondere zur Kontaktierung sämtlicher Halbleiterbauelemente des Verbundes eingerichtet sein.
  • In zumindest einer Ausführungsform gemäß dem dritten Aspekt weist der Träger eine sich lateral erstreckende Kontaktfläche auf. Als Kontaktfläche ist hier ein Kontakt des Trägers bezeichnet, der zur separaten Kontaktierung eines Anschlussbereichs des Halbleiterbauelements vorgesehen ist. Im Falle eines Halbleiterverbundes kann der Träger jeweils eine Kontaktfläche zur separaten Kontaktierung sämtlicher Halbleiterbauelemente des Verbundes aufweisen.
  • In zumindest einer Ausführungsform gemäß dem dritten Aspekt ist die Kontaktfläche lateral derart unterbrochen ausgebildet, dass Material der Kontaktfläche wenigstens eine Ausnehmung lateral begrenzt. Beispielhaft kann die Kontaktfläche hierzu zunächst vollständig auf dem Träger aufgebracht und nachfolgend stellenweise abgetragen sein, beispielhaft durch Ätzen oder Schlitzen, um die wenigstens eine Ausnehmung auszubilden. Alternativ kann die Ausnehmung im Zuge der Ausbildung der Kontaktfläche ausgebildet sein, beispielhaft mittels Maskierung.
  • In zumindest einer Ausführungsform gemäß dem dritten Aspekt ist die Kontaktfläche zumindest stellenweise von einem Lotmaterial zur elektrischen Überbrückung der wenigstens einen Ausnehmung durch das Lotmaterial bedeckt. Das Lotmaterial ist bevorzugt so aufgebracht, dass sämtliche Ausnehmungen elektrisch überbrückt bzw. galvanisch verbunden sind. Insbesondere ist vorgesehen, dass das Lotmaterial die Kontaktfläche und sämtliche Ausnehmungen im Wesentlichen vollflächig bedeckt, um eine gleichmäßige Stromverteilung in dem Halbleiterbauelement zu erreichen. Im Rahmen der Fertigung kann es jedoch vorkommen, dass das zur Überbrückung der Ausnehmung vorgesehene Lotmaterial lediglich partiell aufgetragen und die Lötstelle als unzureichend einzustufen ist.
  • In zumindest einer Ausführungsform gemäß dem dritten Aspekt weist das Halbleiterbauelement einen Anschlussbereich auf und ist derart auf dem Träger angeordnet, dass der Anschlussbereich der Kontaktfläche zugewandt und durch das Lotmaterial mit der Kontaktfläche verbunden ist. Der Anschlussbereich ist insbesondere elektrisch leitfähig ausgebildet. Als Anschlussbereich wird hier insbesondere eine Metallisierung bezeichnet, die zur Kontaktierung einer Epitaxie des Halbleiterbauelements vorgesehen ist. Der Anschlussbereich kann insbesondere eine Unterseite bzw. einen Teil der Unterseite des Halbleiterbauelements bilden. Im Falle, dass das Halbleiterbauelement als LED ausgebildet ist, ist der Anschlussbereich insbesondere auf einer der Hauptabstrahlrichtung abgewandten Seite der LED angeordnet. Das Halbleiterbauelement ist insbesondere mittels des Lotmaterials elektrisch und mechanisch mit dem Träger verbunden. Neben dem Anschlussbereich weist das Halbleiterbauelement insbesondere einen zweiten Anschluss auf, der separat zu dem Anschlussbereich ausgebildet und angeordnet ist, beispielhaft zur Kontaktierung mittels eines Drahts auf einer Oberseite des Halbleiterbauelements oder getrennt von dem Anschlussbereich ebenfalls auf der Unterseite des Halbleiterbauelements. Im Falle eines Halbleiterverbunds kann der zweite Anschluss insbesondere ein gemeinsamer Kontakt, beispielhaft ein Kathodenkontakt eines Diodenarrays sein.
  • In zumindest einer Ausführungsform gemäß dem dritten Aspekt wird ein System umfassend einen Träger zur Kontaktierung eines Halbleiterbauelements und ein Halbleiterbauelement angegeben, wobei der Träger eine sich lateral erstreckende Kontaktfläche aufweist, die lateral derart unterbrochen ausgebildet ist, dass Material der Kontaktfläche wenigstens eine Ausnehmung lateral begrenzt. Die Kontaktfläche ist zumindest stellenweise von einem Lotmaterial zur elektrischen Überbrückung der wenigstens einen Ausnehmung durch das Lotmaterial bedeckt. Das Halbleiterbauelement weist einen Anschlussbereich auf und ist derart auf dem Träger angeordnet, dass der Anschlussbereich der Kontaktfläche zugewandt und durch das Lotmaterial mit der Kontaktfläche verbunden ist. Durch die Unterbrechung der Kontaktfläche kann eine Verteilung von Wirbelströmen, die bei geeigneter Anregung des auf dem Träger verlöteten Halbleiterbauelements mittels eines magnetischen Wechselfeldes in der Kontaktfläche induziert werden, beeinflusst und insbesondere nachweisbar gestört sein. Insbesondere kann so beispielsweise im Rahmen eines Wafertests eine zuverlässige Bewertung der Benetzung der Kontaktfläche ohne zusätzlichen Verdrahtungs- und vergleichsweise geringem Zeitaufwand erfolgen. Im Falle eines Halbleiterverbunds können dadurch aufzuwendende Kosten bei Überprüfung der einzelnen Lötstellen gering gehalten werden, so dass insbesondere sämtliche Lötstellen überprüft werden können. Dies ermöglicht eine kontinuierliche Prozesskontrolle in der Assemblierung des Halbleiterbauelements, was wiederum zur Stabilität des Herstellungsprozesses beiträgt.
  • In zumindest einer Ausführungsform gemäß dem ersten, zweiten oder dritten Aspekt ist das Halbleiterbauelement als lichtemittierende Diode ausgebildet.
  • In zumindest einer Ausführungsform gemäß dem ersten, zweiten oder dritten Aspekt beträgt ein Verhältnis zwischen einem durch Material der Kontaktfläche bedeckten Bereich und einem durch Material der Kontaktfläche lateral begrenztem Bereich frei von Material der Kontaktfläche zwischen 1:1 und 100:1, insbesondere zwischen 2:1 und 30:1, bevorzugt zwischen 5:1 und 10:1.
  • In zumindest einer Ausführungsform gemäß dem ersten, zweiten oder dritten Aspekt ist die Kontaktfläche lateral kreisförmig oder rechteckig ausgebildet.
  • In zumindest einer Ausführungsform gemäß dem ersten, zweiten oder dritten Aspekt ist wenigstens eine Ausnehmung lateral als Kreis, Kreisring oder Kreisringabschnitt um einen lateralen Mittelpunkt der Kontaktfläche ausgebildet. Hierdurch ist eine Verteilung von Wirbelströmen in der Kontaktfläche bei geeigneter Anregung durch ein magnetisches Wechselfeld besonders beeinträchtigt.
  • In zumindest einer Ausführungsform gemäß dem zweiten oder dritten Aspekt beträgt eine Größe der Kontaktfläche zwischen 2,5 · 10-15 m2 und 2,5 · 10-9 m2, insbesondere zwischen 2,5 · 10-11 m2 und 1 · 10-10 m2.
  • In zumindest einer Ausführungsform gemäß dem zweiten oder dritten Aspekt ist die Kontaktfläche derart unterbrochen, dass die Kontaktfläche wenigstens zwei Kontaktsegmente aufweist, die nicht durch Material der Kontaktfläche verbunden sind. Die Kontaktfläche ist von dem Lotmaterial zur derartigen elektrischen Verbindung der wenigstens zwei Kontaktsegmente bedeckt, dass die wenigstens zwei Kontaktsegmente und der Anschlussbereich im bestimmungsgemäßen Betrieb des Halbleiterbauelements auf einem Potential liegen. In anderen Worten erstreckt sich wenigstens eine Ausnehmung lateral derart durch die Kontaktfläche, dass sich wenigstens zwei vollständig galvanisch voneinander getrennte Kontaktsegmente ergeben, die bei hinreichender Lötstelle lediglich durch das Lotmaterial elektrisch verbunden sind. Die Kontaktsegmente bilden also insbesondere einen gemeinsamen Kontakt zum Betreiben des Halbleiterbauelements. Im Rahmen der Fertigung kann es jedoch vorkommen, dass das elektrischen Verbindung der Kontaktsegmente vorgesehene Lotmaterial lediglich partiell aufgetragen und die Lötstelle als unzureichend einzustufen ist.
  • In zumindest einer Ausführungsform gemäß dem zweiten oder dritten Aspekt erstreckt sich wenigstens eine Ausnehmung lateral geradlinig durch den lateralen Mittelpunkt der Kontaktfläche, so dass die Kontaktfläche durch die entsprechende Ausnehmung in zwei Hälften geteilt ist, die nicht durch Material der Kontaktfläche verbunden sind. Gemäß einem vierten Aspekt der Erfindung sind in zumindest einer Ausführungsform gemäß dem zweiten oder dritten Aspekt wenigstens zwei Kontaktsegmente punktsymmetrisch bezüglich des lateralen Mittelpunkts der Kontaktfläche ausgebildet, wobei jeweils wenigstens zwei zueinander um 180° gespiegelte Kontaktsegmente ein Kontaktpaar bilden. Der Träger weist je Kontaktpaar eine Stromquelle auf, die mit einem ersten Versorgungsanschluss gekoppelt und eingerichtet ist, einen vorgegebenen Strom in ein erstes Kontaktsegment des jeweiligen Kontaktpaars einzuprägen. Der Träger weist je Kontaktpaar einen Widerstand und einen Schalter auf, wobei der Widerstand mit einem zweiten Versorgungsanschluss gekoppelt und über den Schalter steuerbar mit einem zweiten Kontaktsegment des jeweiligen Kontaktpaars koppelbar ausgebildet ist.
  • Bei dem ersten Versorgungsanschluss kann es sich beispielsweise um einen Versorgungsspannungsanschluss handeln. Bei dem zweiten Versorgungsanschluss handelt es sich beispielhaft um einen Masseanschluss. Beispielsweise können jeweils genau zwei Kontaktsegmente ein Kontaktpaar bilden. Alternativ können auch mehrere, in radialer Richtung bezüglich des Mittelpunkts benachbarte Kontaktsegmente ein erstes Kontaktsegment bilden und zusammen mit mehreren entgegen der radialen Richtung bezüglich des Mittelpunkts benachbarte Kontaktsegmente, die ein zweites Kontaktsegment bilden, das bezüglich des Mittelpunkts um 180° zu dem ersten Kontaktsegment gespiegelt ist, ein Kontaktpaar bilden.
  • Durch separate Bestromung der einzelnen Kontaktpaare und geeigneter Überprüfung, ob der am jeweils ersten Kontaktsegment zugeführte Strom über das jeweils zweite Kontaktsegment abfließt, kann nach erfolgter Verlötung des Halbleiterbauelements auf dem Träger, beispielhaft im Rahmen eines sogenannten „End-of-Line“ (EoL)-Tests, eine zuverlässige Bewertung der Benetzung der Kontaktfläche mit vergleichsweise geringem Verdrahtungs- und Zeitaufwand erfolgen. Im Falle eines Halbleiterverbunds können dadurch aufzuwendende Kosten bei Überprüfung der einzelnen Lötstellen gering gehalten werden, so dass insbesondere sämtliche Lötstellen überprüft werden können. Dies ermöglicht eine kontinuierliche Prozesskontrolle in der Assemblierung des Halbleiterbauelements, was wiederum zur Stabilität des Herstellungsprozesses beiträgt.
  • In zumindest einer Ausführungsform gemäß dem vierten Aspekt umfasst die Kontaktfläche zwischen einem und drei Kontaktpaare, insbesondere genau zwei Kontaktpaare.
  • Gemäß einem fünften Aspekt der Erfindung wird ein Verfahren zur Überprüfung einer Lötstelle angegeben. Bei dem Verfahren wird ein System gemäß dem zweiten, dritten oder vierten Aspekt bereitgestellt. Ein magnetisches Primärwechselfeld wird schräg zu der Kontaktfläche zur Induktion eines elektrischen Wirbelstroms in der Kontaktfläche und dem Lotmaterial erzeugt. Ein Sekundärfeldkennwert wird ermittelt, der repräsentativ ist für ein durch den elektrischen Wirbelstrom induziertes Sekundärwechselfeld. Abhängig von dem Sekundärfeldkennwert wird überprüft, ob die Kontaktfläche zumindest stellenweise von einem Lotmaterial so bedeckt ist, dass die wenigstens eine Ausnehmung durch das Lotmaterial elektrisch überbrückt ist.
  • In zumindest einer Ausführungsform gemäß dem fünften Aspekt wird eine Erregerspule bereitgestellt, mittels der das magnetische Primärwechselfeld erzeugt wird. Eine Impedanz der Erregerspule wird erfasst. Abhängig von der Impedanz der Erregerspule wird der Sekundärfeldkennwert ermittelt. Insbesondere kann in diesem Zusammenhang eine Amplitude des durch die Erregerspule fließenden Stroms und/oder ein Phasenversatz zwischen einer an der Erregerspule anliegenden Spannung und dem durch die Erregerspule fließenden Strom erfasst werden.
  • In zumindest einer Ausführungsform gemäß dem fünften Aspekt wird eine Empfängerspule bereitgestellt, mittels der das induzierte Sekundärwechselfeld erfasst wird. Abhängig von dem erfassten Sekundärwechselfeld wird der Sekundärfeldkennwert ermittelt.
  • In zumindest einer Ausführungsform gemäß dem fünften Aspekt wird im Falle, dass der Sekundärfeldkennwert einen vorgegebenen Schwellenwert überschreitet, die Lötstelle zwischen dem Träger (20) und dem Halbleiterbauelement (10) als hinreichend eingestuft. Anderenfalls wird die Lötstelle als unzureichend eingestuft. Insbesondere wird die Lötstelle als hinreichend eingestuft, wenn der Sekundärfeldkennwert repräsentativ ist für ein vergleichsweise starkes Sekundärwechselfeld, beispielsweise bei einer hohen erfassten Impedanz. Wenn der Sekundärfeldkennwert repräsentativ ist für ein vergleichsweise schwaches Sekundärwechselfeld kann die Lötstelle hingegen als unzureichend eingestuft werden.
  • Gemäß einem sechsten Aspekt der Erfindung wird ein Verfahren zur Überprüfung einer Lötstelle angegeben. Bei dem Verfahren wird ein System gemäß dem vierten Aspekt bereitgestellt. Sequentiell je Kontaktpaar wird:
    • - die Stromquelle in einen angeschalteten Zustand versetzt, in dem ein vorgegebener Strom in ein erstes Kontaktsegment des jeweiligen Kontaktpaars eingeprägt wird, wobei die jeweilige Stromquelle anderer Kontaktpaare in einen ausgeschalteten Zustand versetzt wird.
    • - der Schalter in einen Kopplungszustand versetzt, in dem der zweite Versorgungsanschluss über den Widerstand mit einem zweiten Kontaktsegment des jeweiligen Kontaktpaars gekoppelt wird, wobei der jeweilige Schalter anderer Kontaktpaare jeweils in einen Entkopplungszustand versetzt wird.
    • - ein Spannungskennwert ermittelt, der repräsentativ ist für eine an dem ersten und/oder zweiten Kontaktsegment des jeweiligen Kontaktpaars anliegende Spannung.
    • - abhängig von dem Spannungskennwert überprüft, ob die Kontaktfläche zumindest stellenweise von Lotmaterial so bedeckt ist, dass die zwei Kontaktsegmente des jeweiligen Kontaktpaars durch das Lotmaterial elektrisch überbrückt sind. Die jeweilige Stromquelle wird insbesondere erst in den angeschalteten Zustand versetzt, wenn sich alle Stromquellen der anderen Kontaktpaare in dem ausgeschalteten Zustand befinden. In dem ausgeschalteten Zustand wird kein Strom in das jeweilige Kontaktsegment eingeprägt. Der jeweilige Schalter wird insbesondere erst in den Kopplungszustand versetzt, wenn sich alle Schalter der anderen Kontaktpaare in dem Entkopplungszustand befinden. In dem Entkopplungszustand ist der zweite Versorgungsanschluss von dem jeweiligen zweiten Kontaktsegment entkoppelt. Der Spannungskennwert wird insbesondere erst ermittelt, wenn sich alle Stromquellen und Schalter in einem vorgegebenen Zustand befinden und sich eine stabile Spannung an dem jeweiligen ersten und/oder zweiten Kontaktsegment eingestellt hat.
  • In zumindest einer Ausführungsform gemäß dem sechsten Aspekt wird eine Speichereinheit bereitgestellt, umfassend einen vorgegebenen logischen Speicherwert. Je Kontaktpaar wird abhängig von dem Spannungskennwert ein logischer Wert ermittelt, der repräsentativ ist dafür, dass die zwei Kontaktsegmente des jeweiligen Kontaktpaars durch das Lotmaterial elektrisch überbrückt sind. Je Kontaktpaar wird der logische Wert logisch mit dem Speicherwert verknüpft und das Ergebnis als neuer Speicherwert in die Speichereinheit geschrieben. Abhängig von dem Speicherwert wird überprüft, ob die zwei Kontaktsegmente jedes Kontaktpaars durch das Lotmaterial elektrisch überbrückt sind. Der vorgegebene logische Speicherwert beträgt insbesondere logisch „1“. In diesem Fall erfolgt die logische Verknüpfung mittels logisch „UND“. Bei der Speichereinheit kann es sich insbesondere um ein Flipflop handeln. Durch die Verknüpfung kann insbesondere eine zuverlässige Bewertung der Benetzung der Kontaktfläche mit vergleichsweise geringem Verdrahtungs- und Zeitaufwand erfolgen, beispielhaft im Rahmen eines Selbsttests innerhalb eines EoL-Tests. Auf eine hochgenaue Widerstandsmessung außerhalb des Halbleiterbauelements kann in diesem Zusammenhang verzichtet werden.
  • Gemäß einem siebten Aspekt der Erfindung wird ein Scheinwerfer für ein Kraftfahrzeug angegeben. Bei dem Scheinwerfer kann es sich insbesondere um eine Front-, oder Heckbeleuchtung des Kraftfahrzeugs handeln. Der Scheinwerfer umfasst ein System gemäß dem zweiten, dritten oder vierten Aspekt.
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
  • Es zeigen:
    • 1a, 1b eine Anordnung zur Überprüfung einer Lötstelle und Ersatzschaltbild,
    • 2a, 2b Ausführungsvarianten der Kontaktfläche des Trägers gemäß 1a,
    • 3a, 3b ein erstes Ausführungsbeispiel der Ausführungsvarianten der Kontaktfläche gemäß 2a, 2b,
    • 4a, 4b beispielhaft vollflächige Benetzung der Kontaktfläche der Ausführungsvarianten des ersten Ausführungsbeispiels gemäß 3a, 3b,
    • 5a, 5b beispielhaft partielle Benetzung der Kontaktfläche der Ausführungsvarianten des ersten Ausführungsbeispiels gemäß 3a, 3b,
    • 6 ein erstes Ausführungsbeispiel einer Anordnung zur Überprüfung der Lötstelle zwischen einem Halbleiterbauelement und einem Träger mit einer Kontaktfläche gemäß 3a, 3b,
    • 7 Verfahren zur Überprüfung der Lötstelle durch die Anordnung gemäß 6,
    • 8a, 8b ein zweites Ausführungsbeispiel der Kontaktfläche des Trägers gemäß 2a in einer ersten und zweiten Ausführungsvariante,
    • 8c beispielhaft vollflächige Benetzung der Kontaktfläche der zweiten Ausführungsvariante des zweiten Ausführungsbeispiels gemäß 8b,
    • 8d beispielhaft partielle Benetzung der Kontaktfläche der zweiten Ausführungsvariante des zweiten Ausführungsbeispiels gemäß 8b,
    • 9 ein zweites Ausführungsbeispiel einer Anordnung zur Überprüfung der Lötstelle zwischen einem Halbleiterbauelement und einem Träger mit einer Kontaktfläche gemäß 8a, 8b, und
    • 10 Verfahren zur Überprüfung der Lötstelle durch die Anordnung gemäß 9.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
  • Gestrichelt dargestellte Umrandungen deuten eine Funktionseinheit der darin angeordneten Elemente an. Eine Lötverbindung zwischen einem Halbleiterbauelement und einem Träger wie einem IC, auf dem das Halbleiterbauelement zur Kontaktierung montiert ist, kann mittels eines optischen Verfahrens überprüft werden, etwa durch Bestrahlung mit UV- oder Röntgenstrahlung und Ermittlung eines Kontrasts innerhalb der Kontaktstelle als Indikation über die Qualität der Lötverbindung. Ein derartiges Verfahren erfordert jedoch einen relativ hohen Zeitaufwand; im Falle, dass die Kontaktstelle von Metall umgeben ist, ist zudem lediglich ein geringer Kontrast messbar, was die Zuverlässigkeit der Qualitätsbewertung einschränkt.
  • Alternativ kann ein elektrisches Verfahren zur Überprüfung der Lötverbindung eingesetzt werden, beispielsweise eine Kelvin- bzw. Vierdrahtmessung. 1a zeigt eine Anordnung zur Überprüfung einer Lötstelle. Die Anordnung umfasst ein System 100. Das System 100 weist ein Halbleiterbauelement 10 mit einem Anschlussbereich 11 als Anodenkontakt und einem weiteren Anschluss 12 als Kathodenkontakt sowie einen Träger 20 mit einer Kontaktfläche 21 und einem weiteren Kontakt 22 auf. Bei dem Halbleiterbauelement 10 handelt es sich beispielsweise um eine lichtemittierende Diode, die vereinzelt oder im Verbund, beispielsweise in Form eines LED-Arrays, vorliegen kann. Bei dem Träger handelt es sich beispielsweise um eine integrierte Schaltung, insbesondere um ein Silizium IC. Das Halbleiterbauelement 10 ist derart auf dem Träger angeordnet, dass der Anschlussbereich 11 der Kontaktfläche 21 zugewandt ist. Über ein Lotmaterial 3 ist der Anschlussbereich 11 mit der Kontaktfläche 21 elektrisch gekoppelt und mechanisch verbunden. Der weitere Anschluss 12 und weitere Kontakt 22 sind mit einem Spannungsmessgerät 200 und einer Stromquelle 300 gekoppelt. Wie in dem Ersatzschaltbild der 1b dargestellt ist dem Lotmaterial 3 dabei ein Widerstand R_3, dem Halbleiterbauelement 10 ein Widerstand R_10 und dem Träger ein Widerstand R_20 zugeordnet, die zusammen einen Serienwiderstand bilden. Eine an dem Serienwiderstand abfallende Spannung bei Einprägung eines vorgegebenen Stroms I durch die Stromquelle 300 wird bei hochohmiger Messung durch das Spannungsmessgerät 200 (Strom IU « I) erfasst. Insbesondere können Strom und Spannung an dem weiteren Anschluss 12 und dem weiteren Kontakt 22 gemessen werden, um Rückschlüsse auf den Serienwiderstand zu ziehen. Der Serienwiderstand kann dann als Bewertungskriterium der Lötverbindung herangezogen werden. Im Gegensatz zu dem optischen Verfahren ist durch die zusätzlichen Testleitungen jedoch ein erhöhter Verdrahtungsaufwand erforderlich, was etwa bei einer Matrixanordnung mehrerer Halbleiterbauelemente nebeneinander zu Platzproblemen führen kann, insbesondere bei fortschreitender Reduktion der Pixelgröße im Falle eines LED-Arrays. Insbesondere bei Assemblierung einer LED-Matrix auf einem IC in der Auflösung von zum Beispiel 320x80 Pixel, kann ein einzelner Anodenkontakt einen Durchmesser im Bereich von 10 µm oder weniger aufweisen, während ein Kathodenkontakt vollflächig ausgeführt und damit weniger anfällig sein kann. Überdies kann eine Erhöhung des Serienwiderstandes nicht nur durch eine unzureichende Lötverbindung begründet, sondern auch auf Epitaxie oder Metallisierung zurückzuführen sein, was durch Messung des Serienwiderstands nicht eindeutig feststellbar ist und dadurch die Zuverlässigkeit der Qualitätsbewertung einschränkt. Schließlich ist das beschriebene Verfahren lediglich bei Teststrukturen mit niederohmigen Pfad anwendbar. Da die Lötverbindung ein besonders kritischer Punkt bei der Fertigung von aktiven Matrix LEDs ist, ist es im Zuge der Produktion notwendig die Qualität der Verbindung der beiden Lötpartner zerstörungsfrei und bei jedem Chip auf Waferlevel zu prüfen.
  • Anhand der 2a und 2b ist jeweils eine Ausführungsvariante der Kontaktfläche 21 des Trägers 20 gemäß 1a dargestellt. Die Kontaktfläche 21 kann auch als Lötpad bezeichnet werden und besteht aus einer durchgehenden leitenden Fläche, die z.B. rechteckig (2a) oder rund (2b) ausgebildet ist.
  • Im Folgenden wird eine Unterteilung des Lötpads auf Seiten des IC in Segmente und/oder Abschnitte bzw. Bereiche vorgeschlagen, welche nachfolgend durch das Lotmaterial 3 aufgehoben werden soll, um eine vollflächige Benetzung der Kontaktfläche 21 von einer nur partiellen Benetzung im assemblierten Zustand der LED unterscheiden zu können.
  • Gemäß einem ersten Ausführungsbeispiel ist in den 3a und 3b jeweils eine Ausführungsvariante der Kontaktfläche 21 des Trägers 20 dargestellt, in der mehrere Ausnehmungen 1a, 1b, 1c und 1d ausgebildet sind. Die Ausnehmungen la-ld weisen in diesen Ausführungsvarianten jeweils eine Kreisringabschnittform auf und sind punktsymmetrisch um einen Mittelpunkt der Kontaktfläche 21 angeordnet und durch Stege durch den Mittelpunkt aus Material der Kontaktfläche 21 voneinander getrennt. In anderen Ausführungsvarianten können die Ausnehmungen la-ld auch eine zusammenhängende Unterbrechung der Kontaktfläche bilden und beispielsweise kreisförmig oder kreisringförmig ausgebildet sein. Insbesondere ist bzw. sind die Ausnehmung(en) derart angeordnet und geformt, dass ein Wirbelstrom Iw in der Kontaktfläche 21 beeinträchtigt ist. Wie anhand der 3a, 3b schematisch verdeutlicht, ist die Kontaktfläche 21 in Stromrichtung teilweise geschlitzt, so dass sich in diesem Bereich kein Wirbelstrom ausbildet. In einem assemblierten Zustand des Halbleiterbauelements 10, also wenn dieses auf dem Träger 20 angeordnet und elektrisch wie mechanisch mittels des Lotmaterials 3 mit diesem verbunden ist, kann eine Verteilung des Lotmaterial 3 auf der Kontaktfläche 21 fertigungsbedingten Schwankungen unterliegen.
  • Anhand der 4a, 4b und 5a, 5b ist für die beiden Ausführungsvarianten jeweils ein Fall der im Wesentlichen vollflächigen Benetzung der Kontaktfläche 21 durch Lotmaterial 3 (4a, 4b) sowie der lediglich partiellen Benetzung (5a, 5b) dargestellt.
  • In den 4a, 4b benetzt das Lotmaterial 3 insbesondere auch einen durch die Ausnehmungen la-ld gebildeten leiterfreien Bereich der Kontaktfläche 21, so dass in Verbindung mit dem Lotmaterial 3 eine durchgehende Leiterfläche gebildet ist, in der sich Wirbelströme IW im Vergleich zu der bloßen Kontaktfläche gemäß 3a bzw. 3b messbar freier ausbreiten können. Bei schlechten oder gar fehlerhaften Lötverbindungen, insbesondere wenn das Lotmaterial 3 die Ausnehmungen la-ld nur teilweise benetzt (5a, 5b), können sich hingegen messbar weniger Wirbelströme IW in der Kontaktfläche 21 und dem Lotmaterial 3 ausbreiten. Durch die vorgeschlagene Unterteilung des Lötpads ist eine aufwandarme und zerstörungsfreie Bewertung der Benetzung des Lötpads des assemblierten Bauelements im Rahmen eines Wafertest möglich.
  • Anhand 6 ist ein erstes Ausführungsbeispiel einer Anordnung 101 zur Überprüfung der Lötstelle eines Halbleiterbauelements 10 dargestellt, welches auf einem Träger 20 mit einer Kontaktfläche 21 gemäß dem ersten Ausführungsbeispiel angeordnet und elektrisch und mechanisch mittels Lotmaterial 3 verbunden ist. Die Anordnung 101 umfasst eine Erregerspule L1 zur Erzeugung eines magnetischen Primärwechselfelds H1 sowie in der dargestellten Ausführungsvariante eine Empfängerspule L2 zur Erfassung eines magnetischen Sekundärwechselfelds H2. In anderen Ausführungsvarianten kann die Anordnung 101 statt der Empfängerspule L2 auch eine Einrichtung zur Erfassung der Stromamplitude, des Phasenversatzes oder der Impedanz bei Betrieb der Erregerspule L1 aufweisen.
  • Zur Überprüfung der Lötstelle wird in einem Schritt S11 ( 7) zunächst die Erregerspule L1 derart bezüglich des Trägers 20 mit dem assemblierten Halbleiterbauelement 10 angeordnet, dass ihre Wicklungen im Wesentlichen parallel zu einer Haupterstreckungsebene der Kontaktfläche 21 ausgerichtet sind.
  • Daraufhin wird in einem Schritt S12 das magnetische Primärwechselfeld H1 erzeugt, indem eine Wechselspannung an der Erregerspule L1 angelegt und ein mittel- bis hochfrequenter Wechselstrom eingeprägt wird. Bedingt durch dieses magnetische Primärwechselfeld werden in elektrisch leitfähigen Werkstoffen entsprechend dem Induktionsgesetz Spannungen induziert die zur Ausbildung einer Wirbelstromverteilung in der Kontaktfläche 21 und dem Lotmaterial 3 führen. Durch den Wechselstrom der Wirbelstromverteilung wird überdies ein magnetisches Sekundärwechselfeld H2 generiert, das dem magnetischen Primärwechselfeld H1 entgegenwirkt. Eine vom Lotmaterial 3 unbedeckte Ausnehmung 1a in der Kontaktfläche 21 führt dabei zur Störung der Wirbelstromverteilung.
  • In einem darauffolgenden Schritt S13 wird die Wirkung des magnetischen Sekundärwechselfeldes H2 erfasst. Gemäß der Ausführungsvariante der 6 kann das magnetische Sekundärwechselfeldes H2 mittels der Empfängerspule L2 erfasst werden. In anderen Ausführungsvarianten wird die Stromamplitude, des Phasenversatzes oder der Impedanz im Betrieb der Erregerspule L1 ermittelt. War der Lötprozess erfolgreich (4a, 4b), sind die Ausnehmungen la-ld ( 3a, 3b) überbrückt, sodass ein im Wesentlichen ungestörter Wirbelstrom IW fließen kann. Bei unzureichenden Lötstellen (5a, 5b) ist hingegen eine deutlich geringere Fläche verfügbar, die von dem magnetischen Primärwechselfeld H1 durchdrungen werden kann. Überdies ist eine Fläche, in der sich der Wirbelstrom IW ausbreiten kann, reduziert, so dass das magnetische Sekundärwechselfeld H2 im Vergleich deutlich abgeschwächt bzw. eine deutlich geringere Impedanz der anregenden Spule messbar ist.
  • 8a zeigt eine erste Ausführungsvariante der Kontaktfläche 21 des Trägers 20 gemäß einem zweiten Ausführungsbeispiel, in der mehrere durch den Mittelpunkt geradlinig verlaufende Ausnehmungen 1e, If ausgebildet sind, die die Kontaktfläche 21 in vier galvanisch voneinander getrennte Kontaktsegmente 21a, 21b, 21c und 21d gleicher Größe unterteilen. Die Kontaktsegmente 21a-21d weisen in dieser Ausführungsvariante jeweils eine Kreisringabschnittform auf und sind punktsymmetrisch um einen Mittelpunkt der Kontaktfläche 21 angeordnet.
  • 8b zeigt eine zweite Ausführungsvariante der Kontaktfläche 21 des Trägers 20 gemäß dem zweiten Ausführungsbeispiel, in der analog zu dem ersten Ausführungsbeispiel (3a, 3b) zusätzlich zu den geradlinigen Ausnehmungen 1e, If gemäß 8a kreis- bzw. kreisringförmige Ausnehmungen 1a-1c in der Kontaktfläche 21 ausgebildet sind, die die Kontaktsegmente 21a-21d gemäß 8a in weitere Unter-Kontaktsegmente 21a-1, 21a-2 unterteilen.
  • Anhand der 8c und 9c ist analog zu den 4a, 4b, und 5a, 5b jeweils ein Fall der im Wesentlichen vollflächigen Benetzung der Kontaktfläche 21 durch Lotmaterial 3 sowie der lediglich partiellen Benetzung dargestellt.
  • In einem zweiten Ausführungsbeispiel einer Anordnung 102 zur Überprüfung der Lötstelle eines Halbleiterbauelements 10, welches auf einem Träger 20 mit einer Kontaktfläche 21 gemäß dem zweiten Ausführungsbeispiel angeordnet und elektrisch und mechanisch mittels Lotmaterial 3 verbunden ist, weist der Träger 20 (9) einen ersten Schalter S1, einen ersten Widerstand R1, eine erste Stromquelle 301 sowie einen Versorgungsspannungsanschluss V1 und einen Masseanschluss V2 auf. Ein erstes Kontaktsegment 21a der Kontaktfläche 21 umfasst ein erstes Unter-Kontaktsegment 21a-1 und ein zweites Unter-Kontaktsegment 21a-2, die bezüglich des Mittelpunkts der Kontaktfläche 21 in radialer Richtung benachbart sind. Ein zweites Kontaktsegment 21d ist bezüglich des Mittelpunkts der Kontaktfläche 21 um 180° punktsymmetrisch zu dem ersten Kontaktsegment 21a angeordnet und ausgebildet und bildet mit dem ersten Kontaktsegment 21a ein Kontaktpaar. Analog hierzu bilden die Kontaktsegmente 21b, 21c ein weiteres Kontaktpaar. Das erste Kontaktsegment 21a, insbesondere das in der radialen Richtung bezüglich des Mittelpunkts der Kontaktfläche 21 äußerste Unter-Kontaktsegment 21a-1, ist über den ersten Schalter S1 und dem ersten Widerstand R1 mit dem Masseanschluss V2 steuerbar koppelbar. Das zweite Kontaktsegment 21d, insbesondere das in der radialen Richtung bezüglich des Mittelpunkts der Kontaktfläche 21 äußerste Unter-Kontaktsegment, ist über die erste Stromquelle 301 mit dem Versorgungsspannungsanschluss V1 gekoppelt, die steuerbar eingerichtet ist, einen vorgegebenen Strom I1 in das zweite Kontaktsegment 21d einzuprägen. Analog hierzu weist der Träger 20 darüber hinaus einen zweiten Schalter S2, einen zweiten Widerstand R2 und eine zweite Stromquelle 302 auf, die mit dem weiteren Kontaktpaar 21b, 21c entsprechend verschaltet sind.
  • Zur Überprüfung der Lötstelle werden in einem Schritt S21 (10) zunächst beide Schalter S1, S2 und Stromquellen 301, 302 derart angesteuert, dass die Kontaktsegmente 21a, 21b von dem Masseanschluss V2 getrennt (Entkopplungszustand der Schalter S1, S2) und kein Strom I1, I2 in die Kontaktsegmente 21c, 21d eingeprägt wird (ausgeschalteter Zustand der Stromquellen 301, 302).
  • Daraufhin wird in einem Schritt S22 die erste Stromquelle 301 in einen angeschalteten Zustand versetzt, so dass der vorgegebene Strom I1 in das zweite Kontaktsegment 21d eingeprägt wird. Darüber hinaus wird der erste Widerstand R1 durch versetzen des ersten Schalters S1 in einen Kopplungszustand mit dem ersten Kontaktsegment 21a verbunden. Überdeckt das Lotmaterial 3 die Ausnehmungen 1a-1f derart, dass das erste und zweite Kontaktsegment 21a, 21d galvanisch gekoppelt sind, so stellt sich an dem zweiten Kontaktsegment 21d Massepotential ein. Ist hingegen die Lötverbindung fehlerhaft bzw. keine galvanische Verbindung zwischen dem ersten und zweiten Kontaktsegment 21a, 21d vorhanden, so entspricht das Potential am zweiten Kontaktsegment 21d dem des Versorgungsspannungsanschluss V1.
  • In einem darauffolgenden Schritt S23 wird die an dem zweiten Kontaktsegment 21d anliegende Spannung ermittelt und abhängig von der ermittelten Spannung überprüft, ob die Kontaktsegmente 21a, 21d galvanisch gekoppelt sind. Das Ergebnis der Überprüfung wird beispielhaft in einer nicht näher dargestellten Speichereinheit des Trägers 20 wie einem Flipflop hinterlegt.
  • Anschließend wird in einem Schritt S24 der erste Schalter S1 und die erste Stromquelle 301 wieder in den Entkopplungs- bzw. ausgeschalteten Zustand versetzt.
  • Daraufhin wird in einem Schritt S25 analog zu dem Schritt S22 die zweite Stromquelle 302 in den angeschalteten Zustand und der zweite Schalter S2 in den Kopplungszustand versetzt.
  • Analog zu dem Schritt S23 wird in einem anschließenden Schritt S26 überprüft, ob die Kontaktsegmente 21b, 21c galvanisch gekoppelt sind. Das Ergebnis der Überprüfung wird beispielhaft in der Speichereinheit des Trägers 20 hinterlegt. Insbesondere kann hierzu in einem Schritt S27 eine konjunktive Verknüpfung mit dem in Schritt S23 hinterlegten Ergebnis erfolgen, beispielhaft mittels logisch „UND“, so dass das in der Speichereinheit hinterlegte Ergebnis repräsentativ dafür ist, ob die entsprechenden Kontaktsegmente 21a-21d beider Kontaktpaare jeweils galvanisch gekoppelt sind. Im Rahmen eines EOL Testes kann so nachgewiesen werden, welche Ausformung die Lötverbindung aufweist.
  • Das Verfahren gemäß dem zweiten Ausführungsbeispiel (9, 10) kann mit dem Verfahren gemäß dem ersten Aspekt kombiniert sein. Bevorzugt weist die Kontaktfläche 21 in diesem Zusammenhang sowohl geradlinig verlaufende Ausnehmungen 1e, 1f und kreis-, kreisring- oder kreisringabschnittförmige Ausnehmungen la-ld auf (vgl. 8b.
  • Alternativ oder zusätzlich zu der Kontaktfläche 21 des Trägers 20 kann auch der Anschlussbereich 11 Ausnehmungen 1a-1f aufweisen. Eine Überprüfung der Lötstelle kann in diesem Fall beispielhaft mit dem Verfahren gemäß dem ersten Ausführungsbeispiel analog erfolgen.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 1a-1f
    Ausnehmung
    3
    Lotmaterial
    10
    Halbleiterbauelement
    11, 12
    Anschlussbereich
    21, 22
    Kontaktfläche
    21a-21d
    Kontaktsegment
    21a-1, 21a-2
    Unter-Kontaktsegment
    100
    System
    101, 102
    Anordnung
    200
    Spannungsmessgerät
    300, 301, 302
    Stromquelle
    H1, H2
    Magnetfeld
    I, IU, IW, I1, I2
    Strom
    L1, L2
    Spule
    R1, R2
    Widerstand
    R_3, R_10, R_20
    Widerstand
    S1, S2
    Schalter
    S11-S13, S21-S27
    Verfahrensschritte
    V1, V2
    Versorgungsanschluss

Claims (18)

  1. Halbleiterbauelement (10), aufweisend - eine sich lateral erstreckende Kontaktfläche (21), die lateral derart unterbrochen ausgebildet ist, dass Material der Kontaktfläche (21) wenigstens eine Ausnehmung (1a) lateral begrenzt, wobei die Kontaktfläche (21) im bestimmungsgemäßen Betrieb des Halbleiterbauelements (10) auf einem Potential liegt.
  2. System (100) umfassend einen Träger (20) zur Kontaktierung eines Halbleiterbauelements und ein Halbleiterbauelement (10) nach Anspruch 1, wobei - der Träger (20) einen sich lateral erstreckenden Anschlussbereich (11) aufweist, - die Kontaktfläche (21) zumindest stellenweise von einem Lotmaterial (3) zur elektrischen Überbrückung der wenigstens einen Ausnehmung (1a) durch das Lotmaterial (3) bedeckt ist, - das Halbleiterbauelement (10) derart auf dem Träger (20) angeordnet ist, dass die Kontaktfläche (21) dem Anschlussbereich (11) zugewandt und durch das Lotmaterial (3) mit dem Anschlussbereich (11) verbunden ist.
  3. System umfassend einen Träger (20) zur Kontaktierung eines Halbleiterbauelements und ein Halbleiterbauelement (10), wobei - der Träger (20) eine sich lateral erstreckende Kontaktfläche (21) aufweist, die lateral derart unterbrochen ausgebildet ist, dass Material der Kontaktfläche (21) wenigstens eine Ausnehmung (1a) lateral begrenzt, - die Kontaktfläche (21) zumindest stellenweise von einem Lotmaterial (3) zur elektrischen Überbrückung der wenigstens einen Ausnehmung (1a) durch das Lotmaterial (3) bedeckt ist, - das Halbleiterbauelement (10) einen Anschlussbereich (11) aufweist und derart auf dem Träger (20) angeordnet ist, dass der Anschlussbereich (11) der Kontaktfläche (21) zugewandt und durch das Lotmaterial (3) mit der Kontaktfläche (21) verbunden ist.
  4. System oder Halbleiterbauelement nach einem der vorstehenden Ansprüche 1 bis 3, wobei das Halbleiterbauelement (10) als lichtemittierende Diode ausgebildet ist.
  5. System oder Halbleiterbauelement nach einem der vorstehenden Ansprüche 1 bis 4, wobei ein Verhältnis zwischen einem durch Material der Kontaktfläche (21) bedeckten Bereich und einem durch Material der Kontaktfläche (21) lateral begrenztem Bereich frei von Material der Kontaktfläche (21) zwischen 1:1 und 100:1, insbesondere zwischen 2:1 und 30:1, bevorzugt zwischen 5:1 und 10:1 beträgt.
  6. System oder Halbleiterbauelement nach einem der vorstehenden Ansprüche 1 bis 5, wobei die Kontaktfläche (21) lateral kreisförmig oder rechteckig ausgebildet ist.
  7. System oder Halbleiterbauelement nach einem der vorstehenden Ansprüche 1 bis 6, wobei wenigstens eine Ausnehmung (1a) lateral als Kreis, Kreisring oder Kreisringabschnitt um einen lateralen Mittelpunkt der Kontaktfläche (21) ausgebildet ist.
  8. System oder Halbleiterbauelement nach einem der vorstehenden Ansprüche 1 bis 7, wobei eine Größe der Kontaktfläche (21) zwischen 2,5 · 10-15 m2 und 2,5 · 10-9 m2, insbesondere zwischen 2,5 · 10-11 m2 und 1 · 10-10 m2 beträgt.
  9. System nach einem der vorstehenden Ansprüche 2 bis 8, wobei - die Kontaktfläche (21) derart unterbrochen ist, dass die Kontaktfläche (1) wenigstens zwei Kontaktsegmente (21a, 21b) aufweist, die nicht durch Material der Kontaktfläche (21) verbunden sind, und - die Kontaktfläche (21) von dem Lotmaterial (3) zur derartigen elektrischen Verbindung der wenigstens zwei Kontaktsegmente (21a, 21b) bedeckt ist, dass die wenigstens zwei Kontaktsegmente (21a, 21b) und der Anschlussbereich (11) im bestimmungsgemäßen Betrieb des Halbleiterbauelements (10) auf einem Potential liegen.
  10. System nach Anspruch 9, wobei sich wenigstens eine Ausnehmung (1e, 1f) lateral geradlinig durch den lateralen Mittelpunkt der Kontaktfläche (21) erstreckt, so dass die Kontaktfläche (21) durch die entsprechende Ausnehmung in zwei Hälften geteilt ist, die nicht durch Material der Kontaktfläche verbunden sind.
  11. System nach einem der vorstehenden Ansprüche 9 oder 10, wobei - wenigstens zwei Kontaktsegmente (21a, 21d) punktsymmetrisch bezüglich des lateralen Mittelpunkts der Kontaktfläche (21) ausgebildet sind, wobei jeweils wenigstens zwei zueinander um 180° gespiegelte Kontaktsegmente (21a, 21d) ein Kontaktpaar bilden, und der Träger (20) je Kontaktpaar: - eine Stromquelle (301) aufweist, die mit einem ersten Versorgungsanschluss (V1) gekoppelt und eingerichtet ist, einen vorgegebenen Strom (I1) in ein erstes Kontaktsegment (21d) des jeweiligen Kontaktpaars einzuprägen, und - einen Widerstand (R1) und einen Schalter (S1) aufweist, wobei der Widerstand (R1) mit einem zweiten Versorgungsanschluss (V2) gekoppelt und über den Schalter (S1) steuerbar mit einem zweiten Kontaktsegment (21a) des jeweiligen Kontaktpaars koppelbar ausgebildet ist.
  12. System nach Anspruch 11, wobei - die Kontaktfläche (21) zwischen einem und drei Kontaktpaare umfasst, insbesondere genau zwei Kontaktpaare.
  13. Verfahren zur Überprüfung einer Lötstelle, bei dem - ein System nach einem der vorstehenden Ansprüche 2 bis 11 bereitgestellt wird, - ein magnetisches Primärwechselfeld (H1) schräg zu der Kontaktfläche (21) zur Induktion eines elektrischen Wirbelstroms (IW) in der Kontaktfläche (21) und dem Lotmaterial (3) erzeugt wird, - ein Sekundärfeldkennwert ermittelt wird, der repräsentativ ist für ein durch den elektrischen Wirbelstrom (IW) induziertes Sekundärwechselfeld (H2), wobei - abhängig von dem Sekundärfeldkennwert überprüft wird, ob die Kontaktfläche (21) zumindest stellenweise von einem Lotmaterial (3) so bedeckt ist, dass die wenigstens eine Ausnehmung (1a) durch das Lotmaterial (3) elektrisch überbrückt ist.
  14. Verfahren nach Anspruch 13, bei dem - eine Erregerspule (L1) bereitgestellt wird, mittels der das magnetische Primärwechselfeld (H1) erzeugt wird, - eine Impedanz der Erregerspule (L1) erfasst wird, und - abhängig von der Impedanz der Erregerspule (L1) der Sekundärfeldkennwert ermittelt wird.
  15. Verfahren nach Anspruch 13, bei dem - eine Empfängerspule (L2) bereitgestellt wird, mittels der das induzierte Sekundärwechselfeld (H2) erfasst wird, und - abhängig von dem erfassten Sekundärwechselfeld (H2) der Sekundärfeldkennwert ermittelt wird.
  16. Verfahren nach einem der vorstehenden Ansprüche 13 bis 15, bei dem - im Falle, dass der Sekundärfeldkennwert einen vorgegebenen Schwellenwert überschreitet, die Lötstelle zwischen dem Träger (20) und dem Halbleiterbauelement (10) als hinreichend eingestuft wird, und anderenfalls als unzureichend eingestuft wird.
  17. Verfahren zur Überprüfung einer Lötstelle, bei dem - ein System nach einem der vorstehenden Ansprüche 11 oder 12 bereitgestellt wird, und sequentiell je Kontaktpaar: - die Stromquelle (301) in einen angeschalteten Zustand versetzt wird, in dem der vorgegebene Strom (I1) in ein erstes Kontaktsegment (21d) des jeweiligen Kontaktpaars eingeprägt wird, wobei die jeweilige Stromquelle (302) anderer Kontaktpaare in einen ausgeschalteten Zustand versetzt wird, - der Schalter (S1) in einen Kopplungszustand versetzt wird, in dem der zweite Versorgungsanschluss (V2) über den Widerstand (R1) mit einem zweiten Kontaktsegment (21a) des jeweiligen Kontaktpaars gekoppelt wird, wobei der jeweilige Schalter (S2) anderer Kontaktpaare jeweils in einen Entkopplungszustand versetzt wird, - ein Spannungskennwert ermittelt wird, der repräsentativ ist für eine an dem ersten und/oder zweiten Kontaktsegment (21a, 21d) des jeweiligen Kontaktpaars anliegende Spannung, und - abhängig von dem Spannungskennwert überprüft wird, ob die Kontaktfläche (21) zumindest stellenweise von Lotmaterial (3) so bedeckt ist, dass die zwei Kontaktsegmente (21a, 21d) des jeweiligen Kontaktpaars durch das Lotmaterial (3) elektrisch überbrückt sind.
  18. Verfahren nach Anspruch 17, bei dem - eine Speichereinheit bereitgestellt wird, umfassend einen vorgegebenen logischen Speicherwert, - je Kontaktpaar abhängig von dem Spannungskennwert ein logischer Wert ermittelt wird, der repräsentativ ist dafür, dass die zwei Kontaktsegmente (21a, 21d) des jeweiligen Kontaktpaars durch das Lotmaterial (3) elektrisch überbrückt sind, - je Kontaktpaar der logische Wert logisch mit dem Speicherwert verknüpft und das Ergebnis als neuer Speicherwert in die Speichereinheit geschrieben wird, und - abhängig von dem Speicherwert überprüft wird, ob die zwei Kontaktsegmente (21a, 21d) jedes Kontaktpaars durch das Lotmaterial (3) elektrisch überbrückt sind.
DE102019113293.2A 2019-05-20 2019-05-20 Halbleiterbauelement, system und verfahren zur überprüfung einer lötstelle Granted DE102019113293A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102019113293.2A DE102019113293A1 (de) 2019-05-20 2019-05-20 Halbleiterbauelement, system und verfahren zur überprüfung einer lötstelle
US17/612,895 US20220244306A1 (en) 2019-05-20 2020-05-07 Semiconductor Component, System and Method for Checking A Soldered Joint
PCT/EP2020/062679 WO2020233993A1 (de) 2019-05-20 2020-05-07 Halbleiterbauelement, system und verfahren zur überprüfung einer lötstelle
CN202080037951.XA CN113875004A (zh) 2019-05-20 2020-05-07 半导体器件、系统和用于检查焊接点的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019113293.2A DE102019113293A1 (de) 2019-05-20 2019-05-20 Halbleiterbauelement, system und verfahren zur überprüfung einer lötstelle

Publications (1)

Publication Number Publication Date
DE102019113293A1 true DE102019113293A1 (de) 2020-11-26

Family

ID=70682838

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019113293.2A Granted DE102019113293A1 (de) 2019-05-20 2019-05-20 Halbleiterbauelement, system und verfahren zur überprüfung einer lötstelle

Country Status (4)

Country Link
US (1) US20220244306A1 (de)
CN (1) CN113875004A (de)
DE (1) DE102019113293A1 (de)
WO (1) WO2020233993A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152692A1 (en) * 2005-12-30 2007-07-05 Thomas Kinsley Connection verification technique
US20110140730A1 (en) * 2008-05-30 2011-06-16 Nxp B.V. Detection circuitry for detecting bonding conditions on bond pads
US20110241201A1 (en) * 2010-03-30 2011-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Radiate Under-Bump Metallization Structure for Semiconductor Devices
US20130124118A1 (en) * 2011-11-16 2013-05-16 Tomoko Monda Electronic apparatus, measuring method, and monitoring apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787098A (en) * 1996-07-29 1998-07-28 International Business Machines Corporation Complete chip I/O test through low contact testing using enhanced boundary scan
JP2825085B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置の実装構造、実装用基板および実装状態の検査方法
DE102005034485B4 (de) * 2005-07-20 2013-08-29 Infineon Technologies Ag Verbindungselement für ein Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterleistungsbauelements
US7566648B2 (en) * 2007-04-22 2009-07-28 Freescale Semiconductor Inc. Method of making solder pad
DE102010000892B4 (de) * 2010-01-14 2019-01-03 Robert Bosch Gmbh Verfahren zum Bereitstellen und Verbinden von zwei Kontaktbereichen eines Halbleiterbauelements bzw. einem Substrat, sowie ein Substrat mit zwei solchen verbundenen Kontaktbereichen
JP5609144B2 (ja) * 2010-02-19 2014-10-22 ソニー株式会社 半導体装置および貫通電極のテスト方法
DE102011078582A1 (de) * 2011-07-04 2013-01-10 Robert Bosch Gmbh Verfahren zum Herstellen von strukturierten Sinterschichten und Halbleiterbauelement mit strukturierter Sinterschicht
KR102212559B1 (ko) * 2014-08-20 2021-02-08 삼성전자주식회사 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
KR20160145888A (ko) * 2015-06-10 2016-12-21 삼성전자주식회사 발광소자 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152692A1 (en) * 2005-12-30 2007-07-05 Thomas Kinsley Connection verification technique
US20110140730A1 (en) * 2008-05-30 2011-06-16 Nxp B.V. Detection circuitry for detecting bonding conditions on bond pads
US20110241201A1 (en) * 2010-03-30 2011-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Radiate Under-Bump Metallization Structure for Semiconductor Devices
US20130124118A1 (en) * 2011-11-16 2013-05-16 Tomoko Monda Electronic apparatus, measuring method, and monitoring apparatus

Also Published As

Publication number Publication date
WO2020233993A1 (de) 2020-11-26
CN113875004A (zh) 2021-12-31
US20220244306A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
EP0470118B1 (de) Prüfvorrichtung zum prüfen von elektrischen oder elektronischen prüflingen
DE112005003667B4 (de) Elektrische Prüfsonde
DE19823140B4 (de) Abtast-Feldeffekttransistor
DE2319011A1 (de) Verfahren zum eektrischen pruefen eines chips untereinander verbindenden leiternetzes auf einem substrat
DE69831457T2 (de) Halbleiteranordnung mit zwei mit einem Erdungsanschluss verbundenen Erdungsverbindungspunkten und Testverfahren dafür
DE3235119A1 (de) Anordnung fuer die pruefung von mikroverdrahtungen und verfahren zu ihrem betrieb
DE69836322T2 (de) Integrierte schaltungsanordung für photoelektrische umwandlung
DE9004562U1 (de) Prüfvorrichtung zum Prüfen von elektrischen oder elektronischen Prüflingen
DE102009047889A1 (de) Optoelektronischer Halbleiterchip und Verfahren zum Anpassen einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips
DE102004058411B3 (de) Halbleiterwafer mit einer Teststruktur und Verfahren
DE102019113293A1 (de) Halbleiterbauelement, system und verfahren zur überprüfung einer lötstelle
DE102019102457B3 (de) Prüfvorrichtung mit sammelschienenmechanismus zum testen einer zu testenden vorrichtung
EP0489052B1 (de) Vorrichtung für die elektrische funktionsprüfung von verdrahtungsfeldern, inbesondere von leiterplatten
DE19714941A1 (de) Meßkarte und Ein/Ausgang-Anschlußtestsystem unter Verwendung derselben
DE102004060369A1 (de) Halbleiterscheibe mit Teststruktur
DE1901665B2 (de) Verfahren zur Herstellung und Prüfung monolithisch integrierter Halbleiterschaltungen
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
DE20320473U1 (de) Widerstandsanordnung und Messschaltung
EP0661550A2 (de) Verfahren zum Durchführen von Burn-in-Prozeduren an Halbleiterchips
DE102015118144B4 (de) Halbleiterkomponente mit Laser-Fuse-Verbindung und Leckagedetektionsschaltung und Verfahren zum Testen von integrierten Laser-Fuse-Verbindungen
DE102005021586B3 (de) Halbleiterchip und Verfahren zur Überprüfung der Unversehrtheit von Halbleiterchips
DE10241045B4 (de) Verfahren zum Durchführen von Testmessungen an lichtemittierenden Bauelementen
WO2003054971A1 (de) Zenerdiode, zenerdiodenschaltung und verfahren zur herstellung einer zenerdiode
WO2002012911A1 (de) Verfahren und vorrichtung zur prüfung von leiterplatten auf funktionsfähigkeit
DE19903349A1 (de) Vorrichtung zur elektrischen Erzeugung einer niederohmigen Verbindung in einem Halbleiterbauelement sowie ein zugehöriges Programmierverfahren und ein zugehöriges Herstellverfahren

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division