DE2319011A1 - Verfahren zum eektrischen pruefen eines chips untereinander verbindenden leiternetzes auf einem substrat - Google Patents
Verfahren zum eektrischen pruefen eines chips untereinander verbindenden leiternetzes auf einem substratInfo
- Publication number
- DE2319011A1 DE2319011A1 DE2319011A DE2319011A DE2319011A1 DE 2319011 A1 DE2319011 A1 DE 2319011A1 DE 2319011 A DE2319011 A DE 2319011A DE 2319011 A DE2319011 A DE 2319011A DE 2319011 A1 DE2319011 A1 DE 2319011A1
- Authority
- DE
- Germany
- Prior art keywords
- test
- chip
- chips
- substrate
- contacts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims description 188
- 239000000758 substrate Substances 0.000 title claims description 55
- 238000000034 method Methods 0.000 title claims description 28
- 239000004020 conductor Substances 0.000 claims description 33
- 239000000523 sample Substances 0.000 claims description 9
- 238000005476 soldering Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000010998 test method Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
Böblingen, den 6. April 19 73
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 971 096
Verfahren zum elektrischen Prüfen eines Chips untereinander
verbindenden Leiternetzes auf einem Substrat
Die Erfindung betrifft ein Verfahren zum Prüfen eines leitende Verbindungen zwischen Chips mit integrierten Schaltkreisen herstellenden
Leiternetzes auf einem Substrat, wobei vor dem Befestigen der Chips mit ihren Chipanschlüssen auf den die Chipfassung
bildenden Substratanschlüssen das Leiternetz an festgelegten Punkten kontaktiert wird, anschließend an mindestens einem
der hergestellten Kontakte an das Leiternetz Spannung angelegt wird und über andere der hergestellten Kontakte an festgelegten
Punkten liegende Spannungen abgefühlt werden und schließlich aufgrund von gemessenen Spannungsunterschieden Kurzschlüsse
und ünterbrechnungen im Leiternetz lokalisiert werden.
Eine Prüfung von Leiternetzen dieser Art ist notwendig, weil einerseits
ein Kurzschluß zwischen zwei Leitern oder die Unterbrechung eines Leiters ein ganzes mit teuren Bauelementen bestücktes
elektronisches Bauteil funktionsunfähig macht und andererseits die Fabrikationsmethoden nicht so zuverlässig sind, daß solche
Fehler von vornherein ausgeschlossen werden können. Die Prüfung muß vor dem Auflöten der Chips durchgeführt werden, weil nach dem
Bestücken mit Chips ein Fehler im Leiternetz nur noch schwer lokalisiert werden kann.
309846/0377
Bisher war es üblich, zur überprüfung der Unversehrtheit und
Funktionsfähigkeit von Leiternetzen auf isolierenden Substraten, wie z.B. Moduls und Schaltkarten, die Prüf kontakte -, an denen
die Messungen zur Feststellung von Kurzschlüssen und Unterbrechungen im Leiternetz vorgenommen werden, alle gleichzeitig mit Prüfspitzen
zu kontaktieren.
Mit dem Trend zu immer höheren Packungsdichten werden immer mehr Chips pro Flächeneinheit auf den Substraten befestigt und die
immer höhere Integration bringt es mit sich, daß die Zahl der Chipanschlüsse
pro Chip immer mehr ansteigt. Die Folge beider Entwikklungen ist, daß gegenüber früher einerseits eine wesentlich größere
Anzahl von Prüfkontakten benötigt wird und daß andererseits diese Prüfkontakte wesentlich näher beieinanderliegen. Sollen deshalb
weiterhin alle Prüfkontakte gleichzeitig kontaktiert werden, so ist nicht zu vermeiden, daß komplizierte Prüfvorrichtungen benötigt
werden und daß das Prüfverfahren zeitlich aufwendig und
schwierig durchführbar wird.
Es ist die Aufgabe der Erfindung, ein Verfahren zum Prüfen von
Leiternetzen anzugeben, bei dem eine konventionelle Prüfapparatur
verwendet wird, bei dem jeweils nur ein. Teil der Prüfkontakte gleichzeitig
kontaktiert wird, bei dem die Prüfkontakte bequem zugänglich und unter Berücksichtigung einer rationellen Prüfung angebracht
werden, bei dem die Prüfung in einfachen, sich wiederholenden
Prüfschritten abläuft und bei dem die Zahl der notwendigen Prüfschritte
und der Aufwand beim Ausrichten der Prüfnadeln zu den Prüfkontakten klein gehalten wird.
Diese Aufgabe wird erfindungsgemäß mit einem Verfahren der eingangs
genannten Art dadurch gelöst, daß vor dem Prüfen auf den Substratanschlüssen Prüfchips befestigt werden, deren Chipanschlüsse
den Chips entsprechen und einen zusätzlichen mit allen
Chipanschlüssen über je ein Schaltelement mit Diodencharakter verbundenen
gemeinsamen Chipanschluß aufweisen, daß zur Prüfung Spannung an mindestens einen Chipanschluß gelegt wird und daß
PI 971 °96 30 98 4670377
die Spannungsunterschiede zwischen Chipanschlüssen und/oder zwischen
Chipanschlüssen und gemeinsamen Chipanschlüssen gemessen werden.
Bei der Durchführung des Verfahrens kann, da gleichzeitig nur
eine beschränkte Anzahl von Prüfkontakten kontaktiert werden müssen,
ein konventioneller, mit Prüfspitzen ausgestatteter Prüfkopf, der
mit einer konventionellen Prüfapparatur verbunden ist, benutzt
werden. Die Prüfchips können in einer Halbleiterfertigung schnell
und billig hergestellt werden. Durch die Anwendung der Schaltelemente
mit Diodencharakter in Verbindung mit dem gemeinsamen Chipanschluß
läßt sich die Prüfung vereinfachen und die Zahl der notwendigen Prüfschritte gegenüber früher reduzieren.
Werden die Chips mit integrierten Schaltungen aufgelötet, so werden
in vorteilhafter Weise auch die Prüfchips mit ihren Chipanschlüssen auf die entsprechenden Substratanschlüsse gelötet und
nach dem Prüfen wieder abgelötet. Dies ist günstig, weil dann
keine besonderen Vorrichtungen zum Befestigen der Prüfchips auf den
Substraten benötigt werden und außerdem Vorrichtungen bekannt sind, mit denen die Prüfchips sehr bequem wieder abgelötet werden
können.
Es ist vorteilhaft wenn für jeden Chipanschluß ein mit ihm leitend
verbundener Prüfkontakt auf dem Substrat vorgesehen wird und die zu einem Prüfchip gehörenden Prüfkontakte jeweils in indentischer
Konfiguration um die Chipfassungen herum angeordnet werden. Die Zahl der für eine vollständige Prüfung notwendigen Prüfkontakte
kann bei dieser Festlegung auf ein Minimum reduziert werden. Werden die Prüfungen so durchgeführt, daß jeweils nur die zu einer
Chipfassung gehörenden Prüfkontakte gleichzeitig kontaktiert werden, so ist die Konfiguration günstig für das Konaktieren mit
konventionellen Prüfköpfen. Auch der Justieraufwand ist dann sehr
gering, da, wenn nach dem Abschluß der Prüfung an einem Chip das folgende Chip kontaktiert werden soll, der Prüfkopf nur in der
X- und/oder Y-Richtung verschoben werden muß und sich eine Neujustierung der Prüfspitzen zueinander erübrigt.
FI971°96 309846/0377
Zur Erleichterung der Kontaktierung der geraeinsamen Chipanschlüsse
ist es günstig, wenn die gemeinsamen Chipanschlüsse mittels durch das Substrat hindurchgehender Bolzen von außen leitend zugänglich
gemacht werden.
Da die Prüfung in einfachen, sich wiederholenden Prüfschritten
abläuft, läßt sich der Prüfablauf in vorteilhafter Weise mit einem
Computer steuern.
Da die Prüfungen in vorteilhafter Weise so durchgeführt werden, daß der Reihe nach an allen Chips die ihnen zugeordneten Prüfkontakte
gleichzeitig kontaktiert werden und dann an jedem Chip im wesentlichen dieselben Prüfschritte durchgeführt werden, ist
es mit dem Fortschreiten der Prüfung unvermeidlich, daß ein Teil
der Prüfschritte zweimal durchgeführt wird. Um diese unnötige
Erhöhung des Prüfaufwands zu vermeiden, ist es vorteilhaft, wenn
eine Wiederholung einer schon abgeschlossenen Prüfung durch einen Eingriff des Computers in den Prüfablauf verhindert wird.
In vorteilhafter Weise können unter Benutzung der um die Chipfassungen
angeordneten Prüfkontakte und den zu den gemeinsamen Chipanschlüssen führenden Bolzen nach dem Auflöten der Chips mit
integrierten Schaltkreisen Funktionstests an den Chips durchgeführt
werden.
Die Erfindung wird anhand von durch Zeichnungen erläuterten Ausführungsbeispielen
beschrieben.
Es zeigen; .
Fig. 1 von oben einen Ausschnitt eines Substrats aus
einem Isoliermaterial mit einem aufgedruckten Leiternetz, das mit dem beschriebenen Verfahren
geprüft werden soll, wobei die Chips, die auf dem Substrat befestigt werden sollen und die
Chipanschlüsse angedeutet sind,
FI 971 O96 30984 6/0377
Fig. 2 vergrößert die linke obere Ecke der Fig. 1,
Fig. 3 einen Querschnitt durch den in Fig. 2 geseigten
Ausschnitt entlang der Linie 3-3;
Fig. 4 denselben Ausschnitt wie Fig. 2, jedoch mit dem
Unterschied, daß ein Prüfchip auf der Chipfassung befestigt is t,
Fig. 5 einen Querschnitt durch den in Fig. 4 geseigten
Ausschnitt entlang der Linie 5-5 und
Fig. 6 von oben einen Ausschnitt des Substrats, wobei
auf jeder Chipfassung ein Prüfchip befestigt
ist und die zu einer der Chipfassungen gehörenden Prüfkontakte mit Prüfnadeln kontaktiert sind.
Anhand der Figuren 1 und 2 soll zunächst eine Ausführungsform
des beschriebenen Prüfverfahrens besprochen werden. Das Substrat
10 aus Isoliermatial, das ausschnittsweise in Fig« 1 gezeigt ist,
trägt ein Leiternets 11, das eine Reihe von Chips mit integrierten Schaltungen, die auf dem Substrat befestigt werden sollen,
untereinander verbindet» Die angedeuteten Chips 12 werden mittels einer Reihe von Chipfassüagen 13 mit der Oberfläche des Substrats
10 verbunden« Um eine Vorstellung von den Größenordnungen zu ge·=
2 ben,, sei erwähnt, daß Strukturen, die etwa 50 χ 50 ram groß, sind?
etwa 100 Chips auf ihrer Oberfläche tragen, die eine Grundfläche
2
von etwa 2?5 κ 2,5 mn haben, um die Besehreibung zu vereinfachen, sind in der Fig» 1 nur einige repräsentative Chipfassungen 13 srar Teile des Leiteraetsss 11 gegeigt. Zu dem Leiternet^ Ii gelteren Leiter 14, die einseine Cnipfassungen miteinander verbinden nnä Leiter 15, welche die Substratanschlüsse eines Chipfassang mit den zugehörigen Früflsontakten verbindenβ Di© Leiter können entweder, wie g«,B0 die Leiter 14 und 15 ^ auf der Substeat®b@rfläeh€ oder auch, wie Z0B0 der Leiter 15ä im Sobstrataaterial verlaufen.
von etwa 2?5 κ 2,5 mn haben, um die Besehreibung zu vereinfachen, sind in der Fig» 1 nur einige repräsentative Chipfassungen 13 srar Teile des Leiteraetsss 11 gegeigt. Zu dem Leiternet^ Ii gelteren Leiter 14, die einseine Cnipfassungen miteinander verbinden nnä Leiter 15, welche die Substratanschlüsse eines Chipfassang mit den zugehörigen Früflsontakten verbindenβ Di© Leiter können entweder, wie g«,B0 die Leiter 14 und 15 ^ auf der Substeat®b@rfläeh€ oder auch, wie Z0B0 der Leiter 15ä im Sobstrataaterial verlaufen.
Fl 971 096 qnae/eiseq'5
Das Substrat IO kann aus einem Keraraikroaterial bestehen, das
vielschichtig sein kann, um solche Leiter, wie z.B. den mit der
Nummer 15A-, zu' ermöglichen. Den Substratanschlüssen 16 entsprechen
auf den Chip Cliipanschlüsse 17. Die einander entsprechenden
Chip- und Substratanschlüsse werden miteinander verbunden wenn das Chip mit den integrierten Schaltkreisen auf dem Substrat 10
befestigt wird. Die Leiter 15 bzw. 15A verbinden die Substratanschlüsse 16 mit den Prüfkontakten, die jede Chipfassung umgeben
und die beim nachfolgenden Prüfen mit Prüfnadeln kontaktiert werden.
Die Leiter 14 verbinden die zu einer Chipfassung gehörenden Prüfkontakte 18 mit den zu anderen Chipfassungen gehörenden Prüfkontakten.
Zur Vereinfachung der Darstellung sind in der dargestellten Struktur
jeder Chipfässung etwa 50 Substratanschlüsse 16 zugeordnet
und das Chip, das auf dem Substrat befestigt werden soll, hat
infolgedessen die gleiche Anzahl entsprechender Chipahsehlüsse,
und außerdem ist jedem Substratanschluß 16 ein Prüfkontakt 18 zugeordnet. Es muß aber gesagt werden, daß die Technologie der
integrierten Schaltkreise einen solchen Stand erreicht hat, daß es realistischer .wäre, von 100 Chipanschlüssen und entsprechend
von 100 Prüfkontakten pro Chipfassung auszugehen»
Anschließend w&zä<an? wie die Fign» 4, 5 und β seigen, Prüf chips
20 temporär auf jedem der Chipfassungen befestigt» Die Prüfchips
haben Chipanschlüsse'21, die in ihrem Aufbau, in ihrer Zahl und in
ihrer Lage auf dea Chip infeemtiseh sind mit entsprechenden Chipanschlüsserr
auf ά®η Chips mit integrierten Schaltkreisen, die an= schließend für dauernd auf dem Substrat befestigt werden» Da die
Chips mit'integrierten Schaltungen mittels des "Kontrollierten-Zusaiamenfaii-Verfahrens"
auf dem Substrat befestigt, werden, werden auch die Prüfchips mittels dieses Verfahrens auf dem Substrat
befestigt» Bei diesem "Kontrollierten-Zusammenfall-Verfahren",
das in Solid State Technology„ April 1970, Seite 50 beschrieben
ist/ werden halbkragelförmige-, aus Lot bestehende Chip= bzw. Stab™
stratassehlües© miteinander verschmolzen,, wobei unter-Ausnutzung
von Oberflächenspannungen ein Auseinanderfließen des Lots verhindert wird. Sollen die Chips mit integrierten Schaltungen jedoch
mittels anderer Verfahren, wie z.B. Verschweißen durch ultraschall
oder Thermokompression, auf dem Substrat befestigt werden, so würden "in diesen Fällen die Prüfchips auch mittels dieser Verfahren
auf den Substraten befestigt werden.
Die in den Fign. 4,5 und 6 gezeigten Strukturen entsprechen den in den Fign. 2, 3 bzw. 1 gezeigten Strukturen, mit dem Unterschied,
daß die Prüfchips auf den Chipfassungen befestigt sind. Die Prüfchips enthalten eine Vielzahl von Dioden, die gestrichelt in
Fig. 4 angedeutet sind. In Fig. 4 sind nur einige Dioden angedeutet, obwohl in Wirklichkeit jedem Chipanschluß 21 eine Diode
zugeordnet ist. Diese Dioden werden gebildet aus je einem p-dotierten Gebiet 22 und dem allen Dioden gemeinsamen n—dotierten
Chipmaterial. Jedes p-dotierte Gebiet 22 ist mit einem Chipanschluß
21 und das Chipmaterial mit dem gemeinsamen Chipanschluß 23 verbunden. Auf diese Weise ist der gemeinsame Chipanschluß
mit jedem Chipanschluß 21 über eine Diode verbunden. Der gemeinsame Chipanschluß 23 ist mit einem entsprechenden Substratschluß
24 auf dem Substrat verbunden, der von außen zugänglich sein muß. In der hier gezeigten Ausführungsform des Verfahrens
wird ein solcher Zugang von äußern mittels des Bolzens 25, der
durch das Substrat hindurchgeht, ermöglicht,
Zur Vereinfachung der Darstellung werden der gemeinsame Chipanschluß
23, der Substratanschluß 24 und der Bolzen 25 als in der Mitte der Chipfassung liegend gezeigt. Das ist nicht notwendigerweise
der Fall. Der gemeinsame Chipanschluß kann an jedem Punkt des Prüfchips sich befinden, er muß nur mit einem Punkt auf dem
Substrat verbunden sein, der von außen zugänglich ist, entweder wie Fig. 5 zeigt, direkt durch einen Bolzen, ober indirekt durch
einen Leiter, der dem Substrat 10 entlang bis zu einem Punkt 10 führt, der mittels eines Bolzens von außen zugänglich ist. Da es
üblich ist, Punkte im Leiternetz mittels Bolzen anzuzapfen, die
FI 971 096
309846/0377
dazu dienen, die notwendigen Spannungen zuzuführen, können" solche
Bolzen bequem während des Testens als Bolzen 25 benutzt werden,
um von außen an den gemeinsamen Chipanschluß heranzukommen.
In Fig. 6 sind zur Vereinfachung der Darstellung nur Teile des Leiternetzes 11 auf dem Substrat 10 gezeigt. In Wirklichkeit ist
das Leiternetz 11 komplizierter und enthält viel mehr Leiter als gezeigt. Es sind auch nur einige Chipanschlüsse 21 und Dioden
gezeigt; in Wirklichkeit ist je eine Diode für jeden der 50 Chipanschlüsse vorhanden.
Im folgenden soll anhand der Fig. 6 ein typischer Prüfablauf beschrieben
werden. Ein Prüfkopf 26 ist gezeigt, der die Prüfkontakte, die zur linken oberen Chipfassung gehören, kontaktiert.
Unter den bekannten Prüfköpfen gibt es solche, die sich für das
beschriebene Verfahren verwenden lassen. Der Prüfkopf trägt eine Anordnung von Prüfnadeln 27, von denen je eine einem der 50 Prüfkontakte
18 zugeordnet ist. Der Prüfkopf 26 kann in der X- und Y-Richtung bewegt werden. Mit jeder der Prüfnadeln 27 können Spannungen
an den Prüfkontakten 18 angelegt und an den Prüfkontakten liegende Spannungen abgefühlt werden. Der Prüfkopf wird in konventioneller
Weise durch einen nicht gezeigten Computer gesteuert,
der die Fähigkeit hat, entsprechend der Prüfvorschrift Spannungen an den Prüfkonakten anzulegen und mittels der Prüfnadelnadeln 27
abgefühlte Meßwerte zu empfangen und zu intepretieren.
Bei einem typischen Prüfablauf kontaktiert der Prüfkopf 26 der
Reihe nach gleichzeitig alle zu den einzelnen Chipfassungen gehörenden
Prüfkontakte 18, Fig. 6 zeigt den Prüfkopf 26 in Kontakt
mit den Prüfkontakten 18, die zu der linken, oberen Chipfassiang gehören. Zunächst wird nun an den Prüfkontakt, der in den Fign. 4
und 6 mit der Nummer 30 bezeichnet ist, mittels des Prüfkopfs 26 eine Spannung angelegt, um die Unversehrtheit des mit dem Prüfkontakt
30 verbundenen Leiters 15 zu prüfen. Dann wird der Spannungsunterschied zwischen dem Prüfkontakt 30 und dem gemeinsamen
Chipanschluß 23 des betrachteten Prüfchips bestimmt, indem die
FI 971 O96 309846/0377
Spannung an denwnach außen geführten Bolzen 25, der mit dem gemeinsamen
Chipanschluß 23 verbunden ist, gemessen wird* Ist der Leiter 15 unversehrt, so sollte höchstens ein sehr kleiner Spannungsunterschied
zwischen dem Prüfkontakt 30 und dem Bolzen 25 bestehen, weil die Spannung in Durchlaßrichtung der Diode angelegt
ist.
Als nächstes werden, während der Prüfkonakt 30 weiterhin auf der
obigen Spannung gehalten wird, die übrigen 49 Prüfkontakte 18 der kontaktierten Chipfassung über den Prüfkopf miteinander kurzgeschlossen
und dann auf ein niedrigeres Spannungsniveau als der Kontakt 30 gelegt. Nun wird das Spannungsniveau der 49 anderen
Prüfkontakte mittels der sie kontaktierenden Prüfnadeln gemessen. Wenn nun an irgendeinem der anderen 49 Prüfkontakte das Spannungsniveau ansteigt und sich der an dem Prüfkontakt 30 liegenden
Spannung annähert, so ist das ein Anzeichen dafür, daß es zwischen
den Leitern 15 mindestens einen Kurzschluß gibt, der zwischen dem
Prüfkontakt 30 und mindestens einem anderen Prüfkontakt einen
Stromfluß erlaubt, der nicht über die Dioden auf dem Prüfchip 20
verläuft. Wenn keine Kurzschlüsse vorhanden sind, so muß der Spannungsunterschied
zwischen dem Prüfkontakt 30 und den anderen 49
Prüfkontakten erhalten bleiben, weil bei den angelegten Spannungen
die Dioden zwischen dem Prüfkontakt 30 und den übrigen Prüfkontakten
gesperrt sind» . ■ .
Als nächstes wird das Leiterstück 31, das den Prüfkontakt 30 mit
dem zu einer zweiten Chipfassung gehörenden Prüfkontakt 32 verbindet
in der folgenden Weise geprüft» Ein erhöhtes Spannungsniveau wird mittels der Prüf nadel an den Prüf kontakt 3.0 -angelegt
und gleichzeitig wird das resultierende Spannungsniveau an dem
gemeinsamen Substratanschiuß 33 der zweiten Chipfassung "an
dmm nach außen geführten,, mit dem SubstratansehltaB 33 verbundenen Bolsen gemessen» Das an dem Bolzen gemessen® Spaanungsni-
v&an sollte in etwa mit der an dem Prüfkontakt 30 angelegten
Spannung übereinstimmen»
FI 971 096
- 309846/037
In der gleichen Weise wird das Leiterstück? welches den Prüfkontakt
30 mit dem zu einer dritten Chipfassung gehörenden Prüfkontakt 35 verbindet, geprüft, indem die an dem gemeinsamen Substratanschlüß
36 dieser dritten Chipfassung liegende Spannung mit der an dem Prüfkontakt 30 liegenden Spannung verglichen wird.
Als nächstes muß nun sichergestellt werden, daß keine nicht gewollten Kursschlüsse zwischen dem Prüfkontakt 30 und Prüfkontakten,
die zu anderen Chipfassungen gehören, vorhanden sind. Der Prüfkontakt
30 ist nur mit dem zur zweiten Chipfassung gehörenden Prüfkontakt 32 und dem zur dritten Chipfassung gehörenden Prüfkontakt
35 verbunden. Deshalb sollten alle zu den anderen Chipfassungen
gehörenden Substratanschlüsse auf dem Substrat sich auf einem Spannungsniveau befinden, das sich deutlich von dem an dem
Prüfkontakt 30 anliegenden Spannungsniveau unterscheidet« Um dies
zu prüfen, wird wieder an Prüfkontakt 30 ein erhöhtes Spannungsniveau angelegt, dann werden die an den Substratansehlussen der
nicht mit Prüfkontakt 30 verbundenen Chipfassungen über nach außen geführte Bolzen gemessen. Alle diese Bolsen sollten auf einem
Spannungsniveau liegen„ das sich wesentlich von dem an dem
Prüf kontakt 30 liegenden Spannungsniveau unterscheidet <■ Wird an
irgendeinem der Bolsen eine Spannung gemessen,? die sich der an
dem Prüf kontakt 30 liegenden Spannung nähert „ so ist das ein Anzeichen
dafür, daß ein Kursschluß zwischen dem Prüfkorrtakt 30
und dem z.u dieser Chip fas sung gehörenden Bolzen vorhanden ist =
Damit ist die Prüfung an dem ersten zu der links oben gelegenen.
Chipfasstang gehörenden Prüfkontakt abgeschlossen« Anschließend wird an jedem der anderen 49, zur links-oben gelegenen Chipfassung
gehörenden Prüfkontakte in genau derselben Weise geprüft« Ist die
Prüfung an allen 50 zur links oben gelegenen Chipfassung gehörenden Prüfkontakte abgesehlossert, wird der Prüf kopf .26 zur nächsten
Chipfassung bewegt und dann wiederholt sich das eben beschriebene
Verfahren an den 50 zur zweiten Chipfassung gehörenden Prüfkontakten
ο Es sei angemerkt, daß es mit fortschreitender Prüfung iamer häufiger vorkommt, daß Leitungen sx^ischen zwei Chipfassungen
FI971OS6 ■ 30 98 48/037 7
bereits in einer vorhergehenden Prüfung geprüft worden sind. In einem solchen Fall wird der Prüfablauf mittels des Computers so
gesteuert, daß eine solche Prüfung nicht zweimal durchgeführt wird.
Zusammenfassend läßt sich sagen, daß in der beschriebenen Weise ein einziger Prüfkopf, der zu irgendeiner Zeit eine einzelne Chipfassung kontaktiert, benutzt wird, um die Leitereigenschaften des
mit der kontaktierten Chipfassung in Verbindung stehenden Teil des Leiternetzes auf dem Substrat 10 zu prüfen. Auf diese Weise ist es
nicht notwendig, daß gleichzeitig mehr als die zu einer Chipfassung
gehörenden Prüfkontakte mit mehr als einem Prüfkopf kontaktiert werden, was wegen der zunehmenden Chipdichte und der zunehmenden
Zahl an Prüfkontakten immer schwieriger wird.
Nach dem Abschluß der Prüfung werden alle Prüfchips 20 entfernt.
In der hier besprochenen Ausführungsform des Verfahrens werden
hierzu die Lötverbindungen zwischen den Prüfchips und dem Substrat geschmolzen und die Prüfchips anschließend abgehoben. Andere Methoden
zum Ablösen der Prüfchips sind wohlbekannt. Die Prüfchips können, wie oben ausgeführt, einzeln vom Substrat entfernt werden.
Es ist aber auch möglich, gleichzeitig eine ganze Gruppe von Prüfchips zu entfernen mittels eines Verfahrens, bei dem das Substrat
erhitzt wird und dann heftig bewegt wird* wobei die Prüfchips praktisch von dem Substrat abgeschüttelt werden. Nach dem
Prüfen und dem Entfernen der Prüfchips können die Chips mit integrierten
Schaltkreisen auf die Chipfassungen aufgelötet werden. Für den Fall, daß beim Entfernen der Prüfchips etwas Lot auf dem
Substat zurückgeblieben ist, kann es nötig sein, vor dem Auflöten der Chips mit integrierten Schaltkreisen solche Lotreste von dem
Substrat zu entfernen. Die auf dem Substrat aus Isoliermaterial aufbauende Struktur, bei der jeder Chipfassung ein von außen zugänglicher
Bolzen zugeordnet ist und bei der jede Chipfassung von Prüfkontakten umgeben ist, erlaubt es in vorteilhafter Weise
Funktionstests an den Chip mit integrierten Schaltkreisen durchzuführen,
nachdem dieses auf dem Substrat befestigt worden ist.
Fi 971 096 3 0 98 46/0 37 7
Mit einer solchen Struktur ist es möglich, jeweils ein Chip mit
integrierten Schaltkreisen selektiv mittels des von außen zugänglichen Bolzens unter Spannung zu setzen während die anderen Chips
ausgeschaltet bleiben. Mit einem Testkopf, wie er in der Fig. 6
dargestellt ist, können die Prüfkontakter die das unter Spannung
stehende Chip umgeben kontaktiert werden s wodurch es möglich ist,
konventionelle funktioneile Prüfungen mit dem Chip durchzuführen, indem Signale über den Prüfkopf den Prüfkontakten übermittelt
werden und die Ergebnisse der Prüfung mit Hilfe der Prüfnadeln ermittelt werden.
FI 971 096
30984 8/0377
Claims (10)
- PATENTANSPRÜCHEi.) Verfahren zum Prüfen eines die leitende Verbindung zwischen Chips mit integrierten Schaltkreisen herstellenden Leiternetzes auf einem Substrat, wobei vor dem Befestigen der Chips mit ihren Chipanschlüssen auf den die Chipfassung bildenden Substratanschlüssen das Leiternetz an festgelegten Punkten kontaktiert wird, anschließend an mindestens einem der hergestellten Kontakte an das Leiternetz Spannung angelegt wird und über andere der hergestellten Kontakte an festgelegten Punkten liegende Spannungen abgefühlt werden und schließlich aufgrund von gemessenen Spannungsunterschieden Kurzschlüsse und Unterbrechungen im Leiternetz lokalisiert werden,dadurch gekennzeichnet, daß vor dem Prüfen auf den Substratanschlüssen (16,24) Prüfchips (20) befestigt werden, deren Chipanschlüsse (21) den Chips entsprechen und die einen zusätzlichen mit allen Chipansehlüssen (21) über je ein Schaltelement mit Diodencharakter verbundenen gemeinsamen Chipanschluß (23) aufweisen, daß zur Prüfung Spannung an mindestens einen Chipanschluß (21) gelegt wird und daß die Spannungsunterschiede zwischen Chipanschlüssen (21) und/oder zwischen Chipansehlüssen (21) und geraeinsamen Chipansehlüssen (23) gemessen werden.
- 2. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß vor dem Prüfen die Prüfchips (20) auf die Chipfassungen (13) aufgelötet und nach dem Prüfen wieder abgelötet werden.FI 971 096 309848/
- 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß für jeden Chipanschluß (21) ein mit ihm leitend verbundener Prüfkontakt (18) auf dem Substrat vorgesehen wird, und daß die zu einem Prüfchip (20) gehörenden Prüfkontakte (18) jeweils in identischer Konfiguration um die Chipfassnngen (13) herum angeordnet werden.
- 4. Verfahren nach- einem oder mehreren der Ansprüche 1 bis3, dadurch gekennzeichnet, daß die gemeinsamen Chipanschlüsse (23) mittels durch das Substrat hindurchgehender Bolzen (25) von außen leitend zugänglich gemacht werden «
- 5. Verfahren nach einem oder mehreren der Ansprüche 1 bis4, dadurch gekennzeiehent, daß zur Überprüfung der Leitung zwischen einem Prüfkontakt (30) und seinem zugehörigen ehipanschluß die zu einem Prüfchip (20) gehörenden Prüfkonakte (18, 30) gleichzeitig mit Prüfspitzen(27) kontaktiert werden, daß dann eine bestimmte Spannung an den Prüfkontakt (30) gelegt wird, anschließend zunächst die Spannung an dem gemeinsamen Chipanschluß (23) abgefühlt wird und dann, nachdem die übrigen kontaktierten Prüfkontakte (18) untereinander kurzgeschlossen und auf ein niedrigeres Spannungsniveau wie der Prüfkontakt (30) gelegt worden sind^ die Spannungen an diesen übrigen Prüfkontakten (18) abgefühlt werden.
- 6. - Verfahren nach Anspruch 5? dadurch gekennzeiehent„ daßzur Überprüfung der Leitungen zwischen einem dem kontaktierten Chip zugeordneten Prüfkontakt (30) und den Chipanschlüssen anderer Chips eine Spannung an den Prüfkoatakt '(30) gelegt wird, daß dann die Spannung der Reihe nach an den gemeinsamen Chipanschlüssen aller Chips gemessen wird, die mit dem unter Spannung stehenden Prüfkontakt (30) leitend verbunden sind und daß schließlich die Spannungen der R©ih@ nach an den gemeinsamen Chipanschlüs-
- 7. Verfahren nach den Ansprüchen 5 und 6, dadurch gekennzeichnet, daß die Prüfungen der Reihe nach an allen Prüfkontakten auf dem Substrat durchgeführt werden.
- 8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Prüfablauf mit einem' Computer gesteuert wird.
- 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Wiederholung einer schon durchgeführten Prüfung mittels eines Eingriffs des Computers in den Prüfablauf verhindert wird.
- 10. Verfahren nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß unter Benutzung der Prüfkontakte (18) und der zu den gemeinsamen Chipanschlüssen(23) führenden Bolzen (25) nach dem Auflöten der Chips mit integrierten Schaltungen Funktionstests an den Chips durchgeführt werden.FI 971 °96 309846/0377
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25053772A | 1972-05-05 | 1972-05-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2319011A1 true DE2319011A1 (de) | 1973-11-15 |
DE2319011C2 DE2319011C2 (de) | 1983-08-25 |
Family
ID=22948165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2319011A Expired DE2319011C2 (de) | 1972-05-05 | 1973-04-14 | Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens |
Country Status (5)
Country | Link |
---|---|
US (1) | US3746973A (de) |
JP (1) | JPS5753661B2 (de) |
DE (1) | DE2319011C2 (de) |
FR (1) | FR2183691B1 (de) |
GB (1) | GB1414013A (de) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3882532A (en) * | 1972-07-03 | 1975-05-06 | Ibm | Externally accessing mechanically difficult to access circuit nodes in integrated circuits |
US3984860A (en) * | 1973-06-04 | 1976-10-05 | International Business Machines Corporation | Multi-function LSI wafers |
US3867693A (en) * | 1974-02-20 | 1975-02-18 | Ibm | LSI chip test probe contact integrity checking circuit |
US3982180A (en) * | 1974-12-20 | 1976-09-21 | Bell Telephone Laboratories, Incorporated | Apparatus for testing multiconductor cables for continuity, correct connections, and the absence of short circuits between conductors |
US3999126A (en) * | 1975-04-17 | 1976-12-21 | A & P Products Incorporated | Test device for simultaneously displaying the level of logic signals in a plurality of circuits |
SE433782B (sv) * | 1977-10-31 | 1984-06-12 | Western Electric Co | Forfarande och anordning for testning av elektriska ledarelement |
US4202007A (en) * | 1978-06-23 | 1980-05-06 | International Business Machines Corporation | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers |
US4220917A (en) * | 1978-07-31 | 1980-09-02 | International Business Machines Corporation | Test circuitry for module interconnection network |
US4241307A (en) * | 1978-08-18 | 1980-12-23 | International Business Machines Corporation | Module interconnection testing scheme |
US4379259A (en) * | 1980-03-12 | 1983-04-05 | National Semiconductor Corporation | Process of performing burn-in and parallel functional testing of integrated circuit memories in an environmental chamber |
US4295359A (en) * | 1980-03-17 | 1981-10-20 | Honeywell Information Systems Inc. | Calibration apparatus for CML circuit test unit |
DE3029883A1 (de) * | 1980-08-07 | 1982-03-11 | Ibm Deutschland Gmbh, 7000 Stuttgart | Schieberegister fuer pruef- und test-zwecke |
JPS615804Y2 (de) * | 1980-09-30 | 1986-02-21 | ||
JPS57153464A (en) * | 1981-03-18 | 1982-09-22 | Toshiba Corp | Injection type semiconductor integrated logic circuit |
US4395767A (en) * | 1981-04-20 | 1983-07-26 | Control Data Corporation | Interconnect fault detector for LSI logic chips |
US4441075A (en) * | 1981-07-02 | 1984-04-03 | International Business Machines Corporation | Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection |
US4503386A (en) * | 1982-04-20 | 1985-03-05 | International Business Machines Corporation | Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks |
DE3235119A1 (de) * | 1982-09-22 | 1984-03-22 | Siemens AG, 1000 Berlin und 8000 München | Anordnung fuer die pruefung von mikroverdrahtungen und verfahren zu ihrem betrieb |
US4674007A (en) * | 1985-06-07 | 1987-06-16 | Microscience Corporation | Method and apparatus for facilitating production of electronic circuit boards |
US4937203A (en) * | 1986-09-26 | 1990-06-26 | General Electric Company | Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer |
US4884122A (en) * | 1988-08-05 | 1989-11-28 | General Electric Company | Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer |
US4812742A (en) * | 1987-12-03 | 1989-03-14 | Unisys Corporation | Integrated circuit package having a removable test region for testing for shorts and opens |
GB2249639A (en) * | 1990-09-06 | 1992-05-13 | Digital Equipment Int | Testing printed circuit boards |
US5363038A (en) * | 1992-08-12 | 1994-11-08 | Fujitsu Limited | Method and apparatus for testing an unpopulated chip carrier using a module test card |
US5477160A (en) * | 1992-08-12 | 1995-12-19 | Fujitsu Limited | Module test card |
JPH0669306A (ja) * | 1992-08-18 | 1994-03-11 | Sumitomo Kinzoku Ceramics:Kk | シート状セラミックパッケージ |
US5357192A (en) * | 1993-02-01 | 1994-10-18 | Motorola, Inc. | Method of contacting a semiconductor die with probes |
US5751015A (en) | 1995-11-17 | 1998-05-12 | Micron Technology, Inc. | Semiconductor reliability test chip |
US6087841A (en) * | 1997-10-01 | 2000-07-11 | International Business Machines Corporation | Contact test circuit |
US8093921B2 (en) * | 2009-02-13 | 2012-01-10 | Cisco Technology, Inc. | Monitoring of interconnect reliability using a programmable device |
EP2790027B1 (de) | 2013-04-08 | 2017-10-18 | Imec | Zweistufige Verbindungsprüfung von Halbleiterchips |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US1977703A (en) * | 1932-01-07 | 1934-10-23 | Western Electric Co | Method of and apparatus for electrical testing |
US3217244A (en) * | 1961-12-27 | 1965-11-09 | George G Glover | Multiple conductor cable tester having rotatable annular switch means for testing insulation resistance, cross wiring and continuity |
US3405361A (en) * | 1964-01-08 | 1968-10-08 | Signetics Corp | Fluid actuable multi-point microprobe for semiconductors |
US3192307A (en) * | 1964-05-29 | 1965-06-29 | Burndy Corp | Connector for component and printed circuit board |
US3560907A (en) * | 1968-05-17 | 1971-02-02 | Peter V N Heller | Test connector for microminiature circuits |
US3609538A (en) * | 1969-04-04 | 1971-09-28 | Thomas & Betts Corp | Device to identify individual wires in a random bundle |
-
1972
- 1972-05-05 US US00250537A patent/US3746973A/en not_active Expired - Lifetime
-
1973
- 1973-03-21 FR FR7311018A patent/FR2183691B1/fr not_active Expired
- 1973-04-13 JP JP48041517A patent/JPS5753661B2/ja not_active Expired
- 1973-04-14 DE DE2319011A patent/DE2319011C2/de not_active Expired
- 1973-04-25 GB GB1971973A patent/GB1414013A/en not_active Expired
Non-Patent Citations (1)
Title |
---|
Solid State Technology, April 1970, S. 50-62 * |
Also Published As
Publication number | Publication date |
---|---|
DE2319011C2 (de) | 1983-08-25 |
US3746973A (en) | 1973-07-17 |
FR2183691A1 (de) | 1973-12-21 |
FR2183691B1 (de) | 1978-05-26 |
JPS4924076A (de) | 1974-03-04 |
GB1414013A (en) | 1975-11-12 |
JPS5753661B2 (de) | 1982-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2319011C2 (de) | Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens | |
EP0285799B1 (de) | Vorrichtung für die elektrische Funktionsprüfung von Verdrahtungsfeldern, insbesondere von Leiterplatten | |
DE2360801C2 (de) | Schaltungsprüfeinrichtung für integrierte Schaltkreise auf Schichtschaltungsträgern | |
DE112005003667B4 (de) | Elektrische Prüfsonde | |
EP0470118B1 (de) | Prüfvorrichtung zum prüfen von elektrischen oder elektronischen prüflingen | |
DE3408704C2 (de) | Verfahren zum Prüfen von starren oder flexiblen elektrischen Verbindungsnetzwerk-Schaltungen und Vorrichtung zur Durchführung des Verfahrens | |
DE69219165T2 (de) | Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung | |
EP0838688B1 (de) | Vorrichtung und Verfahren zum Prüfen von Leiterplatten | |
EP0078339A1 (de) | Tastkopfanordnung für Leiterzugüberprüfung mit mindestens einem, eine Vielzahl von federnden Kontakten aufweisenden Tastkopf | |
DE19507127A1 (de) | Adaptersystem für Baugruppen-Platinen, zu verwenden in einer Prüfeinrichtung | |
DE102004028185A1 (de) | Prüfkarte | |
DE2744299C2 (de) | Verfahren zum elektrischen Prüfen eines Leiterbahnmusters auf einem Substrat | |
DE69019436T2 (de) | Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen. | |
EP0216135B1 (de) | Vorrichtung für die elektrische Funktionsprüfung von Verdrahtungsfeldern, insbesondere von Leiterplatten | |
DE9004562U1 (de) | Prüfvorrichtung zum Prüfen von elektrischen oder elektronischen Prüflingen | |
DE69731713T2 (de) | Prüfadaptermodul, das den Zugang zu einer Vorrichtung mit gitterförmig angeordneten Kügelchen (BGA) ermöglicht, ein derartiges Prüfadaptermodul enthaltendes System und Verwendung des Prüfadaptermoduls | |
EP0285798A2 (de) | Vorrichtung für die elektrische Funktionsprüfung von Verdrahtungsfeldern, insbesondere von Leiterplatten | |
DE19718637A1 (de) | Vorrichtung und Verfahren zum Prüfen von Leiterplatten | |
EP0005727B1 (de) | Abfühlvorrichtung zum Feststellen des Ortes von elektrisch leitenden Punkten | |
WO2004059329A1 (de) | Adapter zum testen von leiteranordnungen | |
DE10060585A1 (de) | Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung | |
EP0489052B1 (de) | Vorrichtung für die elektrische funktionsprüfung von verdrahtungsfeldern, inbesondere von leiterplatten | |
DE19912417A1 (de) | IC-Testgerät | |
DE102004060369A1 (de) | Halbleiterscheibe mit Teststruktur | |
EP1162655A2 (de) | Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |