JP2012063279A - はんだ接合部の寿命予測方法、はんだ接合部の寿命予測装置、及び電子機器 - Google Patents
はんだ接合部の寿命予測方法、はんだ接合部の寿命予測装置、及び電子機器 Download PDFInfo
- Publication number
- JP2012063279A JP2012063279A JP2010208553A JP2010208553A JP2012063279A JP 2012063279 A JP2012063279 A JP 2012063279A JP 2010208553 A JP2010208553 A JP 2010208553A JP 2010208553 A JP2010208553 A JP 2010208553A JP 2012063279 A JP2012063279 A JP 2012063279A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- solder joint
- strain
- strain range
- damage value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
- B23K31/12—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to investigating the properties, e.g. the weldability, of materials
- B23K31/125—Weld quality monitoring
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
- G01N2203/0058—Kind of property studied
- G01N2203/0069—Fatigue, creep, strain-stress relations or elastic constants
- G01N2203/0073—Fatigue
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
- G01N2203/02—Details not specific for a particular testing method
- G01N2203/0202—Control of the test
- G01N2203/0212—Theories, calculations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
- G01R31/71—Testing of solder joints
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1451—Function
- H01L2224/14515—Bump connectors having different functions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1451—Function
- H01L2224/14515—Bump connectors having different functions
- H01L2224/14517—Bump connectors having different functions including bump connectors providing primarily mechanical bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1751—Function
- H01L2224/17515—Bump connectors having different functions
- H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1432—Central processing unit [CPU]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Abstract
【課題】 個々のはんだ接合部に損傷が進行することにより発生する剛性の低下を考慮し、接合部の寿命をより高精度に評価を行うはんだ接合部の寿命予測方法、寿命予測装置及び電子機器を提供する。
【解決手段】 はんだ接合部を有する被測定対象の温度の履歴情報を参照するステップと、前記温度の履歴情報からサイクルカウントにより温度変動の振幅、サイクル数、平均温度、及び周期の少なくともいずれか１つの物理量を調べるステップと、予め作成しておいた応答曲面を用いて前記サイクルカウントにより調べた物理量の中の少なくともいずれか１つからひずみ範囲を算出するステップと、前記ひずみ範囲から、予め求められている損傷値およびひずみ範囲のひずみ変動履歴を参照してひずみ範囲増加率を算出するステップと、を含むことを特徴とするはんだ接合部の寿命予測方法。
【選択図】図１
【解決手段】 はんだ接合部を有する被測定対象の温度の履歴情報を参照するステップと、前記温度の履歴情報からサイクルカウントにより温度変動の振幅、サイクル数、平均温度、及び周期の少なくともいずれか１つの物理量を調べるステップと、予め作成しておいた応答曲面を用いて前記サイクルカウントにより調べた物理量の中の少なくともいずれか１つからひずみ範囲を算出するステップと、前記ひずみ範囲から、予め求められている損傷値およびひずみ範囲のひずみ変動履歴を参照してひずみ範囲増加率を算出するステップと、を含むことを特徴とするはんだ接合部の寿命予測方法。
【選択図】図１
Description
本発明の実施形態は、はんだ接合部の寿命予測方法、はんだ接合部の寿命予測装置、及び電子機器に係る。
電子機器の使用状態下における不良には様々な種類が存在する。中でも、特に、はんだ接合部などの接合部の不良は、頻繁に発生する上、一度発生すると動作に重大な影響を及ぼす点において厄介な不良現象の一つである。はんだ接合部には、電源ON、OFFによる熱負荷、外部からの機械的負荷などの様々な負荷によってひずみが生じる。一回では破断しない程度のひずみであっても、繰り返し負荷を受けることにより、ひずみ振幅が蓄積し金属疲労を発生させることがある。このような疲労現象による破断にいたるまでの寿命を推定するための技術として、電子機器の構造ヘルスモニタリング技術が知られている。
はんだ接合部をはじめとする金属の疲労寿命評価を高い精度で行うためには、評価点に発生するひずみの値を正しく見積もることが重要である。しかしながら、BGAはんだ接合部の寿命予測においては、き裂をはじめとして、はんだ接合部の損傷の進行によって発生するひずみの変動は考慮されない場合が多い。すなわち、はんだ接合部にき裂による損傷が進展し、剛性低下によりひずみの変動量が大きくなった後においても、損傷進行前と同じひずみ予測方法を使用する場合が多い。損傷モデル（温度変動からはんだ接合部の損傷値を予測するためのモデル）の作成にかかる手間や、実装時のアルゴリズムの簡略化を考慮すると、損傷を考慮しない方法でも、寿命予測自体の精度は劣るが実用的な予測は可能である。しかしながら、本来ははんだ接合部にひずみ振幅が蓄積すると、はんだ内をき裂が進展し、はんだ接合部の剛性が低下することから、温度変動の進行に伴って個々のはんだ接合部が受け持つ応力の割合も変化する。よって、外側に存在するダミーバンプよりさらに内側の信号バンプの寿命を予測する場合、損傷の進行を考慮しないと現実の寿命との間に誤差が生じることになる。ここでの寿命誤差の主な原因は、剛性の変化により各バンプに予測されるひずみの値と現実のひずみとの間に差が生じることである。
第１実施形態では、個々のはんだ接合部に損傷が進行することにより発生する剛性の低下を考慮し、接合部の寿命をより高精度に評価を行うはんだ接合部の寿命予測方法を提供する。
第２実施形態では、第１実施形態を実現するはんだ接合部の寿命予測装置を提供することを目的とする。
第３本実施形態では、効率的な破断検知が可能な構成を有する電子機器を提供することを目的とする。
第１実施形態によれば、はんだ接合部を有する被測定対象 の温度の履歴情報を参照するステップと、前記温度の履歴情報からサイクルカウントにより温度変動の振幅、サイクル数、平均温度、及び周期の少なくともいずれか１つの物理量を調べるステップと、予め作成しておいた応答曲面を用いて前記サイクルカウントにより調べた物理量の中の少なくともいずれか１つからひずみ範囲を算出するステップと、前記ひずみ範囲から、予め求められている損傷値およびひずみ範囲のひずみ変動履歴を参照してひずみ範囲増加率を算出するステップと、を含むことを特徴とするはんだ接合部の寿命予測方法が提供される。
第２実施形態によれば、はんだ接合部を有する被測定対象の温度の履歴情報を保存した第１の記憶部と、温度変動の振幅、サイクル数、平均温度、周期の少なくともいずれか１つの物理量からひずみ範囲を求めるための応答曲面を保存した第２の記憶部と、損傷値の履歴情報が保存された第３の記憶部と、損傷値からひずみ範囲の増加率を求めるためのひずみ変動履歴が保存された第４の記憶部と、前記第１の記憶部を参照し、温度の履歴情報を取得する第１の制御部と、前記温度の履歴情報からサイクルカウントにより温度変動の振幅、サイクル数、平均温度、及び周期の少なくともいずれか１つの物理量を調べる第２の制御部と、前記第２の記憶部を参照し、前記サイクルカウントにより調べた物理量物理量の中の少なくともいずれか１つからひずみ範囲を算出する第３の制御部と、前記第３の記憶部及び前記第４の記憶部を参照し、前記第３の制御部により算出されたひずみ範囲からひずみ範囲増加率を算出する第４の制御部と、 を有することを特徴とするはんだ接合部の寿命予測装置が提供される。
第３実施形態によれば、電子部品と、実装基板と、前記電子機器と前記実装基板とを機械的に接合し、かつ前記電子機器と前記実装基板との間で電気信号をやり取りを媒介する第１の接合部と、前記電子機器と前記実装基板とを機械的に接合し、かつ前記電子機器と前記実装基板との間で電気信号をやり取りを媒介しない第２の接合部と、前記第１の接合部と前記第２との間に形成され、前記電子機器と前記実装基板とを機械的に接合し、かつ、前記実装基板と前記電子部品との接合状態を監視する第３の接合部と、を有することを特徴とする電子機器が提供される。
以下、実施の形態について、図面を参照して説明する。
（第１実施形態）
第１実施形態としてはんだ寿命予測方法を図１〜２を用いて説明する。
第１実施形態としてはんだ寿命予測方法を図１〜２を用いて説明する。
（第００１〜００２ステップ）
第１の制御部（更新イベント検出部）１１は寿命更新のイベントが検出されると、その時点まで保存されていた第２の記憶部（温度履歴データベース）２２に温度情報を参照する。
第１の制御部（更新イベント検出部）１１は寿命更新のイベントが検出されると、その時点まで保存されていた第２の記憶部（温度履歴データベース）２２に温度情報を参照する。
寿命更新のイベントは、第１の記憶部（更新イベント保存部）２１に保存されたファームウエアに一定時間ごとにイベントのトリガーを与える指示プログラムを保存しておき、更新イベント検出部１１がこれを実行することにより実現することが出来る。
温度履歴データベース２２には過去の温度履歴が保存されている。基板１の温度は検出部７にて測定され、温度履歴データベース２２に保存される。
（第００３ステップ）
第２の制御部（サイクルカウント調査部）１２は、温度履歴データベース２２を参照し、サイクルカウントにより温度振幅、サイクル数、平均温度、周期などの情報を調べる。
第２の制御部（サイクルカウント調査部）１２は、温度履歴データベース２２を参照し、サイクルカウントにより温度振幅、サイクル数、平均温度、周期などの情報を調べる。
温度履歴データベース２２は、検出部７で測定される温度と、その温度が測定された時刻を時系列データとして保存している。
（第００４ステップ）
第３の制御部（温度振幅−ひずみ範囲変換部）１３はサイクルカウント調査部１２により得られた温度振幅、サイクル数、平均温度、周期などの情報から、第３の記憶部（応答曲面データベース）２３に保存されている応答曲面を参照し、温度振幅ΔＴをひずみ範囲Δεに変換する。
第３の制御部（温度振幅−ひずみ範囲変換部）１３はサイクルカウント調査部１２により得られた温度振幅、サイクル数、平均温度、周期などの情報から、第３の記憶部（応答曲面データベース）２３に保存されている応答曲面を参照し、温度振幅ΔＴをひずみ範囲Δεに変換する。
応答曲面データベース２３は温度変動の振幅、サイクル数、平均温度、周期とひずみ範囲との関数である応答曲面を保存している。この応答曲面を用いれば、温度変動の振幅、サイクル数、平均温度、周期からひずみ範囲を求めることが出来る。この応答曲面は事前に第３の記憶部（応答曲面データベース）２３に保存されている。
（第００５ステップ）
第４の制御部（ひずみ範囲増加率算出部）１４は、第４の記憶部（損傷値データベース）２４及び第５の記憶部（ひずみ変動履歴データベース）２５を参照し、変換されたひずみ範囲Δεを用いて、今回イベントが更新された時点におけるはんだ接合部７１に蓄積した損傷の進行により発生した、ひずみ範囲の増加率を算出する。
第４の制御部（ひずみ範囲増加率算出部）１４は、第４の記憶部（損傷値データベース）２４及び第５の記憶部（ひずみ変動履歴データベース）２５を参照し、変換されたひずみ範囲Δεを用いて、今回イベントが更新された時点におけるはんだ接合部７１に蓄積した損傷の進行により発生した、ひずみ範囲の増加率を算出する。
損傷値データベース２４は損傷値と、その損傷値が求められた時刻とを時系列データとして保存している。ひずみ変動履歴データベース２５は損傷値とひずみ範囲増加率との関数を保存している。
例えば、損傷値データベース２４により、ある時刻ｔ１における損傷値Ｄ１が求められると、その損傷値Ｄ１からひずみ範囲増加率αが求められる。このひずみ範囲増加率αを用いて、ひずみ範囲Δε１から例えば新たなひずみ範囲Δε２＝α・Δε１が求められる。
（第００６ステップ）
第５の制御部（ひずみ範囲再カウント部）１５は第００５ステップで算出されたひずみ範囲の増加率を考慮して、損傷値をカウントし直す。そして、新たに求められた損傷値を今回のイベントが更新された時刻と共に第４の記憶部（損傷値データベース）２４に保存する。
第５の制御部（ひずみ範囲再カウント部）１５は第００５ステップで算出されたひずみ範囲の増加率を考慮して、損傷値をカウントし直す。そして、新たに求められた損傷値を今回のイベントが更新された時刻と共に第４の記憶部（損傷値データベース）２４に保存する。
前述の例をとれば、新たに求められたひずみ範囲Δε２から後述する式１、式２を用いて新たな損傷値Ｄ２を求めることができる。この新たに求められた損傷値Ｄ２を損傷値データベースにその時刻ｔ２と共に保存する。
（第００７ステップ）
第６の制御部（損傷値判断部）１６は、第７の記憶部（しきい値データベース）２７を参照し、新たな損傷値が特定のしきい値以上であるか否かを判断する。新たな損傷値が特定のしきい値以上である場合には、所定のアクションを取ることを指示する信号を損傷値判断部２６が発信することを許容する。
第６の制御部（損傷値判断部）１６は、第７の記憶部（しきい値データベース）２７を参照し、新たな損傷値が特定のしきい値以上であるか否かを判断する。新たな損傷値が特定のしきい値以上である場合には、所定のアクションを取ることを指示する信号を損傷値判断部２６が発信することを許容する。
所定のアクションとしては、故障が近いことを想定してデータのバックアップを自動的に取る、ユーザーに故障の可能性を伝える、機器を管理しているサーバーに寿命が近いことを伝える、などが考えられる。
特定のしきい値は、製品の種類に応じて、または製品の用途等に応じて適宜設定される。例えば、発電所や医療機器などの高い信頼性が求められる場合には、そのしきい値は厳しく設定できる。これに対し、故障した場合にも補償される機構が準備されているネットワークシステムのサーバーなどに適用される場合には、そのしきい値は緩く設定できる。
（作用・機能・技術的意義）
ここで、被測定対象である製品としてはんだ接合部を有する実装基板を想定し、この製品が出荷された後、使用環境下での温度変動負荷を対象とした、ＢＧＡの疲労寿命予測方法を例として、第１実施形態の技術的意義について更に説明する。
ここで、被測定対象である製品としてはんだ接合部を有する実装基板を想定し、この製品が出荷された後、使用環境下での温度変動負荷を対象とした、ＢＧＡの疲労寿命予測方法を例として、第１実施形態の技術的意義について更に説明する。
第１実施形態では、各はんだ接合部の損傷によって剛性が低下した効果を考慮してはんだ接合部の寿命予測を行うことを特徴とする。
はんだ接合部の損傷進行の模式図を図６に示す。この図は、図５に示すはんだ接合部のうち、ダミーバンプ１（Ａ−１）、ダミーバンプ２（Ｂ−２）、信号バンプの３（Ｃ−３）について、ＢＧＡが温度サイクル負荷を受けた際、損傷の進行によるひずみ範囲の変動を模式的に示したものである。なお、ダミーバンプ１、ダミーバンプ２、信号バンプの３は図４に示す部品４−７の右上隅の一点破線で囲った領域Ａ２を示している。そして、領域Ａ２は図３に示す電子機器の部品４−７の一点破線で囲った領域Ａ１の詳細図である。なお、本明細書では、図５において、左上のダミーバンプ１を基点に、右から左にＡ、Ｂ、Ｃ、・・・、上から下に１、２、３、・・・としてはんだ接合部の位置を表記することがある。
温度サイクルΔＴの進行に従って、最も外側に位置するダミーバンプ１のひずみ範囲がまず大きくなる。次にダミーバンプ２、最後に信号バンプ３の順にひずみ範囲が大きくなっていく。この現象は、ひずみが蓄積することにより、はんだ接合部のき裂が進行し、はんだ接合部の剛性が低下することが原因となって発生する。そこで、温度変動の情報からひずみを算出する際にあらかじめダミーバンプのひずみ変動履歴を数値解析で調べておくことにより、剛性の低下を考慮したひずみ算出が可能になり、寿命の高精度化が期待できる。
図７はＦＥＭによる数値解析から図４に示すダミーバンプ（Ａ−２〜Ｅ−２）及び信号バンプのひずみ変動履歴を示した一例である。この場合、外側のダミーバンプから順にひずみ変動が大きくなっていくことが観察され、上記図６と同様の傾向を示す結果となっていることが理解される。
これに対し、図８は従来の評価方法でひずみ振幅を評価した場合である。この場合、はんだ接合部におけるき裂等の損傷の進行や破断とは無関係にひずみ振幅が決定される。
（データベースの準備）
これらの考察を基に、次のように第１実施形態を以下の通りに実施することが出来る。
これらの考察を基に、次のように第１実施形態を以下の通りに実施することが出来る。
まず、寿命を予測する必要がある各はんだ接合部に関して、温度サイクル進行に伴って発生する剛性の低下を考慮するための、ひずみの変動履歴を表すデータベースを事前に作成する。
ここで、図９に示すような温度サイクルが作用する状態を想定した、有限要素法などの数値解析において、はんだ接合部の損傷による剛性の低下を考慮した方法を適用することにより、図６のような温度サイクル数とひずみ範囲Δεの関係を得ることができる。しかし、図６の温度サイクル数とひずみ範囲Δεの関係は、温度幅(図９におけるΔT）や保持時間（図９におけるΔt2、Δt4）、上昇、下降時間（図９におけるΔt1、Δt3）の値によって変動する。また、市場で製品が受ける温度履歴は、図９に示すような一定温度幅、一定時間のサイクルではなく、図１０に示すような、より複雑な温度変動を受ける。このような複雑な温度の変動に対して、損傷を考慮した上で正しいひずみ範囲を推定するためのデータベースが必要とされる。
そこで、データベースに保存する情報として、寿命予測が必要とされる各はんだ接合部の損傷値とひずみ範囲の増加量の関係を用いる。損傷値Ｄとは、異なる振幅の負荷が作用する場合の疲労度合を示す指標であり、Ｄ＝１に達した時点で寿命に達し、破断に至る。図１１に一定ひずみ範囲Δε０の振幅が繰り返された場合の寿命予測方法を示す。一定ひずみ範囲Δε０の振幅が繰り返される場合には、破断までの繰り返し数Ｎ０は指数則（特にはんだの場合はCoffin-Manson則やBasquin則と呼ばれる指数則）に従って導かれる。ここで、
α、β：材料によって決定される定数
Ｎｆ：き裂発生サイクル
Ｎ０はΔε０のひずみが繰り返されたと仮定した際のき裂発生サイクル数
Ｎ：実際にΔε０が負荷されたサイクル数、
Δε：ひずみ範囲
ＤはＮサイクル負荷時の損傷値
である。
α、β：材料によって決定される定数
Ｎｆ：き裂発生サイクル
Ｎ０はΔε０のひずみが繰り返されたと仮定した際のき裂発生サイクル数
Ｎ：実際にΔε０が負荷されたサイクル数、
Δε：ひずみ範囲
ＤはＮサイクル負荷時の損傷値
である。
これに対し、図１、図１２〜１４には異なるひずみ範囲（温度範囲）の振幅が複数作用した場合の寿命予測方法を示す。
温度履歴データ（図１０）はサイクルカウントと呼ばれる方法により、温度振幅データに変換される（図１の第０００３ステップ）。また、温度履歴のサイクル数、及び周期も同時に調査される。温度振幅データの例を図１２に示す。サイクルカウントの具体的な手法は例えばASTM E 1049-85, “Standard Practices for cycle counting in fatigue analysis”, ASTM Standards, Vol. 03.01(Reapproved 1997), Philadelphia, 1999.参照。
さらに、温度振幅データは、事前に作成しておいた応答曲面により、はんだ接合部に発生するひずみ範囲に変換される（図１の第０００４ステップ）。ひずみ範囲に変換された例を図１３に示す。ここで、応答曲面は、事前にさまざまな温度範囲のケースを想定した数値解析により作成され、はんだ接合部に発生するひずみを高精度に予測できる式である。この応答曲面作成の時点では、複雑になることを避けるために、各はんだ接合部は進行サイクルに関わらず一定の剛性を持つものと仮定し、損傷の進行による剛性の低下は考慮しないものとすることを許容する。異なるひずみ範囲Δεｋの振幅が作用する場合の寿命は、線形累積損傷則（Miner則とも呼ばれる）に従い、それぞれのひずみ範囲によって導かれる破断寿命Ｎｋの逆数の和Ｄを求めることができる（式１、式２）。この損傷値Ｄが１に達した時点ではんだ接合部は破断に至る。このＤを損傷値として定義することにより、疲労寿命に至るまでのはんだ接合部の損傷の進行度合を表すことができる。
はんだ接合部（図５のＡ−１、Ａ−２、Ｂ−１）に対して、損傷値Ｄの値を横軸にとり、縦軸にひずみ範囲Δεの増加率をとった関係図の一例を図１４に示す。ここで、ひずみ範囲Δεの増加率とは、損傷が進行する前の初期状態において，ある温度振幅が加えられた時にはんだ接合部に発生するひずみ範囲を初期状態のひずみ範囲Δε0として、損傷値がＤの際に同じ温度振幅を加えることによって発生するひずみ範囲が，初期状態のひずみ範囲Δε0に対して増加した割合を示す値であり、損傷の進行を考慮したＦＥＭ等の数値解析によって求めることができる。具体的な手法は、例えば日本機械学会論文集(A編)73巻736号(2007-12)"はんだバンプ接合部の損傷パスシミュレーション"を参照。
この関係を数値解析等によってひずみ変動履歴データベース２５に事前に保存し、製品の使用環境下における温度履歴から求められる損傷値Ｄと照らし合わせることにより、損傷の進行によるひずみ範囲Δεの増加率を知ることができる。図１５〜１６にひずみ変動履歴データベースの作成手順、及びひずみ変動履歴データベースを作成する装置のブロック図を示す。
（ひずみ変動履歴データベースの作成手順）
（第０１１〜０１２ステップ）
第１１の制御部（サイクル決定部）３１は温度範囲、温度保持時間、温度上昇時間、温度下降時間、温度繰り返しサイクル数を決定する。
（第０１１〜０１２ステップ）
第１１の制御部（サイクル決定部）３１は温度範囲、温度保持時間、温度上昇時間、温度下降時間、温度繰り返しサイクル数を決定する。
（第０１３ステップ）
第１２の制御部（数値解析部）３２は損傷の進行を考慮した数値解析を行う。具体的には、ＦＥＭにより指定された温度条件を設定し、はんだ内部に発生するひずみ範囲がCoffin-Manson則やBasquin則で定められた疲労寿命回数に達した段階で、寿命に達した部分を削除または剛性を極端に低下させることによってき裂を模擬し、損傷の進行を考慮する。詳細は前記日本機械学会論文集(A編)73巻736号(2007-12)を参照。
第１２の制御部（数値解析部）３２は損傷の進行を考慮した数値解析を行う。具体的には、ＦＥＭにより指定された温度条件を設定し、はんだ内部に発生するひずみ範囲がCoffin-Manson則やBasquin則で定められた疲労寿命回数に達した段階で、寿命に達した部分を削除または剛性を極端に低下させることによってき裂を模擬し、損傷の進行を考慮する。詳細は前記日本機械学会論文集(A編)73巻736号(2007-12)を参照。
（第０１４ステップ）
第１３の制御部（ひずみ変動履歴算出部）３３は各温度サイクル毎のひずみ変動履歴を算出する。また、ひずみ変動履歴算出部３３は求めた各温度サイクル毎のひずみ変動履歴を第５の記憶部（ひずみ変動履歴情報データベース）２５に保存する。
第１３の制御部（ひずみ変動履歴算出部）３３は各温度サイクル毎のひずみ変動履歴を算出する。また、ひずみ変動履歴算出部３３は求めた各温度サイクル毎のひずみ変動履歴を第５の記憶部（ひずみ変動履歴情報データベース）２５に保存する。
（第０１５ステップ）
第１４の制御部（損傷値算出部）３４は第１１の記憶部（はんだ疲労データベース）２６を参照し、各温度サイクル毎の損傷値Ｄを算出（推定）する。また、損傷値算出部３４は、各温度サイクルにおけるひずみ範囲Δεの増加率と、これに対応する求めた損傷値Ｄとを第５の記憶部（ひずみ変動履歴情報データベース）２５に保存する。
第１４の制御部（損傷値算出部）３４は第１１の記憶部（はんだ疲労データベース）２６を参照し、各温度サイクル毎の損傷値Ｄを算出（推定）する。また、損傷値算出部３４は、各温度サイクルにおけるひずみ範囲Δεの増加率と、これに対応する求めた損傷値Ｄとを第５の記憶部（ひずみ変動履歴情報データベース）２５に保存する。
なお、この第０１５ステップは、リアルタイム、または定められたタイミングなど、任意の機会に行うことができる。定められたタイミングとしては、例えば、定期的や電源ＯＮ時または／及びＯＦＦ時が例示される。
（効果）
ここで、ひずみ範囲Δεの増加量を知るために損傷値Ｄを利用することの第一の利点として、加えられた温度の範囲や保持時間、上昇、下降時間を考慮しなくとも、損傷値のみを参照することでひずみ範囲の増加率を知ることができることが挙げられる。すなわち、一定温度振幅のような単純な温度変動ではなく、実使用環境下の複雑な温度変動に対しても、適用が容易である。第二の利点として、損傷値Ｄとひずみ範囲Δεの増加率の関係にロバスト性があり、加えられる温度範囲や保持時間等によって関係が大きく変わることが少ない点が挙げられる。
ここで、ひずみ範囲Δεの増加量を知るために損傷値Ｄを利用することの第一の利点として、加えられた温度の範囲や保持時間、上昇、下降時間を考慮しなくとも、損傷値のみを参照することでひずみ範囲の増加率を知ることができることが挙げられる。すなわち、一定温度振幅のような単純な温度変動ではなく、実使用環境下の複雑な温度変動に対しても、適用が容易である。第二の利点として、損傷値Ｄとひずみ範囲Δεの増加率の関係にロバスト性があり、加えられる温度範囲や保持時間等によって関係が大きく変わることが少ない点が挙げられる。
これらの利点により、代表的な温度履歴による損傷値とひずみ範囲の関係を数値解析によって事前に調べておくことにより、様々な温度履歴に対するひずみ範囲の増加率を簡易かつ比較的高い精度で知ることが可能になる。
より高精度なひずみ範囲増加率の推定のために、温度範囲や保持時間、上昇、下降時間をパラメータとした数値解析によって、図１４の関係をデータベースに複数保持し、加えられた温度範囲によって適切な関係式を適用する方法をとることも可能である。
なお、第１実施形態では、温度の履歴情報からサイクルカウントにより温度変動の振幅、サイクル数、平均温度、及び周期を調べ、予め作成しておいた応答曲面を用いてひずみ範囲を算出する方法を示したが、これに限定されるものではない。被測定対象の使用環境等によっては、温度の振幅，サイクル数，周期の，全ての物理量を使用しなくても推定可能な場合がある。具体的には、振幅とサイクル数だけで推定が可能な場合もある。
よって、温度の履歴情報からサイクルカウントにより温度変動の振幅、サイクル数、平均温度、及び周期の少なくともいずれか１つの物理量が調べられること、及び、この調査した物理量に対応する応答曲面が準備されていて、サイクルカウントにより調べた物理量の中の少なくともいずれか１つからひずみ範囲を算出することできれば、はんだ接合部の寿命予測が可能となる場合がある。
（第１実施形態の変形例）
第１実施形態の変形例について説明する。本変形例と第１実施形態とは、寿命予測する手順は同じであるが、ダミーバンプの破断が検出された際に、ダミーバンプの予測される寿命と、実際の寿命との間の誤差を算出し、誤差を修正するルーチンを組み込む点が相違する。図１７は誤差修正のルーチンを組み込んだ寿命予測方法を示す。また、図１８はこの寿命予測方法を実行するために必要となる構成のうち、第１実施形態に追加される構成を示す。
第１実施形態の変形例について説明する。本変形例と第１実施形態とは、寿命予測する手順は同じであるが、ダミーバンプの破断が検出された際に、ダミーバンプの予測される寿命と、実際の寿命との間の誤差を算出し、誤差を修正するルーチンを組み込む点が相違する。図１７は誤差修正のルーチンを組み込んだ寿命予測方法を示す。また、図１８はこの寿命予測方法を実行するために必要となる構成のうち、第１実施形態に追加される構成を示す。
（第０２１〜０２２ステップ）
第１実施形態の寿命予測方法（ステップＳ０２５）の前に、ダミーバンプ破断検出イベントを設ける。
第１実施形態の寿命予測方法（ステップＳ０２５）の前に、ダミーバンプ破断検出イベントを設ける。
第２１の制御部（破断イベント検出部）５１はダミーバンプが破断されているか否かを判断する（第０２２ステップ）。ダミーバンプが破断されていないと判断した場合、第１実施形態（第００１〜００９ステップ）を実行する（図１）。
（第０２３ステップ）
ダミーバンプが破断されていると判断した場合、第２２の制御部（損傷値修正部）５２は、損傷値データベース２４を参照し、予め求められている損傷値を読み出す。そして、
損傷値修正部５２は、予め与えられている損傷値と、新たに求められた損傷値とを比較する。さらに、損傷値修正部５２は、比較した結果における損傷値に差が認められる時は、破断していないはんだ接合部の寿命予測値を修正する（第０２３ステップ）。
ダミーバンプが破断されていると判断した場合、第２２の制御部（損傷値修正部）５２は、損傷値データベース２４を参照し、予め求められている損傷値を読み出す。そして、
損傷値修正部５２は、予め与えられている損傷値と、新たに求められた損傷値とを比較する。さらに、損傷値修正部５２は、比較した結果における損傷値に差が認められる時は、破断していないはんだ接合部の寿命予測値を修正する（第０２３ステップ）。
寿命予測値の修正方法について図１９に示す例を用いて説明する。損傷値Ｄは１に達した時点で破断するはずだが、図１９に示すようにＤ＝０．７５の時点ではんだ接合部の破断が検出されたとする。この場合、ΔＤ＝０．２５（＝１−０．７５）に相当する損傷値が予測されない何らかの理由で加えられたものと判断し、破断されていない残りのはんだ接合部の損傷値をＤ＝０．７５で除する。すなわち、損傷値０．４を０．７５で除した０．５３３を新たな損傷値とする。
また、損傷値修正部５２は、算出された修正後の損傷値０．５３３を第２１の記憶部（ダミーバンプ状況データベース）６１に記憶する。第２１の記憶部（ダミーバンプ状況データベース）６１に保存されたはんだ接合部破断の情報や損傷値は、必要に応じてＳＭＡＲＴ（Self-Monitoring, Analysis and Reporting Technology）等の情報伝達手段を用いてホスト側に提供される。その後、第１実施形態（第００１〜００９ステップ）を実行する（図１）。
（第２実施形態）
第２実施形態について、図２、図３を用いて説明する。第２実施形態ははんだ接合部の寿命予測装置の実施形態である。
第２実施形態について、図２、図３を用いて説明する。第２実施形態ははんだ接合部の寿命予測装置の実施形態である。
図３は実装基板１に半導体メモリ４−１〜４−８、コンデンサ６、測定部７、制御部１０が搭載されている第２実施形態の例を示した模式図である。半導体メモリ４−１〜４−８は実装基板にはんだ等の接合部を介して接続されている。検出部７は半導体メモリ４−１〜４−８の各接合部について電気的特性を測定し、その接続状態を観察する。また検出部７は実装基板１の温度を測定する。半導体メモリの一部は記憶部２０として用いることができる。
図２は第２実施形態にかかるブロック図である。第２実施形態は、検出部７、制御部１０、記憶部２０を構成要素として有する。これらは情報や信号の受け渡しを媒介する信号ラインＬを介して互いに接続されている。信号ラインは有線、無線、これらを混在させた形態を用いることができる。
制御部１０は、第１実施形態に対応して、更新イベント検出部１１、サイクルカウント調査部１２、温度−ひずみ範囲変換部１３、ひずみ範囲増加率算出部１４、ひずみ範囲再カウント部１５、損傷値判断部１６を有する。記憶部２０は、更新イベント保存部２１、温度履歴データベース２２、応答曲面データベース２３、損傷値データベース２４、ひずみ変動履歴データベース２５、はんだ疲労データベース２６、しきい値データベース２７を有する。
第１実施形態の変形例に対応して、制御部１０は破断イベント検出部３１、損傷値修正部３２を、記憶部２０はダミーバンプ状況データベース６１を更に有してもよい。
具体的な態様としては、例えば、制御部１０にはＣＰＵを用いることができる。また、記憶部２０には半導体メモリを用いることができる。記憶部はこれに限られるものではなく、情報やプログラムを記憶できる記録媒体であればよく、ＮＡＮＤ型半導体メモリ、ＨＤＤ、ＲＯＭなどのＬＳＩを用いることができる。
検出部７（破断イベント検出部３１）には、例えばはんだ接合部７１の抵抗値を測定する回路、または／及びインピーダンスを測定する回路等を具備することができる。検出部７は接合部の電気的特性を測定することにより、破断を検出することができる。例えば、接合部が破断すると電気抵抗が急激に大きくなることから、破断を検出することが可能となる。また、温度を測定するために、検出部７には熱電対を具備することができる。はんだ接合部の抵抗値を測定する回路、インピーダンスを測定する回路がアナログ回路、熱電対の出力がアナログ信号である場合には、検出部７にＡ／Ｄ変換器を含んでもよい。アナログ信号がデジタル信号に変換されることにより、制御部１０、記憶部２０でこれらの信号を容易に取り扱うことが出来るようになる。
第２実施形態の動作、作用、効果については第１実施形態及びその変形例にて述べたので省略する。
（第３実施形態）
第３実施形態について説明する。第３実施形態は、破断を検出するための信号線の形成の仕方に工夫がある。この様子を図２０を用いて説明する。
第３実施形態について説明する。第３実施形態は、破断を検出するための信号線の形成の仕方に工夫がある。この様子を図２０を用いて説明する。
図２０では、矩形状の半導体メモリ４にはんだ接合部７１が複数配置されている。半導体メモリ４に含まれているシリコンチップ７３は、半導体メモリ４の最外周よりも一回り小さく、半導体メモリ４の内部にして形成されている。
はんだ接合部７１は矩形状の線対象軸の方向に、ダミーバンプ領域（第２の接合部、Ｂ−１）、破断検出領域（第３の接合部、Ｂ−２）、信号線領域（第１の接合部、Ｂ−３）、破断検出領域（第３の接合部、Ｂ−４）、ダミーバンプ領域（第２の接合部、Ｂ−５）が、この順番で形成されている。すなわち、信号線領域とダミーバンプ領域の間に破断検出領域が介挿された構成となっている。
ダミーバンプ領域（Ｂ−１、Ｂ−５）は、図２０において二点破線で囲まれた領域である。この領域のダミーバンプは、電子機器である半導体メモリ４と実装基板１とを機械的に接合しているが、半導体メモリ４と実装基板１との間の電気信号をやり取りは媒介しない。
信号線領域（Ｂ−３）は、図２０において一点破線で囲まれた領域である。この領域のはんだ接合部は、電子機器である半導体メモリ４と実装基板１とを機械的に接合するだけでなく、半導体メモリ４と実装基板１との間の電気信号をやり取りも媒介する。
破断検出領域（Ｂ−２、Ｂ−４）は、図２０において破線で囲まれた領域である。この領域のはんだ接合部は、電子機器である半導体メモリ４と実装基板１とを機械的に接合しているが、半導体メモリ４と実装基板１との間の電気信号をやり取りは媒介しない。しかし、破断を検出するための信号線７２がこの領域に存在するはんだ接合部の一部を利用して形成されている。信号線７２は検出部７に接続されていて、半導体メモリ４と実装基板１との接合状態を監視することができる。図２０に示す例では、破断検出領域の最も外側のはんだ接合部のうち互いに隣接する２個を１組とした時に、互いに対向する４組を一本の電気回路で直列に接続しているが、状況に応じて、対偶関係にある２箇所のみ、或いは１箇所のみとすることもできる。この時、四隅の中でも最も温度変化が激しい領域を含むように選択すると、早期にはんだ接合部の破断を検出することが可能となる。
このように、ダミーバンプ領域と信号線領域の間に破断検出領域を設ける利点として、破断検出領域はダミーバンプ領域と比較して相対的にばらつきによる寿命の影響が小さく、高い精度での寿命予測が可能になる点が挙げられる。ダミーバンプ領域はパッケージの外周部周辺に存在するため、破断検出領域や信号領域と比較して早期に破断する。物理的に解釈すると、この現象は、パッケージ外側のはんだ接合部ほど大きな機械的負荷を受け持ち、パッケージ内部側のはんだ接合部は、外側のはんだ接合部が受け持った負荷以外の残りの負荷を平均的に受け持っていることに相当する。このとき、パッケージ内部側の各はんだ接合部に発生するひずみ範囲は外側と比較すると平均化（内部側の各はんだ接合部は平均的に同等な負荷を受け持つ）されているため、結果として寿命のばらつきが小さくなる。このばらつきの傾向は、温度サイクル試験などの負荷試験により実験的に検証されている。
破断検出領域のばらつきが小さいことの利点は、第１実施形態における第０２３ステップで行われる信号バンプの損傷値修正の際にも利点として働く。すなわち、破断を検出するはんだ接合部のばらつきが小さいことから、破断の検出により損傷値を修正する他のはんだ接合部においても、修正後の損傷値のばらつきが小さくなり、結果として高精度な寿命予測が可能となる。早期検出を優先する場合はパッケージ外側のダミーバンプ領域で破断検出を行うことが望ましいが、寿命予測精度の視点では、ダミーバンプ領域より内側のはんだ接合部で破断検出を行う方が高精度の予測が可能になる。破断検出をするはんだ接合部を適切に選択することにより、早期検出と高精度の寿命予測のバランスをとることが可能となる。
（第３実施形態の変形例）
第３実施形態の変形例として、第２実施形態を第１実施形態とを破断検出用のチェーンにより結合することにより、適格に寿命評価を行うことが出来る。この様子を図２１に示す。
第３実施形態の変形例として、第２実施形態を第１実施形態とを破断検出用のチェーンにより結合することにより、適格に寿命評価を行うことが出来る。この様子を図２１に示す。
図２１における各半導体メモリ（４−１、４−２、・・・４−Ｎ）は破断検出用信号線７２にて一筆書きにて検出部７に接続されている。これにより、１箇所の検出部７にて複数の半導体メモリ４のはんだ接合部を監視できる。
以上説明した少なくとも１つの実施形態によれば、診断自体が機器に与える負荷を考慮した、効率的なテスト項目の実施を可能とするテストスケジュールを作成することが可能となる。
これら実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、様々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ ・・・ 実装基板（回路基板）
２ ・・・ コネクタ
３ ・・・ ボス穴
４、４−１〜４−８ ・・・ 被測定対象（半導体メモリ）
６ ・・・ コンデンサ
７ ・・・ 検出部（破断検出部、温度測定部）
１０ ・・・ 制御部
１１ ・・・ 第１の制御部（更新イベント検出部）
１２ ・・・ 第２の制御部（サイクルカウント調査部）
１３ ・・・ 第３の制御部（温度−ひずみ範囲変換部）
１４ ・・・ 第４の制御部（ひずみ範囲増加率算出部）
１５ ・・・ 第５の制御部（ひずみ範囲再カウント部）
１６ ・・・ 第６の制御部（損傷値判断部）
３１ ・・・ 第１１の制御部（サイクル決定部）
３２ ・・・ 第１２の制御部（数値解析部）
３３ ・・・ 第１３の制御部（ひずみ変動履歴算出部）
３４ ・・・ 第１４の制御部（損傷値算出部）
５１ ・・・ 第２１の制御部（破断イベント検出部）
５２ ・・・ 第２２の制御部（損傷値修正部）
２０、２０−１、２０−２ ・・・ 記憶部
２１ ・・・ 第１の記憶部（更新イベント保存部）
２２ ・・・ 第２の記憶部（温度履歴データベース）
２３ ・・・ 第３の記憶部（応答曲面データベース）
２４ ・・・ 第４の記憶部（損傷値データベース）
２５ ・・・ 第５の記憶部（ひずみ変動履歴データベース）
２６ ・・・ 第６の記憶部（はんだ疲労データベース）
２７ ・・・ 第７の記憶部（しきい値データベース）
６１ ・・・ 第２１の記憶部（ダミーバンプ状況データベース）
７１ ・・・ はんだ接合部（はんだバンプ）
７２ ・・・ 破断検出用信号線
７３ ・・・ Ｓｉチップ
８１ ・・・ ホスト機器
Ｂ−１、Ｂ−５ ・・・ ダミーバンプ領域
Ｂ−２、Ｂ−４ ・・・ 破断検出領域
Ｂ−３ ・・・ 信号線領域
２ ・・・ コネクタ
３ ・・・ ボス穴
４、４−１〜４−８ ・・・ 被測定対象（半導体メモリ）
６ ・・・ コンデンサ
７ ・・・ 検出部（破断検出部、温度測定部）
１０ ・・・ 制御部
１１ ・・・ 第１の制御部（更新イベント検出部）
１２ ・・・ 第２の制御部（サイクルカウント調査部）
１３ ・・・ 第３の制御部（温度−ひずみ範囲変換部）
１４ ・・・ 第４の制御部（ひずみ範囲増加率算出部）
１５ ・・・ 第５の制御部（ひずみ範囲再カウント部）
１６ ・・・ 第６の制御部（損傷値判断部）
３１ ・・・ 第１１の制御部（サイクル決定部）
３２ ・・・ 第１２の制御部（数値解析部）
３３ ・・・ 第１３の制御部（ひずみ変動履歴算出部）
３４ ・・・ 第１４の制御部（損傷値算出部）
５１ ・・・ 第２１の制御部（破断イベント検出部）
５２ ・・・ 第２２の制御部（損傷値修正部）
２０、２０−１、２０−２ ・・・ 記憶部
２１ ・・・ 第１の記憶部（更新イベント保存部）
２２ ・・・ 第２の記憶部（温度履歴データベース）
２３ ・・・ 第３の記憶部（応答曲面データベース）
２４ ・・・ 第４の記憶部（損傷値データベース）
２５ ・・・ 第５の記憶部（ひずみ変動履歴データベース）
２６ ・・・ 第６の記憶部（はんだ疲労データベース）
２７ ・・・ 第７の記憶部（しきい値データベース）
６１ ・・・ 第２１の記憶部（ダミーバンプ状況データベース）
７１ ・・・ はんだ接合部（はんだバンプ）
７２ ・・・ 破断検出用信号線
７３ ・・・ Ｓｉチップ
８１ ・・・ ホスト機器
Ｂ−１、Ｂ−５ ・・・ ダミーバンプ領域
Ｂ−２、Ｂ−４ ・・・ 破断検出領域
Ｂ−３ ・・・ 信号線領域
Claims (10)
- はんだ接合部を有する被測定対象の温度の履歴情報を参照するステップと、
前記温度の履歴情報からサイクルカウントにより温度変動の振幅、サイクル数、平均温度、及び周期の少なくともいずれか１つの物理量を調べるステップと、
予め作成しておいた応答曲面を用いて前記サイクルカウントにより調べた物理量の中の少なくともいずれか１つからひずみ範囲を算出するステップと、
前記ひずみ範囲から、予め求められている損傷値およびひずみ範囲のひずみ変動履歴を参照してひずみ範囲増加率を算出するステップと、
を含むことを特徴とするはんだ接合部の寿命予測方法。 - 算出されたひずみ範囲増加率を考慮して新たな損傷値を求めるステップと
を更に含むことを特徴とする請求項１に記載の寿命予測方法。 - 前記新たに求められた損傷値をデータベースに保存するステップと
を有することを特徴とする請求項２に記載の寿命予測方法。 - 前記新たに求められた損傷値が所定のしきい値以上である場合に予め定められたアクションをとるステップと
を更に有することを特徴とする請求項２又は３のいずれか１項に記載の寿命予測方法。 - 前記はんだ接合部の少なくとも一部が破断した際に、予め与えられている破断時の損傷値と新たに求められた損傷値とを比較するステップと、
比較した結果に差が認められる場合には、新たに求められた損傷値をもとに破断していないはんだ接合部の寿命予測値を修正するステップと、
を有することを特徴とする請求項２乃至５のいずれか１項に記載のはんだ接合部の寿命予測方法。 - 前記はんだ接合部はアレイ型接続構造を有することを特徴とする請求項１乃至５のいずれか１項に記載の寿命予測方法。
- 事前の数値解析によりはんだ接合部のひずみ変動履歴とはんだ接合部の損傷の関係をデータベースに記憶するステップと、
前記データベースに記憶された情報と前記被測定対象が使用環境下で測定された負荷の情報とから前記はんだ接合部のひずみ変動履歴を推定するステップと
を更に有することを特徴とする請求項１乃至６のいずれか１項に記載の寿命予測方法。 - はんだ接合部を有する被測定対象の温度の履歴情報を保存した第１の記憶部と、
温度変動の振幅、サイクル数、平均温度、周期の少なくともいずれか１つの物理量からひずみ範囲を求めるための応答曲面を保存した第２の記憶部と、
損傷値の履歴情報が保存された第３の記憶部と、
損傷値からひずみ範囲の増加率を求めるためのひずみ変動履歴が保存された第４の記憶部と、
前記第１の記憶部を参照し、温度の履歴情報を取得する第１の制御部と、
前記温度の履歴情報からサイクルカウントにより温度変動の振幅、サイクル数、平均温度、及び周期の少なくともいずれか１つの物理量を調べる第２の制御部と、
前記第２の記憶部を参照し、前記サイクルカウントにより調べた物理量の中の少なくともいずれか１つからひずみ範囲を算出する第３の制御部と、
前記第３の記憶部及び前記第４の記憶部を参照し、前記第３の制御部により算出されたひずみ範囲からひずみ範囲増加率を算出する第４の制御部と、
を有することを特徴とするはんだ接合部の寿命予測装置。 - 電子部品と、
実装基板と、
前記電子機器と前記実装基板とを機械的に接合し、かつ前記電子機器と前記実装基板との間で電気信号をやり取りを媒介する第１の接合部と、
前記電子機器と前記実装基板とを機械的に接合し、かつ前記電子機器と前記実装基板との間で電気信号をやり取りを媒介しない第２の接合部と、
前記第１の接合部と前記第２との間に形成され、前記電子機器と前記実装基板とを機械的に接合し、かつ、前記実装基板と前記電子部品との接合状態を監視する第３の接合部と、
を有することを特徴とする電子機器。 - 請求項８に記載の寿命予測装置を有することを特徴とする請求項９に記載の電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010208553A JP5175911B2 (ja) | 2010-09-16 | 2010-09-16 | はんだ接合部の寿命予測方法、はんだ接合部の寿命予測装置 |
| US13/051,881 US8965712B2 (en) | 2010-09-16 | 2011-03-18 | Life predicting method for solder joint, life predicting apparatus for solder joint and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010208553A JP5175911B2 (ja) | 2010-09-16 | 2010-09-16 | はんだ接合部の寿命予測方法、はんだ接合部の寿命予測装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012235607A Division JP5481551B2 (ja) | 2012-10-25 | 2012-10-25 | はんだ接合部の寿命予測方法、はんだ接合部の寿命予測装置、及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012063279A true JP2012063279A (ja) | 2012-03-29 |
| JP5175911B2 JP5175911B2 (ja) | 2013-04-03 |
Family
ID=45818495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010208553A Expired - Fee Related JP5175911B2 (ja) | 2010-09-16 | 2010-09-16 | はんだ接合部の寿命予測方法、はんだ接合部の寿命予測装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8965712B2 (ja) |
| JP (1) | JP5175911B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013247244A (ja) * | 2012-05-25 | 2013-12-09 | Toshiba Corp | 電子装置、破損推定方法、寿命推定方法 |
| JP2014178264A (ja) * | 2013-03-15 | 2014-09-25 | Mitsubishi Electric Corp | パワーモジュール |
| JP2015090332A (ja) * | 2013-11-07 | 2015-05-11 | 株式会社日立製作所 | 寿命予測構造 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5175911B2 (ja) * | 2010-09-16 | 2013-04-03 | 株式会社東芝 | はんだ接合部の寿命予測方法、はんだ接合部の寿命予測装置 |
| JP5894515B2 (ja) * | 2012-09-28 | 2016-03-30 | 株式会社東芝 | 半導体装置、寿命推定装置、寿命推定方法 |
| EP2913850B1 (en) * | 2012-10-23 | 2018-09-12 | Olympus Corporation | Image pickup apparatus and endoscope |
| US9222865B2 (en) * | 2013-08-23 | 2015-12-29 | Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College | Fatigue assessment |
| CN104588922B (zh) * | 2014-11-20 | 2016-09-28 | 南京钢铁股份有限公司 | 高强耐候钢的焊接工艺评定方案的制定方法 |
| DE102017209015A1 (de) | 2017-05-30 | 2018-12-06 | Robert Bosch Gmbh | Verfahren zum Schutz eines Bauteils in einem Fahrzeug vor temperaturbedingtem Ausfall |
| US10887979B2 (en) * | 2018-01-10 | 2021-01-05 | Hamilton Sunstrand Corporation | Low cycle fatigue prevention |
| CN110232243B (zh) * | 2019-06-12 | 2020-03-10 | 四川大学 | 基于晶体塑性焊接工艺模型的损伤与疲劳寿命评估方法 |
| CN111623702B (zh) * | 2020-04-29 | 2021-10-15 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 集成电路元器件焊点应变测试方法 |
| CN112285595B (zh) * | 2020-10-15 | 2023-10-10 | 深圳市南北半导体有限责任公司 | 一种led灯珠的循环测试方法 |
| CN116298618A (zh) * | 2023-03-09 | 2023-06-23 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 汽车电子组件的dvpv检测方法、装置、电子设备和存储介质 |
Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03128431A (ja) * | 1989-04-10 | 1991-05-31 | Hitachi Ltd | 電子部品はんだ接続寿命評価法 |
| JP3012948U (ja) * | 1994-12-26 | 1995-06-27 | 千住金属工業株式会社 | Ｂｇａ電子部品 |
| JPH07306239A (ja) * | 1994-05-16 | 1995-11-21 | Hitachi Ltd | 余寿命センサー付き電気製品 |
| JPH0870062A (ja) * | 1994-08-30 | 1996-03-12 | Matsushita Electric Ind Co Ltd | 電子部品 |
| JP2004079914A (ja) * | 2002-08-21 | 2004-03-11 | Sony Corp | 電子部品の実装信頼性予測方法及びその予測システム |
| JP2004085397A (ja) * | 2002-08-27 | 2004-03-18 | Kyocera Corp | はんだ接合部の寿命推定方法 |
| JP2005026250A (ja) * | 2003-06-30 | 2005-01-27 | Toyota Motor Corp | はんだ接合部の亀裂発生寿命予測方法及び装置 |
| JP2005109084A (ja) * | 2003-09-30 | 2005-04-21 | Fuji Electric Systems Co Ltd | プリント基板および電子装置 |
| WO2005088483A1 (ja) * | 2004-03-10 | 2005-09-22 | Fujitsu Limited | 電子パッケージ信頼性予測装置および電子パッケージ信頼性予測プログラム |
| JP2005310837A (ja) * | 2004-04-16 | 2005-11-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2006084248A (ja) * | 2004-09-15 | 2006-03-30 | Furukawa Electric Co Ltd:The | はんだ挿入接合部の疲労挙動の信頼性評価方法 |
| JP2006313127A (ja) * | 2005-05-09 | 2006-11-16 | Hitachi Ltd | はんだ接続部評価システム |
| JP2008002869A (ja) * | 2006-06-21 | 2008-01-10 | Denso Corp | はんだの寿命予測方法 |
| JP2009218390A (ja) * | 2008-03-11 | 2009-09-24 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2010073795A (ja) * | 2008-09-17 | 2010-04-02 | Toshiba Corp | 損傷指標予測システムおよび損傷指標予測方法 |
| JP2010223859A (ja) * | 2009-03-25 | 2010-10-07 | Toshiba Corp | 監視装置および監視方法 |
| JP4648505B1 (ja) * | 2010-03-30 | 2011-03-09 | 株式会社東芝 | 電子装置および電子システム |
| WO2011036751A1 (ja) * | 2009-09-24 | 2011-03-31 | 株式会社 東芝 | 電子機器および損傷検出方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2691299B2 (ja) | 1989-06-12 | 1997-12-17 | 株式会社ニコン | 基板ホルダ |
| FR2663946B1 (fr) | 1990-05-09 | 1994-04-29 | Inst Francais Du Petrole | Procede de craquage catalytique en presence d'un catalyseur renfermant une zeolite zsm a ouverture de pore intermediaire. |
| JP5175911B2 (ja) * | 2010-09-16 | 2013-04-03 | 株式会社東芝 | はんだ接合部の寿命予測方法、はんだ接合部の寿命予測装置 |
-
2010
- 2010-09-16 JP JP2010208553A patent/JP5175911B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-18 US US13/051,881 patent/US8965712B2/en not_active Expired - Fee Related
Patent Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03128431A (ja) * | 1989-04-10 | 1991-05-31 | Hitachi Ltd | 電子部品はんだ接続寿命評価法 |
| JPH07306239A (ja) * | 1994-05-16 | 1995-11-21 | Hitachi Ltd | 余寿命センサー付き電気製品 |
| JPH0870062A (ja) * | 1994-08-30 | 1996-03-12 | Matsushita Electric Ind Co Ltd | 電子部品 |
| JP3012948U (ja) * | 1994-12-26 | 1995-06-27 | 千住金属工業株式会社 | Ｂｇａ電子部品 |
| JP3900042B2 (ja) * | 2002-08-21 | 2007-04-04 | ソニー株式会社 | 電子部品の実装信頼性予測方法及びその予測システム |
| JP2004079914A (ja) * | 2002-08-21 | 2004-03-11 | Sony Corp | 電子部品の実装信頼性予測方法及びその予測システム |
| JP2004085397A (ja) * | 2002-08-27 | 2004-03-18 | Kyocera Corp | はんだ接合部の寿命推定方法 |
| JP2005026250A (ja) * | 2003-06-30 | 2005-01-27 | Toyota Motor Corp | はんだ接合部の亀裂発生寿命予測方法及び装置 |
| JP2005109084A (ja) * | 2003-09-30 | 2005-04-21 | Fuji Electric Systems Co Ltd | プリント基板および電子装置 |
| WO2005088483A1 (ja) * | 2004-03-10 | 2005-09-22 | Fujitsu Limited | 電子パッケージ信頼性予測装置および電子パッケージ信頼性予測プログラム |
| JP2005310837A (ja) * | 2004-04-16 | 2005-11-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2006084248A (ja) * | 2004-09-15 | 2006-03-30 | Furukawa Electric Co Ltd:The | はんだ挿入接合部の疲労挙動の信頼性評価方法 |
| JP2006313127A (ja) * | 2005-05-09 | 2006-11-16 | Hitachi Ltd | はんだ接続部評価システム |
| JP2008002869A (ja) * | 2006-06-21 | 2008-01-10 | Denso Corp | はんだの寿命予測方法 |
| JP2009218390A (ja) * | 2008-03-11 | 2009-09-24 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2010073795A (ja) * | 2008-09-17 | 2010-04-02 | Toshiba Corp | 損傷指標予測システムおよび損傷指標予測方法 |
| JP2010223859A (ja) * | 2009-03-25 | 2010-10-07 | Toshiba Corp | 監視装置および監視方法 |
| WO2011036751A1 (ja) * | 2009-09-24 | 2011-03-31 | 株式会社 東芝 | 電子機器および損傷検出方法 |
| JP4648505B1 (ja) * | 2010-03-30 | 2011-03-09 | 株式会社東芝 | 電子装置および電子システム |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013247244A (ja) * | 2012-05-25 | 2013-12-09 | Toshiba Corp | 電子装置、破損推定方法、寿命推定方法 |
| JP2014178264A (ja) * | 2013-03-15 | 2014-09-25 | Mitsubishi Electric Corp | パワーモジュール |
| JP2015090332A (ja) * | 2013-11-07 | 2015-05-11 | 株式会社日立製作所 | 寿命予測構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120072129A1 (en) | 2012-03-22 |
| JP5175911B2 (ja) | 2013-04-03 |
| US8965712B2 (en) | 2015-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5175911B2 (ja) | はんだ接合部の寿命予測方法、はんだ接合部の寿命予測装置 | |
| JP4703702B2 (ja) | 損傷指標予測システムおよび損傷指標予測方法 | |
| JP5025676B2 (ja) | 監視装置および監視方法 | |
| JP4938695B2 (ja) | き裂進展評価装置及びき裂進展評価方法 | |
| US9500693B2 (en) | Electronic apparatus, measuring method, and monitoring apparatus | |
| US9587974B2 (en) | Weighing scale diagnostics method | |
| Wong et al. | Vibration testing and analysis of ball grid array package solder joints | |
| KR101526313B1 (ko) | 피로수명 예측방법 | |
| US9699891B2 (en) | Substrate and method for mounting semiconductor package | |
| JP5481551B2 (ja) | はんだ接合部の寿命予測方法、はんだ接合部の寿命予測装置、及び電子機器 | |
| JP5581860B2 (ja) | はんだ接合部の熱疲労寿命診断方法 | |
| Lall et al. | Resistance spectroscopy-based condition monitoring for prognostication of high reliability electronics under shock-impact | |
| US7514941B2 (en) | Method and apparatus for predicting the reliability of electronic systems | |
| US20040158450A1 (en) | Solder joint life prediction method | |
| US20140052392A1 (en) | Technique for monitoring structural health of a solder joint in no-leads packages | |
| Gershman et al. | Structural health monitoring of solder joints in QFN package | |
| JP2011058888A (ja) | 亀裂発生寿命予測装置および亀裂発生寿命予測方法 | |
| JP2010211440A (ja) | 異常予測装置、異常予測システム、異常予測方法、及びプログラム | |
| Lall et al. | Assessment of residual damage in leadfree electronics subjected to multiple thermal environments of thermal aging and thermal cycling | |
| Thukral et al. | Understanding the impact of PCB changes in the latest published JEDEC board level drop test method | |
| US10837997B2 (en) | Failure prediction device and circuit board using the same | |
| Lall et al. | Interrogation of accrued damage and remaining life in field-deployed electronics subjected to multiple thermal environments of thermal aging and thermal cycling | |
| JP5572741B2 (ja) | 損傷指標予測システムおよび損傷予測方法 | |
| Butrym et al. | Fatigue life estimation of structural components using macrofibre composite sensors | |
| JP6139619B2 (ja) | 電子部品および測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130107 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5175911 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160111 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |