JP3900042B2 - 電子部品の実装信頼性予測方法及びその予測システム - Google Patents
電子部品の実装信頼性予測方法及びその予測システム Download PDFInfo
- Publication number
- JP3900042B2 JP3900042B2 JP2002241111A JP2002241111A JP3900042B2 JP 3900042 B2 JP3900042 B2 JP 3900042B2 JP 2002241111 A JP2002241111 A JP 2002241111A JP 2002241111 A JP2002241111 A JP 2002241111A JP 3900042 B2 JP3900042 B2 JP 3900042B2
- Authority
- JP
- Japan
- Prior art keywords
- reliability
- solder joint
- amount
- response
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、実装基板の両面にはんだバンプを介してＣＳＰ（Chip Size Package）が取り付けられて成る電子機器の信頼性評価に適用して好適な電子部品の実装信頼性予測方法及びその予測システムに関するものである。詳しくは、両面実装タイプの基板に対する電子部品の実装信頼性を予測する方法であって、予め、はんだ接合部に生じる歪量を電子部品間の位置関係に対応させて求めておくと共に、この歪量を電子部品間の位置関係に対応させて表示する応答曲線又は応答曲面を作成しておくことによって、電子機器内のはんだ接合部の信頼性寿命を容易、かつ迅速に予測できるようにしたものである。
【０００２】
【従来の技術】
近年、半導体パッケージ等の電子部品は、電子機器の小型軽量化に伴って年々小型化されつつある。その為、半導体パッケージのプリント実装基板へ接合する部分も小型化され、半導体パッケージと実装基板間の熱膨張率の差によって生じる熱ストレスに対して、半導体パッケージの実装信頼性を十分にする為の構造上の設計マージンが少なくなってきている。
【０００３】
熱ストレスに対して十分に信頼性を保証する為には、様々な信頼性試験が必要となる。特に、ＣＳＰと呼ばれる、シリコンチップと大きさが殆ど変わらないように設計される半導体パッケージの場合、電気的接合も兼ねるはんだバンプに熱歪がかかるので、その信頼性を保証する試験は重要である。その為、各半導体メーカーやそれを使うセットメーカーでは恒温槽にＣＳＰを実装した試験基板を投入し、温度を上下動させ実使用に耐える信頼性保証試験を行っている。
【０００４】
両面実装基板に実装されるＣＳＰの信頼性を保証する場合も、上述のケースと同様に両面実装タイプの試験基板にＣＳＰを表裏両面に実装してその保証試験を実施している。信頼性保証をする為のＣＳＰの試験には、２段階あり、１段階目は、試験基板上での信頼性確認であるが、２段階目は実際の製品と同じ状態での信頼性確認試験である。
【０００５】
両面実装の場合は、実装基板での表と裏のＣＳＰの配置状況により、ＣＳＰの実装信頼性が変化する事が知られており、片面試験の場合よりも、試験基板上での信頼性結果から実装基板上での信頼性を予測する事が難しい。裏面に配置されるＣＳＰの位置・大きさによっては、１段階目の試験基板でＯＫでも２段階目の実装基板では信頼性試験で合格とならない場合が多くある。
【０００６】
その場合、実装基板の材質・厚み・電子部品の配置等さまざまな設計ファクタで熱歪の影響低減を図り、設計変更をして製品化する事になる。しかしながら、昨今、製品の設計サイクルはますます短くなってきており、実装基板上での確認段階での設計変更は、一旦決定した仕様の変更につながる。これは、製品の設計期間を長期化させてしまい、開発・製造コストの上昇を招いてしまう。
【０００７】
一方で、数値計算手法による半導体パッケージのはんだ接合部の寿命予測手法として、Coffin-Manson則等の疲労寿命式に基づいた予測法が知られている。
【０００８】
この予測法は、基板と半導体パッケージ間で熱による膨張率が違う為に生じるはんだ接合部の塑性歪やクリープ歪の振幅量を有限要素法（Finite Element Method：以下で、ＦＥＭ手法ともいう）から求めると共に、求めた歪の振幅量をCoffin-Manson則の疲労寿命式に当てはめて、はんだ接合部の信頼性寿命を予測する方法である。
【０００９】
このＦＥＭ手法では、ＣＳＰの各構成部位ごとの形状・材料特性（ヤング率、ポアソン比、線膨張率等）をPre-Postプロセッサと呼ばれる専用ツールに数値入力して、図１１に示すようなＦＥＭモデル７０を作成する。そして、このＦＥＭモデル７０に基づいて、例えば温度がある一定の範囲内で上下動した際に、ＣＳＰ５０Ａ及び５０Ｂの各構成部位ごとの形状・材料特性が、はんだバンプ７５Ａ及び７５Ｂ等の接合部に及ぼす影響を算出する。
【００１０】
はんだバンプ７５Ａ及び７５Ｂの信頼性寿命は、バンプの形状、バンプの数・配置、内蔵されるシリコンチップの大きさ、厚さ、パッケージ全体の厚み・モールド（Ｍｏｌｄ）樹脂の剛性・線膨張率、インターポーザ基板（ＩＰ）の材質・厚み、パッケージの大きさ、実装基板の厚み・剛性・線膨張率に左右される。
【００１１】
【発明が解決しようとする課題】
ところで、従来例に係るＣＳＰの実装信頼性の予測方法によれば、ＣＳＰ５０Ａ及び５０Ｂの各構成部位ごとの形状・材料特性（ヤング率、ポアソン比、線膨張率等）をPre-Postプロセッサと呼ばれる専用ツールに数値入力してＦＥＭモデル７０を作成していた。
【００１２】
そして、このＦＥＭモデル７０に基づいて、例えば温度がある一定の範囲内で上下動した場合に、ＣＳＰ５０Ａ及び５０Ｂの各構成部位ごとの形状・材料特性が、はんだバンプ７５Ａ及び７５Ｂ等の接合部に及ぼす影響を算出していた。
【００１３】
このため、従来例に係る実装信頼性の予測方法では、モデル定義の仕方（例えばＦＥＭモデルの細かさ、計算の境界条件等）がオペレータ等によって異なると、パラメータ変数を同じ値に数値入力しても異なる予測結果が導き出されてしまうといった問題があった。
【００１４】
即ち、ＦＥＭ手法では、実装基板やはんだバンプの断面及び表面をメッシュで区分し、メッシュの節点を選択しながらＦＥＭモデル７０を構築する為、専用のＰｒｅ−Ｐｏｓｔプロセッサを使用する必要があり、その操作に熟練した者、又は一定の知識を持つ専門の解析者がこのＰｒｅ−Ｐｏｓｔプロセッサを操作しないと正しい解が導き出せないという不便さがある。それゆえ、従来例に係る予測方法では、ＣＳＰ５０Ａ及び５０Ｂの実装信頼性の予測は必ずＰｒｅ−Ｐｏｓｔプロセッサを操作可能な専門の技術者が行う必要があった。
【００１５】
また、上述したＦＥＭ手法は、熱ストレス（応力）等によってメッシュの節点がどれだけ変位するかを繰り返し計算するものであり、特にクリープ歪の算出は歪量を経過時間に沿って積分して求めていかなければならないので、計算処理に一定の時間を要してしまう。
【００１６】
このため、ＣＳＰ５０Ａ及び５０Ｂの配置設計（フロアレイアウト）を決定した後に、パラメータ変数をＰｒｅ−Ｐｏｓｔプロセッサに入力してＦＥＭモデル７０を作成し、その実装信頼性を予測するまでには、かなりの長時間を要してしまい、ＣＳＰ５０Ａ及び５０Ｂのフロアレイアウトと実装信頼性の関係をリアルタイムに把握することはできなかった。
【００１７】
また、ＣＳＰ５０Ａ及び５０Ｂのフロアレイアウトを変更する場合には、上述したＦＥＭモデル７０を作成し直す必要があるので、ＣＳＰ（以下で、電子部品ともいう）の実装信頼性の予測にはさらに時間を要してしまうという問題があった。
【００１８】
そこで、この発明はこのような問題を解決したものであって、ＦＥＭモデルを信頼性評価毎にいちいち作成しなくても済むようにすると共に、電子機器内のはんだ接合部の信頼性寿命を容易、かつ迅速に予測できるようにした電子部品の実装信頼性予測方法及びその予測システムの提供を目的とする。
【００１９】
【課題を解決するための手段】
上述した課題は、配線用の基板を有し当該基板の対向する両面にはんだ接合部を介して電子部品がそれぞれ取り付けられて成る電子機器の、当該基板に対する該電子部品の実装信頼性を予測する方法であって、予め、このはんだ接合部に生じる歪量を、少なくとも、電子部品の間の位置関係、当該電子部品の形状及び材料特性、並びに基板の形状及び材料特性における所定のパラメータ変数に対応させて求めておくと共に、当該歪量を当該パラメータ変数に対応させて表示する応答曲線又は応答曲面を作成しておく工程と、パラメータ変数を任意に設定し、設定されたパラメータ変数を応答曲線又は応答曲面に当てはめてはんだ接合部に生じる歪量を算出する工程とを有することを特徴とする電子部品の実装信頼性予測方法によって解決される。
【００２０】
本発明に係る電子部品の実装信頼性予測方法によれば、電子機器に対応したＦＥＭモデルを信頼性評価毎にいちいち作成する手間を省くことができ、はんだ接合部の信頼性寿命を容易、かつ迅速に予測することができる。
【００２１】
本発明に係る電子部品の実装信頼性予測システムは、配線用の基板を有し当該基板の対向する両面にはんだ接合部を介して電子部品がそれぞれ取り付けられて成る電子機器の、当該基板に対する該電子部品の実装信頼性を予測するシステムであって、このはんだ接合部に生じる歪量を、電子部品間の位置関係、電子部品の形状及び材料特性並びに基板の形状及び材料特性における所定のパラメータ変数に対応させて表示する応答曲線又は応答曲面を格納するモデル格納部と、任意のパラメータ変数を格納する位置情報格納部と、この位置情報格納部に格納されたパラメータ変数をモデル格納部に格納された応答曲線又は応答曲面に入力して、はんだ接合部に生じる歪量を算出する演算処理部とを備えたものである。
【００２２】
本発明に係る電子部品の実装信頼性予測システムによれば、はんだ接合部に生じる歪量を電子部品間の位置関係に対応させて表示する応答曲線又は応答曲面に、当該電子部品間の任意の位置関係情報が入力されて、はんだ接合部に生じる歪量が算出される。
【００２３】
従って、従来方式と比べて、電子機器内のはんだ接合部の歪量を求めるために、当該電子機器に対応したＦＥＭモデルを信頼性評価毎にいちいち作成しなくても済むので、信頼性評価に要する時間を大幅に短縮できる。
【００２４】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態に係る電子部品の実装信頼性予測方法及びその予測システムについて説明する。
【００２５】
この実施形態では、配線用の基板を有し当該基板の対向する両面にはんだ接合部を介して電子部品がそれぞれ取り付けられて成る電子機器の、当該基板に対する該電子部品の実装信頼性を予測する際に、予め、はんだ接合部に生じる歪量を電子部品間の位置関係に対応させて求めておくと共に、当該歪量を該電子部品間の位置関係に対応させて表示する応答曲線又は応答曲面を作成しておくことによって、ＦＥＭモデルを信頼性評価毎にいちいち作成しなくても済むようにすると共に、電子機器内のはんだ接合部の信頼性寿命を容易、かつ迅速に予測できるようにしたものである。
【００２６】
まず始めに、本発明の実施形態に係る電子部品の実装信頼性予測システムについて説明する。
【００２７】
図１は本発明の実施形態に係る電子部品の実装信頼性予測システム１００の構成例を示すブロック図である。この実装信頼性予測システム１００は、実装基板（配線用の基板の一例）を有し、当該基板の対向する両面にはんだバンプ（はんだ接合部の一例）を介してＣＳＰ等の半導体パッケージ（電子部品の一例）がそれぞれ取り付けられて成る電子機器において、その実装基板とＣＳＰ間の実装信頼性を予測するシステムである。
【００２８】
図１に示すように、この実装信頼性予測システム（以下で、単に予測システムともいう）１００は、パラメータ格納部（位置情報格納部の一例）１１と、モデル格納部１３と、疲労寿命式格納部１５と、実験データ格納部１７と、歪量格納部１９と、信頼性データ格納部２１と、ＣＰＵ２３と、ＲＯＭ２５及びモニタ２７等から構成される。
【００２９】
図１に示すパラメータ格納部１１には、実装基板の両面に取り付けられるＣＳＰ間の位置関係や、ＣＳＰの形状と材料特性と、はんだバンプの形状及び材料特性等のパラメータ変数（以下で、単にパラメータともいう）が数値入力される。図２はパラメータ格納部１１に格納されるパラメータ及びその設定範囲の一例を示す表図である。図２に示す各々のパラメータがその上下限の範囲内で数値設定され、パラメータ格納部１１に格納される。このパラメータ格納部１１は、例えばＲＡＭ（Random Access Memory）で構成される。
【００３０】
モデル格納部１３には、はんだバンプに生じる塑性歪及びクリープ歪等を実装基板の両面に取り付けられるＣＳＰ間の位置関係（ΔＸ、ΔＹ）に対応させて３次元的に表示する応答曲面が格納される。
【００３１】
図３は応答曲面の一例を示す表図である。図３のＸ軸は、ＣＳＰ５０Ａの中心点に対する、ＣＳＰ５０Ｂの中心点のＸ方向への相対的な位置ずれ量（ΔＸ）である。また、図３のＹ軸は、ＣＳＰ５０Ａの中心点に対する、ＣＳＰ５０Ｂの中心点のＹ方向への相対的な位置ずれ量（ΔＹ）である。また、図３のＺ軸は、例えば−２５℃〜１２５℃の温度範囲でＴＣ（Thermal Cycle）試験を１サイクル行った際のはんだバンプの歪量（以下で、非線形歪振幅量ともいう）である。
【００３２】
図３に示す応答曲面は、例えば図５の（１）式で表される。（１）式において、変数ｘ i 、ｘ j は各パラメータを一般表記したものである。また、変数Ｙは上述したはんだバンプの非線形歪振幅量であり、β0、βi、βii、βij・・・はパラメータに応じた定数である。（１）式にＣＳＰ間の位置関係（ΔＸ、ΔＹ）をｘ i 、ｘ j として数値代入すると、当該位置関係に対応するはんだバンプの非線形歪振幅量が算出される。この応答曲面の作成方法については、後述する。
【００３３】
図１に示すモデル格納部１３は、例えばハードディスク（ＨＤＤ）等の大容量記憶装置によって構成される。また、図１に示す歪量格納部１９には、応答曲面から算出された非線形歪振幅量が格納される。この歪量格納部１９は、例えばＲＡＭで構成される。
【００３４】
図１において、実験データ格納部１７には、２個以上のＣＳＰがはんだバンプを介して両面に取り付けられた実験用の基板上でのＴＣ試験の結果、即ち、実験基板上で測定されるはんだバンプの非線形歪振幅量と信頼性寿命値（ＴＣ試験でのサイクル数）とが格納される。この実験データ格納部１７は、例えばＲＡＭで構成される。
【００３５】
疲労寿命式格納部１５には、例えば図５の（２）式に示すようなCoffin-Manson則の疲労寿命式が格納される。（２）式において、Ｙははんだバンプの非線形歪振幅量であり、ε0は疲労寿命特性である。この疲労寿命特性ε0は、個々のはんだバンプの形状に左右される値である。また、Ｎは熱サイクル寿命（はんだバンプの信頼性寿命値：ｃｙｃｌｅ）である。（２）式の両辺を対数で表示すると図４に示す対数グラフを得ることができる。
【００３６】
図４の横軸はＮの対数であり、縦軸はＹの対数である。図４に示すグラフ（線分）の傾きは、はんだバンプの材料特性によって異なるものである。例えば、Ｓｎ−Ｐｂ共晶はんだの場合は、−０．５程度である。また、このグラフ（線分）の高さは、疲労寿命特性ε0に依存して変動する。このようなCoffin-Manson則の式を格納する疲労寿命式格納部１５は、例えばＨＤＤである。
【００３７】
ところで、図５の（３）式は、図５の（２）式と同様Coffin-Manson則の疲労寿命式である。（３）式において、ＮRは実験基板上でのＴＣ試験の実験結果であり、はんだバンプの信頼性寿命値（ｃｙｃｌｅ）である。また、ＹRは、実験基板上でのＴＣ試験の実験結果であり、はんだバンプの非線形歪振幅量である。即ち、ＮR及びＹRは既知のデータなので、（３）式よりε0の値を求めることができる。実験基板上でも、はんだバンプの形状は実装基板上のものと同一であるため、（３）式で求めたε0は（２）式のε0に等しい。
【００３８】
従って、（３）式より求めたε0と、（１）式（応答曲面）より求めたはんだバンプの非線形歪振幅量Ｙとを（２）式に数値代入することによって、実装基板上でのはんだバンプの信頼性寿命値Ｎを得ることができる。
【００３９】
図１に示す信頼性データ格納部２１には、この信頼性寿命値Ｎが格納される。この信頼性データ格納部２１は、例えばＲＡＭである。この信頼性データ格納部２１に格納されたはんだバンプの信頼性寿命値Ｎは、当該予測システム１００の外部へ出力可能になされている。
【００４０】
この予測システム１００は、上述したパラメータ格納部１１と、モデル格納部１３と、疲労寿命式格納部１５と、実験データ格納部１７と、歪量格納部１９と、信頼性データ格納部２１とで格納部本体６０を構成している。
【００４１】
図１に示すＣＰＵ２３は、格納部本体６０を構成する各格納部からデータや計算式を読み込み、所定の計算処理を行い、その計算結果を格納部本体６０に書き込むように動作する。また、ＲＯＭ（Read Only Memory）２５には、このＣＰＵ２３用の動作プログラムが格納されている。さらに、モニタ２７には、格納部本体６０に格納された各データが任意に表示される。
【００４２】
次に、上述したモデル格納部１３に格納される応答曲面の作成方法について説明する。図３に示した応答曲面は多数の点で構成されている。この応答曲面を構成する一点一点は、はんだバンプの形状・数・配置、内蔵されるシリコンチップの大きさ・厚さ、パッケージ全体の大きさ・厚み、モールド樹脂の剛性・線膨張率、インターポーザの材質・厚み、実装基板の厚み・剛性・線膨張率等のパラメータに基づいて有限要素法（ＦＥＭ手法）で算出する。
【００４３】
但し、応答曲面に高精度・高範囲を求めるあまり、この応答曲面のパラメータ数やその変数範囲をむやみに増やしていくと、非線形歪振幅量のサンプリング数が膨大になってしまい、応答曲面の作成に長時間を要してしまうという問題も生じてくる。
【００４４】
そこで、この実施例では、例えば、ポアソン比のように、通常０．３〜０．４のようにある幅で決まっている特性については、その平均的な値で固定する。また、実際のＣＳＰのインターポーザ基板（ＩＰ）は、ポリイミド材又は、ＦＲ−４材の２種類が多い為、その材質も２水準（種類）に限定する。さらに、ＩＰの厚さは、例えばポリイミド材ならば０．０７ｍｍ、ＦＲ−４材ならば０．２ｍｍと０．４ｍｍが標準仕様なので、ポリイミド材の厚みを１水準に、ＦＲ−４材の厚みを２水準に限定する。
【００４５】
また、応答曲面を構成するパラメータの中で、はんだバンプの信頼性寿命に関する感度の低いパラメータを平均的な値で固定し、感度の高いパラメータのみを絞り込む。これにより、応答曲面を構成するパラメータを効果的に削減でき、応答曲面の作成を容易にすることができる。
【００４６】
ところで、このパラメータの絞り込みには、ＤＯＥ手法（田口メソッド）を使う事ができる。例えば、図６はＬ１２と呼ばれる、２水準、パラメータを７個にした感度解析の結果である。図６の横軸が水準（２水準を−１，１で表示）であり、縦軸がはんだバンプの非線形歪振幅量（歪量）である。
【００４７】
図６から明らかなように、ＣＳＰ間の相対位置ΔＸと相対位置ΔＹが、はんだバンプの信頼性寿命に関する感度が高く、Ｍｏｌｄ樹脂厚みは低い。従って、Ｍｏｌｄ樹脂厚みは、一般的なＣＳＰの平均値に固定しても、計算結果にあまり違いはないことがわかる。これにより、Ｍｏｌｄ樹脂厚みをパラメータから除外して平均的な値で固定することも可能である。
【００４８】
この実施例では、上述した方法によって応答曲面を構成するパラメータを絞り込み、図２に示したように、応答曲面を構成するパラメータを実装基板の形状及び材料特性と、ＣＳＰの形状及び材料特性と、ＣＳＰ間の相対位置（位置関係）とした。また、実際にその使用が想定されうる材料特性や形状、レイアウト等を考慮して、それぞれのパラメータの上下限値を常識の範囲内で限定した。
【００４９】
次に、応答曲面のＸ軸及びＹ軸を、ＣＳＰ間の位置関係（ΔＸ、ΔＹ）とし、Ｚ軸をはんだバンプの非線形歪振幅量（歪量）として、ＦＥＭ手法により求めた一つ一つの点を繋いで応答曲面を作成する。実装基板の形状及び材料特性と、ＣＳＰの形状及び材料特性の種々の組合せに応じて、ＣＳＰ間の位置関係（ΔＸ、ΔＹ）をＸ軸、Ｙ軸とした応答曲面をそれぞれ形成する。
【００５０】
図７は、有限要素法により求めた一点一点の解析結果から、１変数に対して４次の多項式で応答曲線（回帰曲線）を作成した例である。図７の横軸は、例えばＣＳＰ間の相対位置ΔＸである。縦軸は、はんだバンプの非線形歪振幅量である。この多項式の作成は、例えば最小２乗法により行う。ＣＳＰ間の相対位置ΔＹが固定の場合には、この応答曲線からはんだバンプの非線形歪振幅量を求めることができる。ＣＳＰ間の相対位置が２変数（ΔＸ、ΔＹ）に増えると、この応答曲線は多次元の応答曲面（回帰曲面）となる。
【００５１】
次に、本発明の実施形態に係る電子部品の実装信頼性予測方法について説明する。図８は電子部品の実装信頼性の予測方法を示すフローチャートである。ここでは、上述した予測システム１００を用いて、実装基板の両面に配置されるＣＳＰの実装信頼性を予測することを前提とする。
【００５２】
まず、始めに、図８のステップ１で、図２に示した各パラメータの数値をパラメータ格納部１１に入力する。図９はモニタ２７上での入力画面の一例を示す概念図である。オペレータは図９に示すような入力画面上で、図２に示した各々のパラメータについてその数値を入力する。
【００５３】
数値入力した位置関係（ΔＸ、ΔＹ）に基づいて、ＣＳＰの重なり具合を入力画面上でリアルタイムに画像表示できるようにしておくと、位置関係（ΔＸ、ΔＹ）の入力ミスを防ぐことができ、便利である。
【００５４】
次に、図８のステップ２で、入力画面上で数値入力したパラメータの各値が正しいかどうかを確認する。正しければステップ３へ進む。また、訂正が必要ならばステップ１へ戻り、パラメータの数値を入力し直す。図８のステップ３では、入力されたパラメータの数値に基づいて、モデル格納部１３から所定の応答曲面が呼び出されモニタ２７上に表示される。このモニタ画面上に表示された応答曲面から、ＣＳＰ間の相対位置と、はんだバンプの非線形歪振幅量との関係を凡そ把握することができる。
【００５５】
そして、図８のステップ４で、ＣＰＵ２３によってＣＳＰ間の位置関係（ΔＸ、ΔＹ）がこの応答曲面に当てはめられて、はんだバンプの非線形歪量が算出される。算出されたはんだバンプの非線形歪振幅量は、歪量格納部１９に格納される。
【００５６】
また、図８のステップ５では、実装基板ではなく、実験基板上でのはんだバンプの非線形歪振幅量と信頼性寿命値を実験データ格納部１７に格納する。そして、図８のステップ６で、実装基板上でのはんだバンプの非線形歪振幅量（計算値）と、実験基板上でのはんだバンプの非線形歪振幅量（実験値）及び信頼性寿命（実験値）とが、Coffin-Manson則の疲労寿命式に数値代入される。
【００５７】
これにより、実装基板上でのはんだバンプの信頼性寿命値が算出される（図５の（１）〜（３）式を参照）。これら一連の計算処理は、ＣＰＵ２３により行う。算出された実装基板上でのはんだバンプの信頼性寿命値は、信頼性データ格納部２１に格納されると共に、モニタ２７に画面表示される（ステップ７）。これにより、図８に示した電子部品の実装信頼性予測方法を終了する。
【００５８】
このように、本発明の実施形態に係る電子部品の実装信頼性予測システム１００によれば、応答曲面を利用して信頼性寿命解を導き出すので、ＦＥＭモデル等を書く手間がいらず、かつ数値入力後、直ぐに解が得られるため、操作者に専門知識が不要である。その為、信頼性設計はメカ分野にもかかわらず、フロアレイアウトを担当する電気設計者にも操作可能で、フロアレイアウトプランニングに活用する事ができる。
【００５９】
また、この予測システム１００では、実装基板の両面でＣＳＰをどちらに動かせば、どのように信頼性が変化するか（例えば、良い方向か悪い方向か）をほぼリアルタイムに予測できるので、電送線路を考慮しつつ、より最適な配置位置を決定する事ができる。ＣＳＰのフロアレイアウトと実装信頼性の関係をほぼリアルタイムに把握できるので、実装信頼性のオーバスペックや、その逆に実装信頼性が不足してしまうといった事態を回避することができる。
【００６０】
尚、この実施形態では、ＣＳＰ間の位置関係（ΔＸ、ΔＹ）を応答曲面に入力してはんだバンプの歪量を求め、このはんだバンプの歪量を疲労寿命式に入力してはんだバンプの信頼性寿命値を算出するシステム及び方法について説明したが、その逆に、所望の信頼性寿命値を上述したCoffin-Manson則の疲労寿命式に入力してはんだバンプの歪量を求め、この歪量を応答曲面に入力して、所望の信頼性寿命値を満足するＣＳＰ間の位置関係（ΔＸ、ΔＹ）を算出することも可能である。
【００６１】
図１０は、実装信頼性予測システム１００’の構成例を示すブロック図である。図１０において図１と同一の機能を有するものには同一記号を付し、その説明を省略する。図１０において、パラメータ格納部１１には、ＣＳＰ間の位置関係（ΔＸ、ΔＹ）を除いた、実装基板及びＣＳＰの形状、材料特性のパラメータを格納する。また、実験データ格納部１７には、試験基板上での実験結果（歪量、信頼性寿命値）を格納する。さらに、信頼性データ格納部２１には、所望の信頼性寿命値を格納する。
【００６２】
すると、ＣＰＵ２３’は、実験データ及び所望の信頼性寿命値を疲労寿命式（図５の（２）、（３）式を参照）に入力して、はんだバンプの非線形歪振幅量を算出する。さらに、このＣＰＵ２３’は、算出したはんだバンプの非線形歪振幅量を応答曲面に入力して、所望の信頼性寿命値を満足するＣＳＰ間の位置関係（ΔＸ、ΔＹ）を出力する。
【００６３】
出力されたＣＳＰ間の位置関係を、モニタ画面２７上で等高線等で表示すれば、実装基板の両面に実装される各々のＣＳＰをどの方向にどれだけ移動させると信頼性が向上するかを一目で把握でき、便利である。○○ｃｙｃｌｅまでＣＳＰの接続信頼性が保持可能な配置エリアを把握する事ができ、フロアレイアウト設計者に容易に配置可能な場所を教示できる。例えば、図３に示した応答曲面がモニタ画面２７上に表示される。
【００６４】
また、電話回線、又は光ケーブル等の有線、或いは無線を介して、当該実装信頼性予測システム１００及び１００’に遠隔地からアクセス可能にしておくと、解析する場所を限定されずに信頼性寿命や、最適な位置関係（ΔＸ、ΔＹ）の計算処理を実行できるので、便利である。ウェブブラウザを介して当該システム１００及び１００’を利用することにより、ホームページ画面で入力・結果表示ができる。また、ソフトのバージョンアップやバグフィックスも一元管理できる。
【００６５】
【発明の効果】
以上説明したように、本発明に係る電子部品の実装信頼性予測方法によれば、配線用の基板を有し当該基板の対向する両面にはんだ接合部を介して電子部品がそれぞれ取り付けられて成る電子機器の、当該基板に対する該電子部品の実装信頼性を予測する際に、予め、はんだ接合部に生じる歪量を、少なくとも、電子部品間の位置関係、電子部品の形状及び材料特性、並びに基板の形状及び材料特性における所定のパラメータ変数に対応させて求めておくと共に、当該歪量をパラメータ変数に対応させて表示する応答曲線又は応答曲面を作成しておくようになされる。
【００６６】
この構成によって、従来方式と比べて、電子機器内のはんだ接合部の歪量を求めるために当該電子機器に対応したＦＥＭモデルを信頼性評価毎にいちいち作成する必要がなく、電子機器の設計変更に合わせてＦＥＭモデルを作成し直す必要もない。しかも、応答曲面又は応答曲線を構成するパラメータの中で、感度の高いパラメータのみを絞り込んでいるので、応答曲面又は応答曲線の作成を容易にすることができる。従って、電子機器内のはんだ接合部の信頼性寿命を容易、かつ迅速に予測することができる。
【００６７】
また、本発明に係る電子部品の実装信頼性予測システムによれば、配線用の基板を有し当該基板の対向する両面にはんだ接合部を介して電子部品がそれぞれ取り付けられて成る電子機器の、当該基板に対する該電子部品の実装信頼性を予測するシステムであって、はんだ接合部に生じる歪量を、電子部品間の位置関係、該電子部品の形状及び材料特性並びに基板の形状及び材料特性における所定のパラメータ変数に対応させて表示する応答曲線又は応答曲面に、当該任意のパラメータ変数を入力して、はんだ接合部に生じる歪量を算出する演算処理部を備えたものである。
【００６８】
この構成によって、従来方式と比べて、電子機器内のはんだ接合部の歪量を求めるために、当該電子機器に対応したＦＥＭモデルを信頼性評価毎にいちいち作成しなくても済む。しかも、応答曲面又は応答曲線を構成するパラメータの中で、感度の高いパラメータのみを絞り込んでいるので、応答曲面又は応答曲線の作成を容易にすることができる。従って、電子機器内のはんだ接合部の信頼性寿命を容易、かつ迅速に予測することができる。
【００６９】
この発明は、実装基板の両面にはんだバンプを介してＣＳＰが取り付けられて成るデジタルカメラやノートパソコン等の信頼性評価に適用して極めて好適である。
【図面の簡単な説明】
【図１】本発明の実施形態に係る実装信頼性予測システム１００の構成例を示すブロック図である。
【図２】パラメータ及びその設定範囲の一例を示す表図である。
【図３】応答曲面の一例を示す表図である。
【図４】 Coffin-Manson則の疲労寿命式を示す対数グラフである。
【図５】歪量の算出に用いる演算式の一例である。
【図６】田口メソッドによるパラメータ感度解析結果の一例を示す表図である。
【図７】応答曲線の一例を示す表図である。
【図８】実装信頼性の予測方法を示すフローチャートである。
【図９】入力画面の一例を示す概念図である。
【図１０】実装信頼性予測システム１００’の構成例を示すブロック図である。
【図１１】ＦＥＭモデル７０の一例を示す概念図である。
【符号の説明】
１１・・・パラメータ格納部（位置情報格納部）、１３・・・モデル格納部、１５・・・疲労寿命式格納部、１７・・・実験データ格納部、１９・・・歪量格納部、２１・・・信頼性データ格納部、２３・・・ＣＰＵ（第１、第２の演算処理部）、２３’・・・ＣＰＵ（第３、第４の演算処理部）、２７・・・モニタ、５０Ａ，５０Ｂ・・・ＣＳＰ、６０・・・格納部本体、１００，１００’・・・実装信頼性予測システム
【発明の属する技術分野】
この発明は、実装基板の両面にはんだバンプを介してＣＳＰ（Chip Size Package）が取り付けられて成る電子機器の信頼性評価に適用して好適な電子部品の実装信頼性予測方法及びその予測システムに関するものである。詳しくは、両面実装タイプの基板に対する電子部品の実装信頼性を予測する方法であって、予め、はんだ接合部に生じる歪量を電子部品間の位置関係に対応させて求めておくと共に、この歪量を電子部品間の位置関係に対応させて表示する応答曲線又は応答曲面を作成しておくことによって、電子機器内のはんだ接合部の信頼性寿命を容易、かつ迅速に予測できるようにしたものである。
【０００２】
【従来の技術】
近年、半導体パッケージ等の電子部品は、電子機器の小型軽量化に伴って年々小型化されつつある。その為、半導体パッケージのプリント実装基板へ接合する部分も小型化され、半導体パッケージと実装基板間の熱膨張率の差によって生じる熱ストレスに対して、半導体パッケージの実装信頼性を十分にする為の構造上の設計マージンが少なくなってきている。
【０００３】
熱ストレスに対して十分に信頼性を保証する為には、様々な信頼性試験が必要となる。特に、ＣＳＰと呼ばれる、シリコンチップと大きさが殆ど変わらないように設計される半導体パッケージの場合、電気的接合も兼ねるはんだバンプに熱歪がかかるので、その信頼性を保証する試験は重要である。その為、各半導体メーカーやそれを使うセットメーカーでは恒温槽にＣＳＰを実装した試験基板を投入し、温度を上下動させ実使用に耐える信頼性保証試験を行っている。
【０００４】
両面実装基板に実装されるＣＳＰの信頼性を保証する場合も、上述のケースと同様に両面実装タイプの試験基板にＣＳＰを表裏両面に実装してその保証試験を実施している。信頼性保証をする為のＣＳＰの試験には、２段階あり、１段階目は、試験基板上での信頼性確認であるが、２段階目は実際の製品と同じ状態での信頼性確認試験である。
【０００５】
両面実装の場合は、実装基板での表と裏のＣＳＰの配置状況により、ＣＳＰの実装信頼性が変化する事が知られており、片面試験の場合よりも、試験基板上での信頼性結果から実装基板上での信頼性を予測する事が難しい。裏面に配置されるＣＳＰの位置・大きさによっては、１段階目の試験基板でＯＫでも２段階目の実装基板では信頼性試験で合格とならない場合が多くある。
【０００６】
その場合、実装基板の材質・厚み・電子部品の配置等さまざまな設計ファクタで熱歪の影響低減を図り、設計変更をして製品化する事になる。しかしながら、昨今、製品の設計サイクルはますます短くなってきており、実装基板上での確認段階での設計変更は、一旦決定した仕様の変更につながる。これは、製品の設計期間を長期化させてしまい、開発・製造コストの上昇を招いてしまう。
【０００７】
一方で、数値計算手法による半導体パッケージのはんだ接合部の寿命予測手法として、Coffin-Manson則等の疲労寿命式に基づいた予測法が知られている。
【０００８】
この予測法は、基板と半導体パッケージ間で熱による膨張率が違う為に生じるはんだ接合部の塑性歪やクリープ歪の振幅量を有限要素法（Finite Element Method：以下で、ＦＥＭ手法ともいう）から求めると共に、求めた歪の振幅量をCoffin-Manson則の疲労寿命式に当てはめて、はんだ接合部の信頼性寿命を予測する方法である。
【０００９】
このＦＥＭ手法では、ＣＳＰの各構成部位ごとの形状・材料特性（ヤング率、ポアソン比、線膨張率等）をPre-Postプロセッサと呼ばれる専用ツールに数値入力して、図１１に示すようなＦＥＭモデル７０を作成する。そして、このＦＥＭモデル７０に基づいて、例えば温度がある一定の範囲内で上下動した際に、ＣＳＰ５０Ａ及び５０Ｂの各構成部位ごとの形状・材料特性が、はんだバンプ７５Ａ及び７５Ｂ等の接合部に及ぼす影響を算出する。
【００１０】
はんだバンプ７５Ａ及び７５Ｂの信頼性寿命は、バンプの形状、バンプの数・配置、内蔵されるシリコンチップの大きさ、厚さ、パッケージ全体の厚み・モールド（Ｍｏｌｄ）樹脂の剛性・線膨張率、インターポーザ基板（ＩＰ）の材質・厚み、パッケージの大きさ、実装基板の厚み・剛性・線膨張率に左右される。
【００１１】
【発明が解決しようとする課題】
ところで、従来例に係るＣＳＰの実装信頼性の予測方法によれば、ＣＳＰ５０Ａ及び５０Ｂの各構成部位ごとの形状・材料特性（ヤング率、ポアソン比、線膨張率等）をPre-Postプロセッサと呼ばれる専用ツールに数値入力してＦＥＭモデル７０を作成していた。
【００１２】
そして、このＦＥＭモデル７０に基づいて、例えば温度がある一定の範囲内で上下動した場合に、ＣＳＰ５０Ａ及び５０Ｂの各構成部位ごとの形状・材料特性が、はんだバンプ７５Ａ及び７５Ｂ等の接合部に及ぼす影響を算出していた。
【００１３】
このため、従来例に係る実装信頼性の予測方法では、モデル定義の仕方（例えばＦＥＭモデルの細かさ、計算の境界条件等）がオペレータ等によって異なると、パラメータ変数を同じ値に数値入力しても異なる予測結果が導き出されてしまうといった問題があった。
【００１４】
即ち、ＦＥＭ手法では、実装基板やはんだバンプの断面及び表面をメッシュで区分し、メッシュの節点を選択しながらＦＥＭモデル７０を構築する為、専用のＰｒｅ−Ｐｏｓｔプロセッサを使用する必要があり、その操作に熟練した者、又は一定の知識を持つ専門の解析者がこのＰｒｅ−Ｐｏｓｔプロセッサを操作しないと正しい解が導き出せないという不便さがある。それゆえ、従来例に係る予測方法では、ＣＳＰ５０Ａ及び５０Ｂの実装信頼性の予測は必ずＰｒｅ−Ｐｏｓｔプロセッサを操作可能な専門の技術者が行う必要があった。
【００１５】
また、上述したＦＥＭ手法は、熱ストレス（応力）等によってメッシュの節点がどれだけ変位するかを繰り返し計算するものであり、特にクリープ歪の算出は歪量を経過時間に沿って積分して求めていかなければならないので、計算処理に一定の時間を要してしまう。
【００１６】
このため、ＣＳＰ５０Ａ及び５０Ｂの配置設計（フロアレイアウト）を決定した後に、パラメータ変数をＰｒｅ−Ｐｏｓｔプロセッサに入力してＦＥＭモデル７０を作成し、その実装信頼性を予測するまでには、かなりの長時間を要してしまい、ＣＳＰ５０Ａ及び５０Ｂのフロアレイアウトと実装信頼性の関係をリアルタイムに把握することはできなかった。
【００１７】
また、ＣＳＰ５０Ａ及び５０Ｂのフロアレイアウトを変更する場合には、上述したＦＥＭモデル７０を作成し直す必要があるので、ＣＳＰ（以下で、電子部品ともいう）の実装信頼性の予測にはさらに時間を要してしまうという問題があった。
【００１８】
そこで、この発明はこのような問題を解決したものであって、ＦＥＭモデルを信頼性評価毎にいちいち作成しなくても済むようにすると共に、電子機器内のはんだ接合部の信頼性寿命を容易、かつ迅速に予測できるようにした電子部品の実装信頼性予測方法及びその予測システムの提供を目的とする。
【００１９】
【課題を解決するための手段】
上述した課題は、配線用の基板を有し当該基板の対向する両面にはんだ接合部を介して電子部品がそれぞれ取り付けられて成る電子機器の、当該基板に対する該電子部品の実装信頼性を予測する方法であって、予め、このはんだ接合部に生じる歪量を、少なくとも、電子部品の間の位置関係、当該電子部品の形状及び材料特性、並びに基板の形状及び材料特性における所定のパラメータ変数に対応させて求めておくと共に、当該歪量を当該パラメータ変数に対応させて表示する応答曲線又は応答曲面を作成しておく工程と、パラメータ変数を任意に設定し、設定されたパラメータ変数を応答曲線又は応答曲面に当てはめてはんだ接合部に生じる歪量を算出する工程とを有することを特徴とする電子部品の実装信頼性予測方法によって解決される。
【００２０】
本発明に係る電子部品の実装信頼性予測方法によれば、電子機器に対応したＦＥＭモデルを信頼性評価毎にいちいち作成する手間を省くことができ、はんだ接合部の信頼性寿命を容易、かつ迅速に予測することができる。
【００２１】
本発明に係る電子部品の実装信頼性予測システムは、配線用の基板を有し当該基板の対向する両面にはんだ接合部を介して電子部品がそれぞれ取り付けられて成る電子機器の、当該基板に対する該電子部品の実装信頼性を予測するシステムであって、このはんだ接合部に生じる歪量を、電子部品間の位置関係、電子部品の形状及び材料特性並びに基板の形状及び材料特性における所定のパラメータ変数に対応させて表示する応答曲線又は応答曲面を格納するモデル格納部と、任意のパラメータ変数を格納する位置情報格納部と、この位置情報格納部に格納されたパラメータ変数をモデル格納部に格納された応答曲線又は応答曲面に入力して、はんだ接合部に生じる歪量を算出する演算処理部とを備えたものである。
【００２２】
本発明に係る電子部品の実装信頼性予測システムによれば、はんだ接合部に生じる歪量を電子部品間の位置関係に対応させて表示する応答曲線又は応答曲面に、当該電子部品間の任意の位置関係情報が入力されて、はんだ接合部に生じる歪量が算出される。
【００２３】
従って、従来方式と比べて、電子機器内のはんだ接合部の歪量を求めるために、当該電子機器に対応したＦＥＭモデルを信頼性評価毎にいちいち作成しなくても済むので、信頼性評価に要する時間を大幅に短縮できる。
【００２４】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態に係る電子部品の実装信頼性予測方法及びその予測システムについて説明する。
【００２５】
この実施形態では、配線用の基板を有し当該基板の対向する両面にはんだ接合部を介して電子部品がそれぞれ取り付けられて成る電子機器の、当該基板に対する該電子部品の実装信頼性を予測する際に、予め、はんだ接合部に生じる歪量を電子部品間の位置関係に対応させて求めておくと共に、当該歪量を該電子部品間の位置関係に対応させて表示する応答曲線又は応答曲面を作成しておくことによって、ＦＥＭモデルを信頼性評価毎にいちいち作成しなくても済むようにすると共に、電子機器内のはんだ接合部の信頼性寿命を容易、かつ迅速に予測できるようにしたものである。
【００２６】
まず始めに、本発明の実施形態に係る電子部品の実装信頼性予測システムについて説明する。
【００２７】
図１は本発明の実施形態に係る電子部品の実装信頼性予測システム１００の構成例を示すブロック図である。この実装信頼性予測システム１００は、実装基板（配線用の基板の一例）を有し、当該基板の対向する両面にはんだバンプ（はんだ接合部の一例）を介してＣＳＰ等の半導体パッケージ（電子部品の一例）がそれぞれ取り付けられて成る電子機器において、その実装基板とＣＳＰ間の実装信頼性を予測するシステムである。
【００２８】
図１に示すように、この実装信頼性予測システム（以下で、単に予測システムともいう）１００は、パラメータ格納部（位置情報格納部の一例）１１と、モデル格納部１３と、疲労寿命式格納部１５と、実験データ格納部１７と、歪量格納部１９と、信頼性データ格納部２１と、ＣＰＵ２３と、ＲＯＭ２５及びモニタ２７等から構成される。
【００２９】
図１に示すパラメータ格納部１１には、実装基板の両面に取り付けられるＣＳＰ間の位置関係や、ＣＳＰの形状と材料特性と、はんだバンプの形状及び材料特性等のパラメータ変数（以下で、単にパラメータともいう）が数値入力される。図２はパラメータ格納部１１に格納されるパラメータ及びその設定範囲の一例を示す表図である。図２に示す各々のパラメータがその上下限の範囲内で数値設定され、パラメータ格納部１１に格納される。このパラメータ格納部１１は、例えばＲＡＭ（Random Access Memory）で構成される。
【００３０】
モデル格納部１３には、はんだバンプに生じる塑性歪及びクリープ歪等を実装基板の両面に取り付けられるＣＳＰ間の位置関係（ΔＸ、ΔＹ）に対応させて３次元的に表示する応答曲面が格納される。
【００３１】
図３は応答曲面の一例を示す表図である。図３のＸ軸は、ＣＳＰ５０Ａの中心点に対する、ＣＳＰ５０Ｂの中心点のＸ方向への相対的な位置ずれ量（ΔＸ）である。また、図３のＹ軸は、ＣＳＰ５０Ａの中心点に対する、ＣＳＰ５０Ｂの中心点のＹ方向への相対的な位置ずれ量（ΔＹ）である。また、図３のＺ軸は、例えば−２５℃〜１２５℃の温度範囲でＴＣ（Thermal Cycle）試験を１サイクル行った際のはんだバンプの歪量（以下で、非線形歪振幅量ともいう）である。
【００３２】
図３に示す応答曲面は、例えば図５の（１）式で表される。（１）式において、変数ｘ i 、ｘ j は各パラメータを一般表記したものである。また、変数Ｙは上述したはんだバンプの非線形歪振幅量であり、β0、βi、βii、βij・・・はパラメータに応じた定数である。（１）式にＣＳＰ間の位置関係（ΔＸ、ΔＹ）をｘ i 、ｘ j として数値代入すると、当該位置関係に対応するはんだバンプの非線形歪振幅量が算出される。この応答曲面の作成方法については、後述する。
【００３３】
図１に示すモデル格納部１３は、例えばハードディスク（ＨＤＤ）等の大容量記憶装置によって構成される。また、図１に示す歪量格納部１９には、応答曲面から算出された非線形歪振幅量が格納される。この歪量格納部１９は、例えばＲＡＭで構成される。
【００３４】
図１において、実験データ格納部１７には、２個以上のＣＳＰがはんだバンプを介して両面に取り付けられた実験用の基板上でのＴＣ試験の結果、即ち、実験基板上で測定されるはんだバンプの非線形歪振幅量と信頼性寿命値（ＴＣ試験でのサイクル数）とが格納される。この実験データ格納部１７は、例えばＲＡＭで構成される。
【００３５】
疲労寿命式格納部１５には、例えば図５の（２）式に示すようなCoffin-Manson則の疲労寿命式が格納される。（２）式において、Ｙははんだバンプの非線形歪振幅量であり、ε0は疲労寿命特性である。この疲労寿命特性ε0は、個々のはんだバンプの形状に左右される値である。また、Ｎは熱サイクル寿命（はんだバンプの信頼性寿命値：ｃｙｃｌｅ）である。（２）式の両辺を対数で表示すると図４に示す対数グラフを得ることができる。
【００３６】
図４の横軸はＮの対数であり、縦軸はＹの対数である。図４に示すグラフ（線分）の傾きは、はんだバンプの材料特性によって異なるものである。例えば、Ｓｎ−Ｐｂ共晶はんだの場合は、−０．５程度である。また、このグラフ（線分）の高さは、疲労寿命特性ε0に依存して変動する。このようなCoffin-Manson則の式を格納する疲労寿命式格納部１５は、例えばＨＤＤである。
【００３７】
ところで、図５の（３）式は、図５の（２）式と同様Coffin-Manson則の疲労寿命式である。（３）式において、ＮRは実験基板上でのＴＣ試験の実験結果であり、はんだバンプの信頼性寿命値（ｃｙｃｌｅ）である。また、ＹRは、実験基板上でのＴＣ試験の実験結果であり、はんだバンプの非線形歪振幅量である。即ち、ＮR及びＹRは既知のデータなので、（３）式よりε0の値を求めることができる。実験基板上でも、はんだバンプの形状は実装基板上のものと同一であるため、（３）式で求めたε0は（２）式のε0に等しい。
【００３８】
従って、（３）式より求めたε0と、（１）式（応答曲面）より求めたはんだバンプの非線形歪振幅量Ｙとを（２）式に数値代入することによって、実装基板上でのはんだバンプの信頼性寿命値Ｎを得ることができる。
【００３９】
図１に示す信頼性データ格納部２１には、この信頼性寿命値Ｎが格納される。この信頼性データ格納部２１は、例えばＲＡＭである。この信頼性データ格納部２１に格納されたはんだバンプの信頼性寿命値Ｎは、当該予測システム１００の外部へ出力可能になされている。
【００４０】
この予測システム１００は、上述したパラメータ格納部１１と、モデル格納部１３と、疲労寿命式格納部１５と、実験データ格納部１７と、歪量格納部１９と、信頼性データ格納部２１とで格納部本体６０を構成している。
【００４１】
図１に示すＣＰＵ２３は、格納部本体６０を構成する各格納部からデータや計算式を読み込み、所定の計算処理を行い、その計算結果を格納部本体６０に書き込むように動作する。また、ＲＯＭ（Read Only Memory）２５には、このＣＰＵ２３用の動作プログラムが格納されている。さらに、モニタ２７には、格納部本体６０に格納された各データが任意に表示される。
【００４２】
次に、上述したモデル格納部１３に格納される応答曲面の作成方法について説明する。図３に示した応答曲面は多数の点で構成されている。この応答曲面を構成する一点一点は、はんだバンプの形状・数・配置、内蔵されるシリコンチップの大きさ・厚さ、パッケージ全体の大きさ・厚み、モールド樹脂の剛性・線膨張率、インターポーザの材質・厚み、実装基板の厚み・剛性・線膨張率等のパラメータに基づいて有限要素法（ＦＥＭ手法）で算出する。
【００４３】
但し、応答曲面に高精度・高範囲を求めるあまり、この応答曲面のパラメータ数やその変数範囲をむやみに増やしていくと、非線形歪振幅量のサンプリング数が膨大になってしまい、応答曲面の作成に長時間を要してしまうという問題も生じてくる。
【００４４】
そこで、この実施例では、例えば、ポアソン比のように、通常０．３〜０．４のようにある幅で決まっている特性については、その平均的な値で固定する。また、実際のＣＳＰのインターポーザ基板（ＩＰ）は、ポリイミド材又は、ＦＲ−４材の２種類が多い為、その材質も２水準（種類）に限定する。さらに、ＩＰの厚さは、例えばポリイミド材ならば０．０７ｍｍ、ＦＲ−４材ならば０．２ｍｍと０．４ｍｍが標準仕様なので、ポリイミド材の厚みを１水準に、ＦＲ−４材の厚みを２水準に限定する。
【００４５】
また、応答曲面を構成するパラメータの中で、はんだバンプの信頼性寿命に関する感度の低いパラメータを平均的な値で固定し、感度の高いパラメータのみを絞り込む。これにより、応答曲面を構成するパラメータを効果的に削減でき、応答曲面の作成を容易にすることができる。
【００４６】
ところで、このパラメータの絞り込みには、ＤＯＥ手法（田口メソッド）を使う事ができる。例えば、図６はＬ１２と呼ばれる、２水準、パラメータを７個にした感度解析の結果である。図６の横軸が水準（２水準を−１，１で表示）であり、縦軸がはんだバンプの非線形歪振幅量（歪量）である。
【００４７】
図６から明らかなように、ＣＳＰ間の相対位置ΔＸと相対位置ΔＹが、はんだバンプの信頼性寿命に関する感度が高く、Ｍｏｌｄ樹脂厚みは低い。従って、Ｍｏｌｄ樹脂厚みは、一般的なＣＳＰの平均値に固定しても、計算結果にあまり違いはないことがわかる。これにより、Ｍｏｌｄ樹脂厚みをパラメータから除外して平均的な値で固定することも可能である。
【００４８】
この実施例では、上述した方法によって応答曲面を構成するパラメータを絞り込み、図２に示したように、応答曲面を構成するパラメータを実装基板の形状及び材料特性と、ＣＳＰの形状及び材料特性と、ＣＳＰ間の相対位置（位置関係）とした。また、実際にその使用が想定されうる材料特性や形状、レイアウト等を考慮して、それぞれのパラメータの上下限値を常識の範囲内で限定した。
【００４９】
次に、応答曲面のＸ軸及びＹ軸を、ＣＳＰ間の位置関係（ΔＸ、ΔＹ）とし、Ｚ軸をはんだバンプの非線形歪振幅量（歪量）として、ＦＥＭ手法により求めた一つ一つの点を繋いで応答曲面を作成する。実装基板の形状及び材料特性と、ＣＳＰの形状及び材料特性の種々の組合せに応じて、ＣＳＰ間の位置関係（ΔＸ、ΔＹ）をＸ軸、Ｙ軸とした応答曲面をそれぞれ形成する。
【００５０】
図７は、有限要素法により求めた一点一点の解析結果から、１変数に対して４次の多項式で応答曲線（回帰曲線）を作成した例である。図７の横軸は、例えばＣＳＰ間の相対位置ΔＸである。縦軸は、はんだバンプの非線形歪振幅量である。この多項式の作成は、例えば最小２乗法により行う。ＣＳＰ間の相対位置ΔＹが固定の場合には、この応答曲線からはんだバンプの非線形歪振幅量を求めることができる。ＣＳＰ間の相対位置が２変数（ΔＸ、ΔＹ）に増えると、この応答曲線は多次元の応答曲面（回帰曲面）となる。
【００５１】
次に、本発明の実施形態に係る電子部品の実装信頼性予測方法について説明する。図８は電子部品の実装信頼性の予測方法を示すフローチャートである。ここでは、上述した予測システム１００を用いて、実装基板の両面に配置されるＣＳＰの実装信頼性を予測することを前提とする。
【００５２】
まず、始めに、図８のステップ１で、図２に示した各パラメータの数値をパラメータ格納部１１に入力する。図９はモニタ２７上での入力画面の一例を示す概念図である。オペレータは図９に示すような入力画面上で、図２に示した各々のパラメータについてその数値を入力する。
【００５３】
数値入力した位置関係（ΔＸ、ΔＹ）に基づいて、ＣＳＰの重なり具合を入力画面上でリアルタイムに画像表示できるようにしておくと、位置関係（ΔＸ、ΔＹ）の入力ミスを防ぐことができ、便利である。
【００５４】
次に、図８のステップ２で、入力画面上で数値入力したパラメータの各値が正しいかどうかを確認する。正しければステップ３へ進む。また、訂正が必要ならばステップ１へ戻り、パラメータの数値を入力し直す。図８のステップ３では、入力されたパラメータの数値に基づいて、モデル格納部１３から所定の応答曲面が呼び出されモニタ２７上に表示される。このモニタ画面上に表示された応答曲面から、ＣＳＰ間の相対位置と、はんだバンプの非線形歪振幅量との関係を凡そ把握することができる。
【００５５】
そして、図８のステップ４で、ＣＰＵ２３によってＣＳＰ間の位置関係（ΔＸ、ΔＹ）がこの応答曲面に当てはめられて、はんだバンプの非線形歪量が算出される。算出されたはんだバンプの非線形歪振幅量は、歪量格納部１９に格納される。
【００５６】
また、図８のステップ５では、実装基板ではなく、実験基板上でのはんだバンプの非線形歪振幅量と信頼性寿命値を実験データ格納部１７に格納する。そして、図８のステップ６で、実装基板上でのはんだバンプの非線形歪振幅量（計算値）と、実験基板上でのはんだバンプの非線形歪振幅量（実験値）及び信頼性寿命（実験値）とが、Coffin-Manson則の疲労寿命式に数値代入される。
【００５７】
これにより、実装基板上でのはんだバンプの信頼性寿命値が算出される（図５の（１）〜（３）式を参照）。これら一連の計算処理は、ＣＰＵ２３により行う。算出された実装基板上でのはんだバンプの信頼性寿命値は、信頼性データ格納部２１に格納されると共に、モニタ２７に画面表示される（ステップ７）。これにより、図８に示した電子部品の実装信頼性予測方法を終了する。
【００５８】
このように、本発明の実施形態に係る電子部品の実装信頼性予測システム１００によれば、応答曲面を利用して信頼性寿命解を導き出すので、ＦＥＭモデル等を書く手間がいらず、かつ数値入力後、直ぐに解が得られるため、操作者に専門知識が不要である。その為、信頼性設計はメカ分野にもかかわらず、フロアレイアウトを担当する電気設計者にも操作可能で、フロアレイアウトプランニングに活用する事ができる。
【００５９】
また、この予測システム１００では、実装基板の両面でＣＳＰをどちらに動かせば、どのように信頼性が変化するか（例えば、良い方向か悪い方向か）をほぼリアルタイムに予測できるので、電送線路を考慮しつつ、より最適な配置位置を決定する事ができる。ＣＳＰのフロアレイアウトと実装信頼性の関係をほぼリアルタイムに把握できるので、実装信頼性のオーバスペックや、その逆に実装信頼性が不足してしまうといった事態を回避することができる。
【００６０】
尚、この実施形態では、ＣＳＰ間の位置関係（ΔＸ、ΔＹ）を応答曲面に入力してはんだバンプの歪量を求め、このはんだバンプの歪量を疲労寿命式に入力してはんだバンプの信頼性寿命値を算出するシステム及び方法について説明したが、その逆に、所望の信頼性寿命値を上述したCoffin-Manson則の疲労寿命式に入力してはんだバンプの歪量を求め、この歪量を応答曲面に入力して、所望の信頼性寿命値を満足するＣＳＰ間の位置関係（ΔＸ、ΔＹ）を算出することも可能である。
【００６１】
図１０は、実装信頼性予測システム１００’の構成例を示すブロック図である。図１０において図１と同一の機能を有するものには同一記号を付し、その説明を省略する。図１０において、パラメータ格納部１１には、ＣＳＰ間の位置関係（ΔＸ、ΔＹ）を除いた、実装基板及びＣＳＰの形状、材料特性のパラメータを格納する。また、実験データ格納部１７には、試験基板上での実験結果（歪量、信頼性寿命値）を格納する。さらに、信頼性データ格納部２１には、所望の信頼性寿命値を格納する。
【００６２】
すると、ＣＰＵ２３’は、実験データ及び所望の信頼性寿命値を疲労寿命式（図５の（２）、（３）式を参照）に入力して、はんだバンプの非線形歪振幅量を算出する。さらに、このＣＰＵ２３’は、算出したはんだバンプの非線形歪振幅量を応答曲面に入力して、所望の信頼性寿命値を満足するＣＳＰ間の位置関係（ΔＸ、ΔＹ）を出力する。
【００６３】
出力されたＣＳＰ間の位置関係を、モニタ画面２７上で等高線等で表示すれば、実装基板の両面に実装される各々のＣＳＰをどの方向にどれだけ移動させると信頼性が向上するかを一目で把握でき、便利である。○○ｃｙｃｌｅまでＣＳＰの接続信頼性が保持可能な配置エリアを把握する事ができ、フロアレイアウト設計者に容易に配置可能な場所を教示できる。例えば、図３に示した応答曲面がモニタ画面２７上に表示される。
【００６４】
また、電話回線、又は光ケーブル等の有線、或いは無線を介して、当該実装信頼性予測システム１００及び１００’に遠隔地からアクセス可能にしておくと、解析する場所を限定されずに信頼性寿命や、最適な位置関係（ΔＸ、ΔＹ）の計算処理を実行できるので、便利である。ウェブブラウザを介して当該システム１００及び１００’を利用することにより、ホームページ画面で入力・結果表示ができる。また、ソフトのバージョンアップやバグフィックスも一元管理できる。
【００６５】
【発明の効果】
以上説明したように、本発明に係る電子部品の実装信頼性予測方法によれば、配線用の基板を有し当該基板の対向する両面にはんだ接合部を介して電子部品がそれぞれ取り付けられて成る電子機器の、当該基板に対する該電子部品の実装信頼性を予測する際に、予め、はんだ接合部に生じる歪量を、少なくとも、電子部品間の位置関係、電子部品の形状及び材料特性、並びに基板の形状及び材料特性における所定のパラメータ変数に対応させて求めておくと共に、当該歪量をパラメータ変数に対応させて表示する応答曲線又は応答曲面を作成しておくようになされる。
【００６６】
この構成によって、従来方式と比べて、電子機器内のはんだ接合部の歪量を求めるために当該電子機器に対応したＦＥＭモデルを信頼性評価毎にいちいち作成する必要がなく、電子機器の設計変更に合わせてＦＥＭモデルを作成し直す必要もない。しかも、応答曲面又は応答曲線を構成するパラメータの中で、感度の高いパラメータのみを絞り込んでいるので、応答曲面又は応答曲線の作成を容易にすることができる。従って、電子機器内のはんだ接合部の信頼性寿命を容易、かつ迅速に予測することができる。
【００６７】
また、本発明に係る電子部品の実装信頼性予測システムによれば、配線用の基板を有し当該基板の対向する両面にはんだ接合部を介して電子部品がそれぞれ取り付けられて成る電子機器の、当該基板に対する該電子部品の実装信頼性を予測するシステムであって、はんだ接合部に生じる歪量を、電子部品間の位置関係、該電子部品の形状及び材料特性並びに基板の形状及び材料特性における所定のパラメータ変数に対応させて表示する応答曲線又は応答曲面に、当該任意のパラメータ変数を入力して、はんだ接合部に生じる歪量を算出する演算処理部を備えたものである。
【００６８】
この構成によって、従来方式と比べて、電子機器内のはんだ接合部の歪量を求めるために、当該電子機器に対応したＦＥＭモデルを信頼性評価毎にいちいち作成しなくても済む。しかも、応答曲面又は応答曲線を構成するパラメータの中で、感度の高いパラメータのみを絞り込んでいるので、応答曲面又は応答曲線の作成を容易にすることができる。従って、電子機器内のはんだ接合部の信頼性寿命を容易、かつ迅速に予測することができる。
【００６９】
この発明は、実装基板の両面にはんだバンプを介してＣＳＰが取り付けられて成るデジタルカメラやノートパソコン等の信頼性評価に適用して極めて好適である。
【図面の簡単な説明】
【図１】本発明の実施形態に係る実装信頼性予測システム１００の構成例を示すブロック図である。
【図２】パラメータ及びその設定範囲の一例を示す表図である。
【図３】応答曲面の一例を示す表図である。
【図４】 Coffin-Manson則の疲労寿命式を示す対数グラフである。
【図５】歪量の算出に用いる演算式の一例である。
【図６】田口メソッドによるパラメータ感度解析結果の一例を示す表図である。
【図７】応答曲線の一例を示す表図である。
【図８】実装信頼性の予測方法を示すフローチャートである。
【図９】入力画面の一例を示す概念図である。
【図１０】実装信頼性予測システム１００’の構成例を示すブロック図である。
【図１１】ＦＥＭモデル７０の一例を示す概念図である。
【符号の説明】
１１・・・パラメータ格納部（位置情報格納部）、１３・・・モデル格納部、１５・・・疲労寿命式格納部、１７・・・実験データ格納部、１９・・・歪量格納部、２１・・・信頼性データ格納部、２３・・・ＣＰＵ（第１、第２の演算処理部）、２３’・・・ＣＰＵ（第３、第４の演算処理部）、２７・・・モニタ、５０Ａ，５０Ｂ・・・ＣＳＰ、６０・・・格納部本体、１００，１００’・・・実装信頼性予測システム
Claims (11)
- 配線用の基板を有し当該基板の対向する両面にはんだ接合部を介して電子部品がそれぞれ取り付けられて成る電子機器の、当該基板に対する該電子部品の実装信頼性を予測する方法であって、
予め、前記はんだ接合部に生じる歪量を、少なくとも、前記電子部品の間の位置関係、当該電子部品の形状及び材料特性、並びに前記基板の形状及び材料特性における所定のパラメータ変数に対応させて求めておくと共に、当該歪量を当該パラメータ変数に対応させて表示する応答曲線又は応答曲面を作成しておく工程と、
前記パラメータ変数を任意に設定し、設定された前記パラメータ変数を前記応答曲線又は応答曲面に当てはめて前記はんだ接合部に生じる歪量を算出する工程とを有することを特徴とする電子部品の実装信頼性予測方法。 - 前記応答曲線又は応答曲面から求めたはんだ接合部の歪量をCoffin-Manson則の疲労寿命式に当てはめて、当該はんだ接合部の信頼性寿命値を算出する工程を有することを特徴とする請求項１に記載の電子部品の実装信頼性予測方法。
- 前記応答曲線又は応答曲面から求めたはんだ接合部の歪量をCoffin-Manson則の疲労寿命式に当てはめて、当該はんだ接合部の信頼性寿命値を算出する工程は、
実験用の基板を用意して当該基板の対向する両面にはんだ接合部を介して前記電子部品をそれぞれ取りつけ、
前記電子部品が取り付けられた実験用の基板上でのはんだ接合部の歪量と信頼性寿命値とをそれぞれ求め、その後、
前記実験用の基板上で求められたはんだ接合部の歪量及び信頼性寿命値と、前記応答曲線又は応答曲面から算出された配線用の基板上でのはんだ接合部の歪量とを、前記Coffin-Manson則の疲労寿命式に当てはめて、当該配線用の基板上でのはんだ接合部の信頼性寿命値を算出することを特徴とする請求項２に記載の電子部品の実装信頼性予測方法。 - 前記はんだ接合部に生じる歪量を前記パラメータ変数に対応させて求める工程では、
当該歪量を有限要素法を用いて算出することを特徴とする請求項１に記載の電子部品の実装信頼性予測方法。 - 配線用の基板を有し当該基板の対向する両面にはんだ接合部を介して電子部品がそれぞれ取り付けられて成る電子機器の、当該基板に対する該電子部品の実装信頼性を予測するシステムであって、
前記はんだ接合部に生じる歪量を、前記電子部品の間の位置関係、該電子部品の形状及び材料特性並びに前記基板の形状及び材料特性における所定のパラメータ変数に対応させて表示する応答曲線又は応答曲面を格納するモデル格納部と、
任意の前記パラメータ変数を格納する位置情報格納部と、
前記位置情報格納部に格納された前記パラメータ変数を前記モデル格納部に格納された応答曲線又は応答曲面に入力して、はんだ接合部に生じる歪量を算出する演算処理部とを備えることを特徴とする電子部品の実装信頼性予測システム。 - 前記演算処理部を第１の演算処理部としたとき、
Coffin-Manson則の疲労寿命式を格納する疲労寿命式格納部と、
前記第１の演算処理部によって算出されたはんだ接合部の歪量を、前記Coffin-Manson則の疲労寿命式に入力して、該はんだ接合部の信頼性寿命値を算出する第２の演算処理部とを備えたことを特徴とする請求項５に記載の電子部品の実装信頼性予測システム。 - 前記疲労寿命式格納部に格納されたCoffin-Manson則の疲労寿命式に、前記はんだ接合部の所望の信頼性寿命値を入力してはんだ接合部の歪量を算出する第３の演算処理部を備えたことを特徴とする請求項６に記載の実装信頼性予測システム。
- 前記第３の演算処理部によって算出されたはんだ接合部の歪量を前記応答曲線又は応答曲面に入力して、前記信頼性寿命値を満足する電子部品間の位置関係情報を出力する第４の演算処理部を備えたことを特徴とする請求項７に記載の実装信頼性予測システム。
- 前記電子部品の間の位置関係情報及び、当該位置関係情報に対応する前記はんだ接合部の信頼性寿命値とを画面表示するモニタ部を備えたことを特徴とする請求項６に記載の実装信頼性予測システム。
- 前記応答曲面を等高線で画面表示するモニタ部を備えたことを特徴とする請求項５に記載の実装信頼性予測システム。
- 電話回線、又は光ケーブル等の有線、或いは無線を介して、前記位置情報格納部及び前記演算処理部にアクセス可能になされたことを特徴とする請求項５に記載の実装信頼性予測システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002241111A JP3900042B2 (ja) | 2002-08-21 | 2002-08-21 | 電子部品の実装信頼性予測方法及びその予測システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002241111A JP3900042B2 (ja) | 2002-08-21 | 2002-08-21 | 電子部品の実装信頼性予測方法及びその予測システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004079914A JP2004079914A (ja) | 2004-03-11 |
| JP3900042B2 true JP3900042B2 (ja) | 2007-04-04 |
Family
ID=32023706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002241111A Expired - Fee Related JP3900042B2 (ja) | 2002-08-21 | 2002-08-21 | 電子部品の実装信頼性予測方法及びその予測システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3900042B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009174936A (ja) * | 2008-01-23 | 2009-08-06 | Fujitsu Ltd | き裂進展評価装置及びき裂進展評価方法 |
| JP2012063279A (ja) * | 2010-09-16 | 2012-03-29 | Toshiba Corp | はんだ接合部の寿命予測方法、はんだ接合部の寿命予測装置、及び電子機器 |
| KR20200032321A (ko) * | 2018-09-18 | 2020-03-26 | 조선대학교산학협력단 | 기판 변형률 기반의 솔더 접합부 구조 건전성 평가를 통한 전자 패키지 구조 설계 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5310003B2 (ja) * | 2009-01-07 | 2013-10-09 | 新神戸電機株式会社 | 風力発電用鉛蓄電池制御システム |
| CN107688708A (zh) * | 2017-08-31 | 2018-02-13 | 中国电子科技集团公司第二十九研究所 | 一种基于多平台数据融合的可靠性预计分析系统及方法 |
| CN110069838A (zh) * | 2019-04-04 | 2019-07-30 | 成都摩尔环宇测试技术有限公司 | 一种电子产品可靠性水平预计方法 |
-
2002
- 2002-08-21 JP JP2002241111A patent/JP3900042B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009174936A (ja) * | 2008-01-23 | 2009-08-06 | Fujitsu Ltd | き裂進展評価装置及びき裂進展評価方法 |
| JP2012063279A (ja) * | 2010-09-16 | 2012-03-29 | Toshiba Corp | はんだ接合部の寿命予測方法、はんだ接合部の寿命予測装置、及び電子機器 |
| US8965712B2 (en) | 2010-09-16 | 2015-02-24 | Kabushiki Kaisha Toshiba | Life predicting method for solder joint, life predicting apparatus for solder joint and electronic device |
| KR20200032321A (ko) * | 2018-09-18 | 2020-03-26 | 조선대학교산학협력단 | 기판 변형률 기반의 솔더 접합부 구조 건전성 평가를 통한 전자 패키지 구조 설계 방법 |
| KR102116755B1 (ko) * | 2018-09-18 | 2020-05-29 | 조선대학교산학협력단 | 기판 변형률 기반의 솔더 접합부 구조 건전성 평가를 통한 전자 패키지 구조 설계 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004079914A (ja) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4500308B2 (ja) | 電子パッケージ信頼性予測装置および電子パッケージ信頼性予測プログラム | |
| Tee et al. | Board level solder joint reliability modeling and testing of TFBGA packages for telecommunication applications | |
| US8321157B2 (en) | Monitoring device and monitoring method | |
| Choi et al. | Modeling and managing thermal profiles of rack-mounted servers with thermostat | |
| US20130067424A1 (en) | Life prediction method of electronic device and design method of electronic device using the method | |
| Tee et al. | Board level solder joint reliability analysis and optimization of pyramidal stacked die BGA packages | |
| JP2007258569A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計装置、半導体集積回路の動作の制御方法、半導体集積回路、及び半導体集積回路の制御システム | |
| JP3900042B2 (ja) | 電子部品の実装信頼性予測方法及びその予測システム | |
| JPH11220078A (ja) | 半導体パッケージの熱抵抗計算方法および記録媒体および熱抵抗計算装置 | |
| JP4774810B2 (ja) | 基板反り解析方法そのシステム、プログラム及び記録媒体 | |
| Ham et al. | Thermal deformations of CSP assembly during temperature cycling and power cycling | |
| JPWO2007086120A1 (ja) | 情報処理装置、シミュレーション方法、情報処理プログラム | |
| Li et al. | Simulation of finite-strain inelastic phenomena governed by creep and plasticity | |
| JP4245134B2 (ja) | 実装工程シミュレーション装置および実装工程シミュレーション方法 | |
| JP2006313800A (ja) | 半導体装置における実装構造の接続信頼性の予測方法およびその半導体装置 | |
| WO2009107304A1 (ja) | モデル解析システム、モデル解析方法、及びモデル解析プログラム | |
| JP2006278803A (ja) | 基板反り解析方法およびそのシステム、基板の反り解析プログラム。 | |
| Gomez et al. | Damage mechanics modeling of concurrent thermal and vibration loading on electronics packaging | |
| Nasser et al. | Electronics reliability prognosis through material modeling and simulation | |
| JP2000046905A (ja) | 電子機器の信頼性評価方法、その信頼性評価装置およびその信頼性評価プログラムを記録した媒体 | |
| Riegel et al. | Analysis of the stress state in QFN package during four bending experiment utilizing piezoresistive stress sensor | |
| Shetty | Board level reliability assessment of thick FR-4 QFN assemblies under thermal cycling | |
| Huang et al. | Durability of Lead-Free Solder Interconnections for Printed Circuit Board Applications: Comparing Energy-Based Thermo-Mechanical Fatigue Models | |
| Lita et al. | Temperature Control System for Accelerated Aging Tests on Printed Circuit Boards | |
| Schingale et al. | New methods help better evaluate risks via simulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050606 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| LAPS | Cancellation because of no payment of annual fees |