JPH0758173A - 半導体装置のバーンイン方法及び半導体装置 - Google Patents
半導体装置のバーンイン方法及び半導体装置Info
- Publication number
- JPH0758173A JPH0758173A JP5203930A JP20393093A JPH0758173A JP H0758173 A JPH0758173 A JP H0758173A JP 5203930 A JP5203930 A JP 5203930A JP 20393093 A JP20393093 A JP 20393093A JP H0758173 A JPH0758173 A JP H0758173A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- burn
- melting point
- metal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体装置のバーンイン検査の信頼性を向上
させる。 【構成】 半導体装置１０１のＡｌ等の金属電極２上に
高融点半田からる突起電極６を設け、該金属突起電極６
の表面に低融点半田７が被覆されてなる半導体装置１を
用いてバーンイン検査を行う。 【効果】 半導体装置とバーンイン基板の接続部への熱
印加でバーンイン基板との溶着及び取り外しが可能で微
細な電極パターンを有する半導体装置のバーンイン工程
の実施が容易となる。
させる。 【構成】 半導体装置１０１のＡｌ等の金属電極２上に
高融点半田からる突起電極６を設け、該金属突起電極６
の表面に低融点半田７が被覆されてなる半導体装置１を
用いてバーンイン検査を行う。 【効果】 半導体装置とバーンイン基板の接続部への熱
印加でバーンイン基板との溶着及び取り外しが可能で微
細な電極パターンを有する半導体装置のバーンイン工程
の実施が容易となる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のバーンイ
ン方法、特に突起電極の形成されたベアチップに適用し
て有効なバーンイン方法及びバーンイン方法に適した半
導体装置に関するものである。
ン方法、特に突起電極の形成されたベアチップに適用し
て有効なバーンイン方法及びバーンイン方法に適した半
導体装置に関するものである。
【０００２】
【従来の技術】従来、半導体装置はピン挿入のパッケー
ジ（ＤＩＰ）や表面実装タイプのパッケージ（ＱＦＰ，
ＰＬＣＣ）などが多く用いられており、バーンイン基板
に接続されているソケットにパッケージを装着し、バー
ンイン工程を行っていた。しかしながら、パッケージ化
されていないベアチップでは、バーンインを行うことは
困難であった。またベアチップのバーンイン方法とし
て、特開平４−５６２４４号公報「ベアチップのバーン
イン方法」に開示されているようにバーンイン基板の接
続パッド上にクリーム半田を印刷により供給し、突起電
極の形成された半導体装置を接続し、バーンイン工程を
行う方法が提案されている。
ジ（ＤＩＰ）や表面実装タイプのパッケージ（ＱＦＰ，
ＰＬＣＣ）などが多く用いられており、バーンイン基板
に接続されているソケットにパッケージを装着し、バー
ンイン工程を行っていた。しかしながら、パッケージ化
されていないベアチップでは、バーンインを行うことは
困難であった。またベアチップのバーンイン方法とし
て、特開平４−５６２４４号公報「ベアチップのバーン
イン方法」に開示されているようにバーンイン基板の接
続パッド上にクリーム半田を印刷により供給し、突起電
極の形成された半導体装置を接続し、バーンイン工程を
行う方法が提案されている。
【０００３】
【発明が解決しようとする課題】従来ではベアチップを
実装するユーザー側では、回路基板に実装した状態で、
バーンインに相当するスクリーニング工程を設け、不良
の半導体装置を交換しなければならなく、半導体装置供
給メーカーでは十分な品質保証を行えないままユーザー
に供給せざるを得ない状況にある。
実装するユーザー側では、回路基板に実装した状態で、
バーンインに相当するスクリーニング工程を設け、不良
の半導体装置を交換しなければならなく、半導体装置供
給メーカーでは十分な品質保証を行えないままユーザー
に供給せざるを得ない状況にある。
【０００４】また上記記載の特開平４−５６２４４号公
報の方法であるバーンイン基板の接続パッド上に半田ペ
ーストをスクリーン印刷する場合、通常良好な印刷性を
得る為には図８のように開口部に５個、厚さ方向に３個
以上の半田粒子８１が必要であり、例えば３００μｍピ
ッチの配線がならんでいる場合、線巾を２００μｍとし
ても一つの半田粒子８１は４０μｍ以下でなければなら
なく、大きな半田粒子８１があると目づまりを起こし、
版ぬけ性が悪化していた。一方、３０μｍ程度以下の半
田粒子を作製するのは困難であり、また粒径が小さくな
れば、半田の表面積が増し、酸化物の量が増え、従って
半田ボールの発生頻度が増し、半田付け部でのボイドの
発生が増加し、当然粒径にもバラツキがあり、３０〜４
０μｍの範囲におさめるのは技術的に困難な状況にあっ
た。
報の方法であるバーンイン基板の接続パッド上に半田ペ
ーストをスクリーン印刷する場合、通常良好な印刷性を
得る為には図８のように開口部に５個、厚さ方向に３個
以上の半田粒子８１が必要であり、例えば３００μｍピ
ッチの配線がならんでいる場合、線巾を２００μｍとし
ても一つの半田粒子８１は４０μｍ以下でなければなら
なく、大きな半田粒子８１があると目づまりを起こし、
版ぬけ性が悪化していた。一方、３０μｍ程度以下の半
田粒子を作製するのは困難であり、また粒径が小さくな
れば、半田の表面積が増し、酸化物の量が増え、従って
半田ボールの発生頻度が増し、半田付け部でのボイドの
発生が増加し、当然粒径にもバラツキがあり、３０〜４
０μｍの範囲におさめるのは技術的に困難な状況にあっ
た。
【０００５】また、版ぬけ性を考えて、１００μｍ厚程
度に薄くしたスクリーン８２を用いる必要があり、強度
が弱く、伸びを生じる為に印刷精度が悪化していた。
度に薄くしたスクリーン８２を用いる必要があり、強度
が弱く、伸びを生じる為に印刷精度が悪化していた。
【０００６】また実際問題として、基板とスクリーン８
２の印刷の位置精度は±１００μｍ以上のバラツキがあ
り、微細な電極上に印刷するのは困難であった。位置精
度のバラツキの他に半田ペーストのダレやにじみ等も考
慮すれば３００μｍピッチの印刷が限界であった。
２の印刷の位置精度は±１００μｍ以上のバラツキがあ
り、微細な電極上に印刷するのは困難であった。位置精
度のバラツキの他に半田ペーストのダレやにじみ等も考
慮すれば３００μｍピッチの印刷が限界であった。
【０００７】
【課題を解決するための手段】半導体装置のバーンイン
方法において、半導体装置の電極パッド上に形成されて
いる金属突起電極上に該金属突起電極より融点の低い低
融点金属を供給する第１工程と、該低融点金属の融点温
度以上かつ前記金属突起電極部を形成する金属の融点未
満の温度を上記半導体装置の金属電極部に加熱する第２
工程と、該半導体装置の金属電極部とバーンイン基板上
の接続パッドとを前記低融点金属の溶着により取り付け
る第３工程と、バーンイン試験及び特性試験等の検査を
行い、上記半導体装置の良否の判定を行う第４工程と、
上記半導体装置の金属電極部と上記バーンイン基板上の
接続パッドとの接続部に上記第２工程と同様の処理を行
い、上記半導体装置をバーンイン基板から取り外す第５
工程とを含む。
方法において、半導体装置の電極パッド上に形成されて
いる金属突起電極上に該金属突起電極より融点の低い低
融点金属を供給する第１工程と、該低融点金属の融点温
度以上かつ前記金属突起電極部を形成する金属の融点未
満の温度を上記半導体装置の金属電極部に加熱する第２
工程と、該半導体装置の金属電極部とバーンイン基板上
の接続パッドとを前記低融点金属の溶着により取り付け
る第３工程と、バーンイン試験及び特性試験等の検査を
行い、上記半導体装置の良否の判定を行う第４工程と、
上記半導体装置の金属電極部と上記バーンイン基板上の
接続パッドとの接続部に上記第２工程と同様の処理を行
い、上記半導体装置をバーンイン基板から取り外す第５
工程とを含む。
【０００８】また上記金属突起電極は高融点半田、上記
低融点金属は低融点半田を用いることを特徴とする。
低融点金属は低融点半田を用いることを特徴とする。
【０００９】また半導体装置において金属突起電極上に
該金属突起電極より融点の低い低融点金属が被覆されて
いることを特徴とする。
該金属突起電極より融点の低い低融点金属が被覆されて
いることを特徴とする。
【００１０】また半導体装置において、上記金属突起電
極は高融点半田、上記低融点金属は低融点半田を用いる
ことを特徴とする。
極は高融点半田、上記低融点金属は低融点半田を用いる
ことを特徴とする。
【００１１】
【作用】半導体装置上の金属突起電極上に低融点金属を
形成し、該低融点金属の融点温度以上かつ前記金属突起
電極部を形成する金属の融点未満の温度を上記半導体装
置の金属電極部に加熱することにより前記低融点金属の
みが熔融するので、該金属電極部とバーンイン基板とを
該低融点金属の溶着により取り付け、及び取り外しが容
易に行える。
形成し、該低融点金属の融点温度以上かつ前記金属突起
電極部を形成する金属の融点未満の温度を上記半導体装
置の金属電極部に加熱することにより前記低融点金属の
みが熔融するので、該金属電極部とバーンイン基板とを
該低融点金属の溶着により取り付け、及び取り外しが容
易に行える。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１３】図１に本発明の構成を示す。１は本発明の
実施例における半導体装置、１０１が半導体基板、２は
Ａｌ等の金属電極、下地金属（中間金属層）としてＴｉ
Ｗ３、Ｃｕ４、５はメッキＣｕ、６は高融点半田製突起
電極、７は低融点半田、８は絶縁膜である。
実施例における半導体装置、１０１が半導体基板、２は
Ａｌ等の金属電極、下地金属（中間金属層）としてＴｉ
Ｗ３、Ｃｕ４、５はメッキＣｕ、６は高融点半田製突起
電極、７は低融点半田、８は絶縁膜である。
【００１４】図２に図１に示す半田突起電極を形成して
いく工程を示す。まず半導体基板１０１のＡｌ電極２上
に形成されている酸化物を、逆スパッタにより除去する
（図２（ａ））。次に半田突起電極の下地電極として、
ＴｉＷ３及びＣｕ４をそれぞれ０．１〜０．３μｍ程度
スパッタする（図２（ｂ））。下地金属としては、Ａｌ
電極と野密着性や金属拡散などを考慮し選択する。次に
感光性レジスト９を塗布し、半田突起電極形成部のみ開
口する（図２（ｃ））。次に半導体基板１０１上に形成
された前記下地金属３、４を陰極として、Ｃｕ５を５μ
ｍ程度電界メッキにより供給する。スパッタにより供給
されたＣｕ４は非常に薄く、半田中に拡散してしまう恐
れがあるためである。次に下地金属３、４を陰極とし
て、Ｃｕ５を５μｍ程度電界メッキにより供給する。ス
パッタにより供給された下地金属の上記Ｃｕ４は非常に
薄く、半田中に拡散してしまう恐れがあるためである。
次に、下地金属３、４を陰極として、Ｓｎ：Ｐｂ＝５：
９５の組成の高融点半田からなる突起電極６を電界メッ
キにより供給する。続いて、前記突起電極６よりも融点
の低いＳｎ：Ｐｂ＝６０：４０の組成の低融点半田７を
電界メッキにより供給する。前記低融点半田７のメッキ
量は、バーンイン基板への接続が可能であれば良いた
め、上記高融点半田６に比べ少量で良い（図２
（ｄ））。
いく工程を示す。まず半導体基板１０１のＡｌ電極２上
に形成されている酸化物を、逆スパッタにより除去する
（図２（ａ））。次に半田突起電極の下地電極として、
ＴｉＷ３及びＣｕ４をそれぞれ０．１〜０．３μｍ程度
スパッタする（図２（ｂ））。下地金属としては、Ａｌ
電極と野密着性や金属拡散などを考慮し選択する。次に
感光性レジスト９を塗布し、半田突起電極形成部のみ開
口する（図２（ｃ））。次に半導体基板１０１上に形成
された前記下地金属３、４を陰極として、Ｃｕ５を５μ
ｍ程度電界メッキにより供給する。スパッタにより供給
されたＣｕ４は非常に薄く、半田中に拡散してしまう恐
れがあるためである。次に下地金属３、４を陰極とし
て、Ｃｕ５を５μｍ程度電界メッキにより供給する。ス
パッタにより供給された下地金属の上記Ｃｕ４は非常に
薄く、半田中に拡散してしまう恐れがあるためである。
次に、下地金属３、４を陰極として、Ｓｎ：Ｐｂ＝５：
９５の組成の高融点半田からなる突起電極６を電界メッ
キにより供給する。続いて、前記突起電極６よりも融点
の低いＳｎ：Ｐｂ＝６０：４０の組成の低融点半田７を
電界メッキにより供給する。前記低融点半田７のメッキ
量は、バーンイン基板への接続が可能であれば良いた
め、上記高融点半田６に比べ少量で良い（図２
（ｄ））。
【００１５】次に感光性レジスト９を除去し、不要な下
地金属３、４をエッチング除去する事により（図２
（ｅ））、本発明の半導体装置１を得ることができる。
もちろん、ここで示した半田突起電極の下地金属３、４
は一実施例であり、これ以外の材料を用いてもかまわな
い。図３はバーンイン基板１０（ここでは基板材料はセ
ラミック製）を示している。バーンイン基板１０は半導
体装置１上の半田突起電極に対応する位置に、接続パッ
ドを有し、接続パッドの最表面は親半田性の金属により
被覆されている。
地金属３、４をエッチング除去する事により（図２
（ｅ））、本発明の半導体装置１を得ることができる。
もちろん、ここで示した半田突起電極の下地金属３、４
は一実施例であり、これ以外の材料を用いてもかまわな
い。図３はバーンイン基板１０（ここでは基板材料はセ
ラミック製）を示している。バーンイン基板１０は半導
体装置１上の半田突起電極に対応する位置に、接続パッ
ドを有し、接続パッドの最表面は親半田性の金属により
被覆されている。
【００１６】本実施例では、バーンイン基板１０の材料
としてセラミック、また配線材料としてＡｌ１１、接続
パッド部にはＮｉ１２が２〜３μｍ程度供給され、更に
Ａｕメッキ１３が０．０５〜０．１μｍ程度供給され、
更にＡｕメッキ１３が０．０５〜０．１μｍ程度実施さ
れている場合を示しているがこれに限るものではない。
としてセラミック、また配線材料としてＡｌ１１、接続
パッド部にはＮｉ１２が２〜３μｍ程度供給され、更に
Ａｕメッキ１３が０．０５〜０．１μｍ程度供給され、
更にＡｕメッキ１３が０．０５〜０．１μｍ程度実施さ
れている場合を示しているがこれに限るものではない。
【００１７】図４に半導体装置１とバーンイン基板１０
と接続時の断面図を示す。半導体装置１の電極とバーン
イン基板１０の電極を対向させ、位置合わせを行い、こ
の状態で加熱することにより低融点半田７を熔融するこ
とにより、半導体装置１をバーンイン基板１０上に電気
的、機械的に接続する。前記低融点半田７は、融点が約
１８３℃なので約２３０℃程度に加熱することにより、
良好な接続が行える。このとき、上記高融点半田６は融
点が３１５℃なので熔融しない。半導体装置１をバーン
イン基板１０に搭載した状態で、バーンイン工程を行
い、特性試験により、半導体装置１の良否を判定し選別
する。その後、再度前記低融点半田７を熔融し、半導体
装置１をバーンイン基板１０より取り外し、良品、不良
品の半導体装置１をそれぞれ所定のトレイに収納する。
と接続時の断面図を示す。半導体装置１の電極とバーン
イン基板１０の電極を対向させ、位置合わせを行い、こ
の状態で加熱することにより低融点半田７を熔融するこ
とにより、半導体装置１をバーンイン基板１０上に電気
的、機械的に接続する。前記低融点半田７は、融点が約
１８３℃なので約２３０℃程度に加熱することにより、
良好な接続が行える。このとき、上記高融点半田６は融
点が３１５℃なので熔融しない。半導体装置１をバーン
イン基板１０に搭載した状態で、バーンイン工程を行
い、特性試験により、半導体装置１の良否を判定し選別
する。その後、再度前記低融点半田７を熔融し、半導体
装置１をバーンイン基板１０より取り外し、良品、不良
品の半導体装置１をそれぞれ所定のトレイに収納する。
【００１８】バーンインにて良好であった半導体装置１
が、ユーザーに出荷され実際にフリップチップで接続さ
れるときには、上記低融点半田７を熔融することにより
行われる。このとき、上記高融点半田製突起電極６と、
その表面に残っている上記低融点半田７の皮膜が残り、
２回目以降はこの上に半導体装置１を接続してバーンイ
ン工程を行うことが可能である。
が、ユーザーに出荷され実際にフリップチップで接続さ
れるときには、上記低融点半田７を熔融することにより
行われる。このとき、上記高融点半田製突起電極６と、
その表面に残っている上記低融点半田７の皮膜が残り、
２回目以降はこの上に半導体装置１を接続してバーンイ
ン工程を行うことが可能である。
【００１９】（実施例２）本発明の第２の実施例を図５
に示す。まず、第一の実施例と同様に、図２に示す工程
において電極形成部に高融点半田からなる突起電極６１
を供給したのち、Ｉｎ：Ｐｂ：Ａｇ＝８０：１５：５の
組成の低融点半田７１浴中に、半導体装置１を侵漬する
ことにより前記高融点半田による突起電極６１上に低融
点半田７１が供給される。
に示す。まず、第一の実施例と同様に、図２に示す工程
において電極形成部に高融点半田からなる突起電極６１
を供給したのち、Ｉｎ：Ｐｂ：Ａｇ＝８０：１５：５の
組成の低融点半田７１浴中に、半導体装置１を侵漬する
ことにより前記高融点半田による突起電極６１上に低融
点半田７１が供給される。
【００２０】図６にバーンイン基板１０（ここでは基板
材料はガラスエポキシ製）を示す。半導体装置１の電極
に対応する位置に、接続パッドを有し、接続パッドの最
表面は、親半田性の金属により被覆されている。本実施
例では、バーンイン基板１０の配線材料としてＣｕ１
４、接続パッド部にはＮｉ１２が２〜３μｍ程度供給さ
れ、更にＡｕメッキ１３が０．０５〜０．１μｍ程度施
されており、不要な部分はソルダーレジスト１５により
被覆されている場合を示しているがこれに限るものでは
ない。
材料はガラスエポキシ製）を示す。半導体装置１の電極
に対応する位置に、接続パッドを有し、接続パッドの最
表面は、親半田性の金属により被覆されている。本実施
例では、バーンイン基板１０の配線材料としてＣｕ１
４、接続パッド部にはＮｉ１２が２〜３μｍ程度供給さ
れ、更にＡｕメッキ１３が０．０５〜０．１μｍ程度施
されており、不要な部分はソルダーレジスト１５により
被覆されている場合を示しているがこれに限るものでは
ない。
【００２１】図７は半導体装置１の電極とバーンイン基
板１０の電極を対向させ、位置合わせを行い、この状態
で加熱することにより前記低融点半田７１を熔融するこ
とにより、半導体装置１をバーンイン基板１０上に電気
的、機械的に接続することを示すものである。前記低融
点半田７１は融点が約１５７℃なので約１８０℃程度に
加熱することにより良好な接続が行える。このとき上記
高融点半田６１の融点が約１８３℃なので熔融しない。
半導体装置１をバーンイン基板１０に搭載した状態で、
バーンイン工程を行い、特性試験により、半導体装置１
の良否を判定し選別する。その後、再度上記低融点半田
７１を熔融し、半導体装置１をバーンイン基板１７より
取り外し、良品、不良品の半導体装置１をそれぞれ所定
のトレイに収納する。バーンインにて良好であった半導
体装置１が、実際にフリップチップ接続されるときには
上記高融点半田からなる突起電極６１を熔融することに
より行われる。このとき該突起電極６１と、その表面に
残っている上記低融点半田７１は混和する。
板１０の電極を対向させ、位置合わせを行い、この状態
で加熱することにより前記低融点半田７１を熔融するこ
とにより、半導体装置１をバーンイン基板１０上に電気
的、機械的に接続することを示すものである。前記低融
点半田７１は融点が約１５７℃なので約１８０℃程度に
加熱することにより良好な接続が行える。このとき上記
高融点半田６１の融点が約１８３℃なので熔融しない。
半導体装置１をバーンイン基板１０に搭載した状態で、
バーンイン工程を行い、特性試験により、半導体装置１
の良否を判定し選別する。その後、再度上記低融点半田
７１を熔融し、半導体装置１をバーンイン基板１７より
取り外し、良品、不良品の半導体装置１をそれぞれ所定
のトレイに収納する。バーンインにて良好であった半導
体装置１が、実際にフリップチップ接続されるときには
上記高融点半田からなる突起電極６１を熔融することに
より行われる。このとき該突起電極６１と、その表面に
残っている上記低融点半田７１は混和する。
【００２２】またバーンイン基板は、第１の実施例と同
様に再使用が可能である。
様に再使用が可能である。
【００２３】
【発明の効果】以上に述べてきたように本発明によれば
ベアチップの半田突起電極上に低融点金属を設けている
ので、半導体装置とバーンイン基板の接続部への熱印加
でバーンイン基板との溶着及び取り外しが可能で、微細
な電極パターンを有する半導体装置のバーンイン工程を
実施することが容易となり、半導体装置供給メーカーの
品質保証が改善される。
ベアチップの半田突起電極上に低融点金属を設けている
ので、半導体装置とバーンイン基板の接続部への熱印加
でバーンイン基板との溶着及び取り外しが可能で、微細
な電極パターンを有する半導体装置のバーンイン工程を
実施することが容易となり、半導体装置供給メーカーの
品質保証が改善される。
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の実施例における半導体装置の形成の工
程図を示す。
程図を示す。
【図３】本発明の一実施例に用いるバーンイン基板を示
す図である。
す図である。
【図４】半導体装置とバーンイン基板の接続時の断面図
である。
である。
【図５】本発明の第２の実施例を示す図である。
【図６】第２の実施例に用いるバーンイン基板を示す図
である。
である。
【図７】第２の実施例における半導体装置とバーンイン
基板の接続時の断面図である。
基板の接続時の断面図である。
【図８】従来におけるクリーム半田印刷の説明図であ
る。
る。
１ 半導体装置 １０１ 半導体基板 ６ 高融点半田製突起電極 ７ 低融点半田 ９ 感光性レジスト １０ バーンイン基板
Claims (4)
- 【請求項１】 半導体装置のバーンイン方法において、 半導体装置の電極パッド上に形成されている金属突起電
極上に該金属突起電極より融点の低い低融点金属を供給
する第１工程と、 該低融点金属の融点温度以上かつ前記金属突起電極部を
形成する金属の融点未満の温度を上記半導体装置の金属
電極部に加熱する第２工程と、 該半導体装置の金属電極部とバーンイン基板上の接続パ
ッドとを前記低融点金属の溶着により取り付ける第３工
程と、 バーンイン試験及び特性試験等の検査を行い、上記半導
体装置の良否の判定を行う第４工程と、 上記半導体装置の金属電極部と上記バーンイン基板上の
接続パッドとの接続部に上記第２工程と同様の処理を行
い、上記半導体装置をバーンイン基板から取り外す第５
工程とを含むことを特徴とする半導体装置のバーンイン
方法。 - 【請求項２】 半導体装置のバーンイン方法において、 上記金属突起電極は高融点半田、上記低融点金属は低融
点半田を用いることを特徴とする請求項１記載の半導体
装置のバーンイン方法。 - 【請求項３】 半導体装置において金属突起電極上に該
金属突起電極より融点の低い低融点金属が被覆されてい
ることを特徴とする半導体装置。 - 【請求項４】 半導体装置において、上記金属突起電極
は高融点半田、上記低融点金属は低融点半田を用いるこ
とを特徴とする請求項３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5203930A JPH0758173A (ja) | 1993-08-18 | 1993-08-18 | 半導体装置のバーンイン方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5203930A JPH0758173A (ja) | 1993-08-18 | 1993-08-18 | 半導体装置のバーンイン方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758173A true JPH0758173A (ja) | 1995-03-03 |
Family
ID=16482054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5203930A Pending JPH0758173A (ja) | 1993-08-18 | 1993-08-18 | 半導体装置のバーンイン方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758173A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283225A (ja) * | 1994-04-07 | 1995-10-27 | Nippondenso Co Ltd | バンプ電極を有する回路基板 |
| US6103553A (en) * | 1996-12-11 | 2000-08-15 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a known good die utilizing a substrate |
| JP2007278734A (ja) * | 2006-04-03 | 2007-10-25 | Asahi Kasei Electronics Co Ltd | 磁気センサ及びその製造方法 |
| JP2007278733A (ja) * | 2006-04-03 | 2007-10-25 | Asahi Kasei Electronics Co Ltd | 磁気センサ及びその製造方法 |
| JP2008020308A (ja) * | 2006-07-12 | 2008-01-31 | Asahi Kasei Electronics Co Ltd | 磁気センサ及びその製造方法 |
| US8169215B2 (en) | 2006-04-13 | 2012-05-01 | Asahi Kasei Emd Corporation | Magnetic sensor and method of manufacturing thereof |
-
1993
- 1993-08-18 JP JP5203930A patent/JPH0758173A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283225A (ja) * | 1994-04-07 | 1995-10-27 | Nippondenso Co Ltd | バンプ電極を有する回路基板 |
| US6103553A (en) * | 1996-12-11 | 2000-08-15 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a known good die utilizing a substrate |
| CN1133207C (zh) * | 1996-12-11 | 2003-12-31 | 现代电子产业株式会社 | 用于集成电路芯片筛选测试组件的电路板及方法 |
| JP2007278734A (ja) * | 2006-04-03 | 2007-10-25 | Asahi Kasei Electronics Co Ltd | 磁気センサ及びその製造方法 |
| JP2007278733A (ja) * | 2006-04-03 | 2007-10-25 | Asahi Kasei Electronics Co Ltd | 磁気センサ及びその製造方法 |
| US8169215B2 (en) | 2006-04-13 | 2012-05-01 | Asahi Kasei Emd Corporation | Magnetic sensor and method of manufacturing thereof |
| JP2008020308A (ja) * | 2006-07-12 | 2008-01-31 | Asahi Kasei Electronics Co Ltd | 磁気センサ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8960526B2 (en) | Flux for soldering and soldering process | |
| JP2007123354A (ja) | 電子機器用プリント板の製造方法およびこれを用いた電子機器 | |
| JP3763520B2 (ja) | はんだ付け用組成物 | |
| JP2002158264A (ja) | プローブカード及びその製造方法 | |
| US6303400B1 (en) | Temporary attach article and method for temporary attach of devices to a substrate | |
| JP2928484B2 (ja) | Ｉｃチップの試験のための方法および装置 | |
| JP2002031652A (ja) | プローブカード、その修復方法及びその製造方法 | |
| JPH0758173A (ja) | 半導体装置のバーンイン方法及び半導体装置 | |
| JPH06267964A (ja) | バンプの形成法 | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11121648A (ja) | 電子部品実装体およびこれを構成する基板 | |
| US6391678B1 (en) | Method for controlling solderability of a conductor and conductor formed thereby | |
| US5962151A (en) | Method for controlling solderability of a conductor and conductor formed thereby | |
| JPH1183937A (ja) | 半導体装置試験用基板及び半導体装置試験方法 | |
| JP2692522B2 (ja) | パッケージモジュール基板 | |
| JP3635882B2 (ja) | 電子部品実装基板 | |
| JPH0385750A (ja) | 半導体装置およびその実装方法 | |
| JPH05144821A (ja) | 半導体装置 | |
| JPH05136143A (ja) | 半導体素子及びその製造方法 | |
| JPH0864717A (ja) | 回路部品の実装方法 | |
| JP2000164772A (ja) | エリアアレイパッケージｉｃ用の補助プリント配線板、ｉｃのテスト方法およびプリント配線板の修復方法 | |
| JPH0511019A (ja) | 回路部品の試験法及びその為の可撓性回路基板 | |
| JPH0536695A (ja) | 半導体装置およびその製造方法 | |
| JP2811112B2 (ja) | 半田供給板 | |
| JPH04297091A (ja) | 半田コートプリント回路基板とその製造方法 |