JP2008186857A - 配線回路基板 - Google Patents

配線回路基板 Download PDF

Info

Publication number
JP2008186857A
JP2008186857A JP2007016883A JP2007016883A JP2008186857A JP 2008186857 A JP2008186857 A JP 2008186857A JP 2007016883 A JP2007016883 A JP 2007016883A JP 2007016883 A JP2007016883 A JP 2007016883A JP 2008186857 A JP2008186857 A JP 2008186857A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
layer
cover
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007016883A
Other languages
English (en)
Other versions
JP4877791B2 (ja
Inventor
Mitsuru Motogami
満 本上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2007016883A priority Critical patent/JP4877791B2/ja
Priority to EP08250256A priority patent/EP1951009B1/en
Priority to CNA2008100035607A priority patent/CN101252806A/zh
Priority to US12/019,661 priority patent/US8227699B2/en
Publication of JP2008186857A publication Critical patent/JP2008186857A/ja
Application granted granted Critical
Publication of JP4877791B2 publication Critical patent/JP4877791B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】高周波ノイズの発生を防止することができる薄型の配線回路基板を提供する。
【解決手段】配線回路基板100は、ベース絶縁層1、第1〜第3の信号線3a〜3c、第1のカバー絶縁層4および導体層6を含む。第1〜第3の信号線3a〜3cには、幅広部31〜33が形成されている。第1のカバー絶縁層4は、幅広部31〜33を覆うようにベース絶縁層1上に設けられる。導体層6は、幅広部31〜33の上方を覆うように第1のカバー絶縁層4上に設けられる。
【選択図】図5

Description

本発明は、種々の電気機器および電子機器に用いられる配線回路基板に関する。
近年、電気機器および電子機器等(以下、電子機器等と略記する)のデジタル化が進むとともに、高機能化が進んでいる。それに伴い、電子機器等において扱われるデジタル信号の周波数が高くなっている。
電子機器等においてデジタル信号を扱う場合、高調波に起因して高周波ノイズが発生する場合がある。それにより、電子機器等が誤作動する場合がある。そこで、高周波ノイズの発生を防止するために、ローパスフィルタを備えた配線回路基板が開発されている(例えば、特許文献1)。
特許文献1記載のローパスフィルタ内蔵配線基板においては、ストリップライン、接地容量電極および接地電極によりローパスフィルタが構成されている。このローパスフィルタにより、高調波を減衰させている。
特開2004−254257号公報
しかしながら、上記のローパスフィルタ内蔵配線基板においては、ストリップライン、接地容量電極および接地電極が異なる層に形成されている。すなわち、特許文献1の構成では、ストリップライン、接地容量電極および接地電極を形成するために多数の層を設ける必要があり、配線回路基板の薄型化が困難である。
本発明の目的は、高周波ノイズの発生を防止することができる薄型の配線回路基板を提供することである。
(1)本発明に係る配線回路基板は、ベース絶縁層と、ベース絶縁層上に設けられ幅広部を有する信号線と、信号線の少なくとも幅広部を覆うようにベース絶縁層上に設けられるカバー絶縁層と、カバー絶縁層上に設けられる導体層とを備えるものである。
この配線回路基板においては、幅広部、カバー絶縁層および導体層により容量素子が形成される。信号線により伝送される信号の高調波は、上記容量素子により除去される。したがって、この配線回路基板によれば、信号伝送時に高周波ノイズが発生することを防止することができる。
また、この配線回路基板においては、容量素子を構成する幅広部は信号線に形成される。すなわち、信号線が容量素子の構成要素の一部となる。それにより、多数の層を設けることなく容量素子を形成することができる。その結果、配線回路基板の薄型化が可能となる。
(2)配線回路基板は、ベース絶縁層上に設けられるグランド線をさらに備え、導体層は、グランド線に電気的に接続されてもよい。
この場合、導体層がグランド線に電気的に接続されるので、信号線により伝送される信号の高調波を確実に除去することができる。また、信号線と導体層とが共通の層(ベース絶縁層)に形成されるので、配線回路基板の薄型化が可能となる。
(3)カバー絶縁層は、グランド線および信号線を覆うように形成され、カバー絶縁層はグランド線と導体層とを電気的に接続するためのスルーホールを有してもよい。
この場合、スルーホールを介してグランド線と信号線とが接続されるので、グランド線と信号線とを容易に接続することができる。それにより、配線回路基板の製造が容易になる。
(4)幅広部は、信号線の端部に設けられてもよい。
この場合、電子機器等から配線回路基板に入力される信号の高調波を確実に除去することができる。また、配線回路基板から電子機器等に出力される信号の高調波を確実に除去することができる。これらの結果、高周波ノイズの発生を確実に防止することが可能となる。
(5)信号線は、幅広部を複数有してもよい。この場合、信号線により伝送される信号の高調波をより確実に除去することができる。それにより、高周波ノイズの発生をより確実に防止することができる。
(6)ベース絶縁層上に信号線が複数形成され、複数の信号線の幅広部は、千鳥状に配置されてもよい。
この場合、配線回路基板の幅方向の長さが長くなることを防止しつつ複数の幅広部を形成することができる。それにより、配線回路基板の小型化が可能となる。
本発明によれば、幅広部、カバー絶縁層および導体層により容量素子が形成される。信号線により伝送される信号の高調波は、上記容量素子により除去される。したがって、信号伝送時に高周波ノイズが発生することを防止することができる。
また、容量素子を構成する幅広部は信号線に形成される。すなわち、信号線が容量素子の構成要素の一部となる。それにより、多数の層を設けることなく容量素子を形成することができる。その結果、配線回路基板の薄型化が可能となる。
以下、本発明の一実施の形態に係る配線回路基板について図面を参照しながら説明する。
(1)配線回路基板の製造方法
図1〜図5は、本発明の一実施の形態に係る配線回路基板の製造方法の一例を示す模式的工程断面図である。なお、図1〜図5において(a)は上面図であり、(b)は(a)のA−A線断面図である。
図1に示すように、例えばポリイミド樹脂からなる長尺状のベース絶縁層1の上面に、グランド線2、第1の信号線3a、第2の信号線3bおよび第3の信号線3cが長手方向に延びるようにそれぞれ形成される。グランド線2および第1〜第3の信号線3a〜3cは、例えば、公知のセミアディティブ法またはサブトラクティブ法により形成される。
図1(a)に示すように、第1〜第3の信号線3a〜3cには、矩形の幅広部31〜33が千鳥配置で形成されている。幅広部31〜33の幅Bは0.1mm〜5mmであることが好ましく、長さCは1〜5mmであることが好ましい。なお、図1(a)においては、ベース絶縁層1、グランド線2および第1〜第3の信号線3a〜3cの一端部が示されている。グランド線2および第1〜第3の信号線3a〜3cの厚みは、5μm〜30μmであることが好ましく、8μm〜25μmであることがより好ましい。
次に、図2に示すように、長尺状の第1のカバー絶縁層4を用意し、その下面に接着剤層5を形成する。さらに、第1のカバー絶縁層4および接着剤層5を貫通する貫通孔45を形成する。
第1のカバー絶縁層4は、例えばポリイミド樹脂からなり、接着剤層5は、例えばエポキシ樹脂、アクリル樹脂、またはブチラール樹脂等からなる。第1のカバー絶縁層4の厚みは10μm〜50μmであることが好ましく、12μm〜30μmであることがより好ましい。貫通孔45の直径は1mm〜10mmであることが好ましく、2mm〜5mmであることがより好ましい。
次に、図3に示すように、グランド線2および第1〜第3の信号線3a〜3cの一端が露出するように、接着剤層5により第1のカバー絶縁層4をベース絶縁層1上に接着する。なお、貫通孔45は、グランド線2の上方に配置されるように形成されている。
第1のカバー絶縁層4の一端とそれに最も近い幅広部32との間の距離Dは、0.5mm〜5mmであることが好ましい。接着剤層5の厚みEは、グランド線2および第1〜第3の信号線3a〜3cの上面と第1のカバー絶縁層4の下面との間の距離Fが1μm〜20μmとなるように形成されることが好ましく、3μm〜10μmとなるように形成されることがより好ましい。
次に、図4に示すように、幅広部31〜33の上方を覆うように、導体層6が第1のカバー絶縁層4上に形成される。なお、導体層6は、例えば、銀ペーストまたは銅ペースト等の導電性ペーストからなる。貫通孔45内には、この導電性ペーストが充填される。これにより、グランド線2と導体層6とが電気的に接続される。
導体層6の厚みは10μm〜50μmであることが好ましく、15μm〜30μmであることがより好ましい。また、第1のカバー絶縁層4の一端と導体層6の一端との距離Gは、0.5mm〜5mmであることが好ましい。
最後に、図5に示すように、導体層6を覆うように第1のカバー絶縁層4上に第2のカバー絶縁層7が形成される。これにより、配線回路基板100が完成する。なお、第1〜第3の信号線3a〜3cは、例えば、高周波のデジタル信号を伝送する。
(2)配線回路基板の効果
本実施の形態に係る配線回路基板100(図5)においては、幅広部31〜33の上方を覆うように、導体層6が第1のカバー絶縁層4上に形成されている。また、導体層6はグランド線2に電気的に接続されている。この場合、幅広部31〜33、接着剤層5、第1のカバー絶縁層4および導体層6により容量素子が形成される。この容量素子により、第1〜第3の信号線3a〜3cにより伝送されるデジタル信号の高調波を除去することができる。それにより、高周波ノイズの発生を防止することができる。その結果、電子機器等の誤作動を防止することができる。
また、本実施の形態においては、容量素子を構成する幅広部31〜33は、第1〜第3の信号線3a〜3cに形成されている。したがって、容量素子を形成するための幅広部31〜33を、第1〜第3の信号線3a〜3cと別個に形成する必要がない。それにより、配線回路基板100の薄型化および小型化が可能となる。
また、幅広部31〜33は千鳥配置で形成されている。それにより、配線回路基板100の幅方向の大きさを小さくすることができる。
また、グランド線2および第1〜第3の信号線3a〜3cは、共通のベース絶縁層1上に形成されている。したがって、グランド線2および第1〜第3の信号線3a〜3cを形成するための層を別個に設ける必要がない。それにより、配線回路基板100のさらなる薄型化が可能となる。
また、幅広部31〜33は、第1〜第3の信号線3a〜3cの一端部に形成されている。すなわち、幅広部31〜33は、デジタル信号を入出力するためのコネクタの近傍に配置されている。この場合、電子機器等から配線回路基板100に入力されるデジタル信号の高調波を確実に除去することができる。また、配線回路基板100から電子機器等に出力されるデジタル信号の高調波を確実に除去することができる。これらの結果、高周波ノイズの発生を確実に防止することが可能となる。それにより、電子機器等の誤作動を確実に防止することができる。
なお、上記においては、3つの幅広部31〜33を図示しているが、第1〜第3の信号線3a〜3cにそれぞれ2つ以上の幅広部を形成してもよい。
また、上記においては、第1〜第3の信号線3a〜3cに矩形の幅広部31〜33を形成しているが、円形または三角形等の他の形状の幅広部を形成してもよい。
(3)他の実施の形態
上記実施の形態においては、ベース絶縁層1の上面にグランド線2および第1〜第3の信号線3a〜3cが形成されているが、ベース絶縁層1の両面にグランド線および信号線が形成されてもよい。
図6は、ベース絶縁層1の両面にグランド線および信号線が形成された配線回路基板の一例を示す図である。図6に示す配線回路基板101が図5の配線回路基板100と異なるのは以下の点である。なお、図6において(a)は上面図であり、(b)は(a)のA−A線断面図である。
図6に示すように、配線回路基板101においては、ベース絶縁層1の下面にグランド線21および第4の信号線3dが設けられる。また、グランド線21および第4の信号線3dを覆うようにベース絶縁層1の下面上に接着剤層51および第3のカバー絶縁層41が設けられる。この配線回路基板101においては、ベース絶縁層1の両面に信号線が形成されるので、より多くの信号を伝送することが可能になる。なお、第4の信号線3dをグランド線または電源線として用いてもよい。
グランド線21、第4の信号線3d、接着剤層51および第3のカバー絶縁層41は、例えば、図5の配線回路基板100のグランド線2、第1〜第3の信号線3a〜3c、接着剤層5および第1のカバー絶縁層4と同様の方法で形成することができる。
(4)請求項の各構成要素と実施の形態の各要素との対応
以下、請求項の各構成要素と実施の形態の各要素との対応の例について説明するが、本発明は下記の例に限定されない。
上記実施の形態では、第1のカバー絶縁層4がカバー絶縁層の例であり、貫通孔45がスルーホールの例である。
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。
以下、本発明における実施例および比較例について説明する。
(a)第1の実施例
図7は、本発明の第1の実施例の配線回路基板を示す上面図である。図7の配線回路基板102が図6の配線回路基板101と異なるのは以下の点である。図7に示すように、配線回路基板102においては、幅広部31および幅広部33が幅広部32より第1のカバー絶縁層4の一端に近い位置に配置される。なお、配線回路基板102のA−A線断面図は、図6(b)と同様である。
配線回路基板102のベース絶縁層1としては、厚み25μmのポリイミド樹脂が用いられる。第1〜第3の信号線3a〜3cの幅は0.2mmであり、厚みは18μmである。幅広部31〜33の幅Bは3mmであり、長さCは2mmである。幅広部31および幅広部33と第1のカバー絶縁層4の一端との間の距離Dは5mmである。
また、第1のカバー絶縁層4の厚みは12.5μmであり、第2のカバー絶縁層7の厚みは20μmであり、第3のカバー絶縁層41(図6(b)参照)の厚みは12.5μmである。貫通孔45の直径は3mmである。導体層6としては、厚みが25μmの銀ペーストが用いられる。また、貫通孔45には、銀ペーストが充填される。
この配線回路基板102を用いて100MHzの高周波デジタル信号を伝送した場合、440MHz以上の高調波が除去され、440MHz以上の高周波ノイズは発生しなかった。
(b)第2の実施例
第2の実施例の配線回路基板が図7の配線回路基板102と異なるのは以下の点である。第2の実施例の配線回路基板においては、幅広部31〜33の幅Bは1mmで、長さCは2mmである。
この配線回路基板を用いて100MHzの高周波デジタル信号を伝送した場合、1280MHz以上の高調波が除去され、1280MHz以上の高周波ノイズは発生しなかった。
(c)第3の実施例
第3の実施例の配線回路基板が図7の配線回路基板102と異なるのは以下の点である。第3の実施例の配線回路基板においては、幅広部31〜33の幅Bは2mmで、長さCは2mmである。
この配線回路基板を用いて100MHzの高周波デジタル信号を伝送した場合、660MHz以上の高調波が除去され、660MHz以上の高周波ノイズは発生しなかった。
(d)第4の実施例
図8は、本発明の第4の実施例の配線回路基板を示す上面図である。図8の配線回路基板103が図7の配線回路基板102と異なるのは以下の点である。図8に示すように、配線回路基板103においては、第1の信号線3aに2つの幅広部31,34が形成され、第2の信号線3bに2つの幅広部32,35が形成され、第3の信号線3cに2つの幅広部33,36が形成されている。なお、幅広部31〜36の幅Bは0.25mmで、長さCは2mmである。また、幅広部31と幅広部34との間隔Gは3mmである。同様に、幅広部32,35および幅広部33,36も3mm離間して形成されている。
この配線回路基板103を用いて100MHzの高周波デジタル信号を伝送した場合、1620MHz以上の高調波が除去され、1620MHz以上の高周波ノイズは発生しなかった。
(e)第5の実施例
第5の実施例の配線回路基板が図8の配線回路基板103と異なるのは以下の点である。第5の実施例の配線回路基板においては、幅広部31〜36の幅Bは0.5mmで、長さCは2mmである。
この配線回路基板を用いて100MHzの高周波デジタル信号を伝送した場合、1100MHz以上の高調波が除去され、1100MHz以上の高周波ノイズは発生しなかった。
(f)第6の実施例
第6の実施例の配線回路基板が図8の配線回路基板103と異なるのは以下の点である。第6の実施例の配線回路基板においては、幅広部31〜36の幅Bは0.75mmで、長さCは2mmである。
この配線回路基板を用いて100MHzの高周波デジタル信号を伝送した場合、750MHz以上の高調波が除去され、750MHz以上の高周波ノイズは発生しなかった。
(g)第7の実施例
第7の実施例の配線回路基板が図8の配線回路基板103と異なるのは以下の点である。第7の実施例の配線回路基板においては、幅広部31〜36の幅Bは1mmで、長さCは2mmである。
この配線回路基板を用いて100MHzの高周波デジタル信号を伝送した場合、570MHz以上の高調波が除去され、570MHz以上の高周波ノイズは発生しなかった。
(h)第8の実施例
第8の実施例の配線回路基板が図8の配線回路基板103と異なるのは以下の点である。第8の実施例の配線回路基板においては、幅広部31〜36の幅Bは2mmで、長さCは2mmである。
この配線回路基板を用いて100MHzの高周波デジタル信号を伝送した場合、300MHz以上の高調波が除去され、300MHz以上の高周波ノイズは発生しなかった。
(i)第9の実施例
第9の実施例の配線回路基板が図8の配線回路基板103と異なるのは以下の点である。第9の実施例の配線回路基板においては、幅広部31〜36の幅Bは3mmで、長さCは2mmである。
この配線回路基板を用いて100MHzの高周波デジタル信号を伝送した場合、200MHz以上の高調波が除去され、200MHz以上の高周波ノイズは発生しなかった。
(j)比較例
図9は、比較例の配線回路基板104を示す上面図である。比較例の配線回路基板104が図7の配線回路基板102と異なるのは以下の点である。図9に示すように、比較例の配線回路基板104においては、第1〜第3の信号線3a〜3cに幅広部が形成されていない。
この配線回路基板104を用いて100MHzの高周波デジタル信号を伝送した場合、高調波が除去されずそのまま伝送された。それにより、2GHz程度までの高周波ノイズが発生した。
(実施例および比較例の評価)
以上のように、第1〜第3の信号線3a〜3cに幅広部を形成することにより、配線回路基板において高調波を除去することができることがわかる。また、幅広部の大きさおよび数を調整することにより、配線回路基板において除去できる高調波の周波数を調整できることがわかる。
本発明は、種々の電気機器または電子機器等に利用することができる。
本発明の一実施の形態に係る配線回路基板の製造方法の一例を示す模式的行程断面図である。 本発明の一実施の形態に係る配線回路基板の製造方法の一例を示す模式的行程断面図である。 本発明の一実施の形態に係る配線回路基板の製造方法の一例を示す模式的行程断面図である。 本発明の一実施の形態に係る配線回路基板の製造方法の一例を示す模式的行程断面図である。 本発明の一実施の形態に係る配線回路基板の製造方法の一例を示す模式的行程断面図である。 本発明の他の実施の形態に係る配線回路基板を示す図である。 本発明の第1の実施例を示す上面図である。 本発明の第4の実施例を示す上面図である。 比較例の配線回路基板を示す上面図である。
符号の説明
1 ベース絶縁層
2 グランド線
3a〜3d 第1〜第4の信号線
4 第1のカバー絶縁層
45 貫通孔
5 接着剤層
6 導体層
7 第2のカバー絶縁層

Claims (6)

  1. ベース絶縁層と、
    前記ベース絶縁層上に設けられ幅広部を有する信号線と、
    前記信号線の少なくとも前記幅広部を覆うように前記ベース絶縁層上に設けられるカバー絶縁層と、
    前記カバー絶縁層上に設けられる導体層とを備えることを特徴とする配線回路基板。
  2. 前記ベース絶縁層上に設けられるグランド線をさらに備え、
    前記導体層は、前記グランド線に電気的に接続されることを特徴とする請求項1記載の配線回路基板。
  3. 前記カバー絶縁層は、前記グランド線および前記信号線を覆うように形成され、
    前記カバー絶縁層は前記グランド線と前記導体層とを電気的に接続するためのスルーホールを有することを特徴とする請求項2記載の配線回路基板。
  4. 前記幅広部は、前記信号線の端部に設けられることを特徴とする請求項1〜3のいずれかに記載の配線回路基板。
  5. 前記信号線は、前記幅広部を複数有することを特徴とする請求項1〜4のいずれかに記載の配線回路基板。
  6. 前記ベース絶縁層上に前記信号線が複数形成され、
    前記複数の信号線の前記幅広部は、千鳥状に配置されることを特徴とする請求項1〜5のいずれかに記載の配線回路基板。
JP2007016883A 2007-01-26 2007-01-26 配線回路基板 Active JP4877791B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007016883A JP4877791B2 (ja) 2007-01-26 2007-01-26 配線回路基板
EP08250256A EP1951009B1 (en) 2007-01-26 2008-01-21 Printed circuit board
CNA2008100035607A CN101252806A (zh) 2007-01-26 2008-01-25 配线电路基板
US12/019,661 US8227699B2 (en) 2007-01-26 2008-01-25 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007016883A JP4877791B2 (ja) 2007-01-26 2007-01-26 配線回路基板

Publications (2)

Publication Number Publication Date
JP2008186857A true JP2008186857A (ja) 2008-08-14
JP4877791B2 JP4877791B2 (ja) 2012-02-15

Family

ID=39273284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007016883A Active JP4877791B2 (ja) 2007-01-26 2007-01-26 配線回路基板

Country Status (4)

Country Link
US (1) US8227699B2 (ja)
EP (1) EP1951009B1 (ja)
JP (1) JP4877791B2 (ja)
CN (1) CN101252806A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5284308B2 (ja) * 2010-04-19 2013-09-11 日本メクトロン株式会社 フレキシブル回路基板及びその製造方法
US9949360B2 (en) * 2011-03-10 2018-04-17 Mediatek Inc. Printed circuit board design for high speed application
CN203015272U (zh) * 2012-12-21 2013-06-19 奥特斯(中国)有限公司 印制电路板
CN105187089B (zh) * 2015-08-24 2018-07-06 小米科技有限责任公司 信号传输装置及终端
JP2017055584A (ja) * 2015-09-10 2017-03-16 ジョンソンコントロールズ ヒタチ エア コンディショニング テクノロジー(ホンコン)リミテッド 三相ノイズフィルタ、並びにそれを用いる交流電動機駆動システム
US9727683B2 (en) 2015-12-30 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit having a plurality of conductive segments

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0415872A (ja) * 1990-05-09 1992-01-21 Electron Maaketeingu:Kk 情報蓄積システム及び情報提供システム
JPH05235495A (ja) * 1992-02-21 1993-09-10 Sumitomo Electric Ind Ltd シールド付フレキシブルプリント配線板
JPH06309950A (ja) * 1993-04-28 1994-11-04 Murata Mfg Co Ltd 平行ストリップラインケーブル
JP2001044704A (ja) * 1999-07-29 2001-02-16 Sony Corp 分布定数回路素子とその製造方法およびプリント配線板
JP2006140221A (ja) * 2004-11-10 2006-06-01 Sumitomo Electric Ind Ltd 光モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI113937B (fi) * 1989-02-21 2004-06-30 Tatsuta Electric Wire & Gable Painettu piirilevy ja menetelmä sen valmistamiseksi
JPH0677632A (ja) * 1992-02-24 1994-03-18 Matsushita Electric Ind Co Ltd 回路基板
US5525953A (en) * 1993-04-28 1996-06-11 Murata Manufacturing Co., Ltd. Multi-plate type high frequency parallel strip-line cable comprising circuit device part integratedly formed in dielectric body of the cable
JP2000137239A (ja) * 1998-10-30 2000-05-16 Optrex Corp 液晶表示パネル
JP2001308547A (ja) * 2000-04-27 2001-11-02 Sharp Corp 高周波多層回路基板
JP3565768B2 (ja) * 2000-07-27 2004-09-15 ソニーケミカル株式会社 配線基板
US20030188889A1 (en) * 2002-04-09 2003-10-09 Ppc Electronic Ag Printed circuit board and method for producing it
JP2003347699A (ja) * 2002-05-24 2003-12-05 Canon Inc フレキシブルプリント配線板
JP4000072B2 (ja) 2002-12-26 2007-10-31 京セラ株式会社 ローパスフィルタ内蔵配線基板
US6994563B2 (en) * 2003-12-19 2006-02-07 Lenovo (Singapore) Pte. Ltd. Signal channel configuration providing increased capacitance at a card edge connection
JP4426430B2 (ja) 2004-12-15 2010-03-03 日東電工株式会社 カテーテル及びその製造方法
JP2006211070A (ja) * 2005-01-26 2006-08-10 Hirose Electric Co Ltd 多層配線基板
JP4319167B2 (ja) * 2005-05-13 2009-08-26 タツタ システム・エレクトロニクス株式会社 シールドフィルム、シールドプリント配線板、シールドフレキシブルプリント配線板、シールドフィルムの製造方法及びシールドプリント配線板の製造方法
JP4613708B2 (ja) * 2005-06-23 2011-01-19 ブラザー工業株式会社 回路基板及びインクジェットヘッド

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0415872A (ja) * 1990-05-09 1992-01-21 Electron Maaketeingu:Kk 情報蓄積システム及び情報提供システム
JPH05235495A (ja) * 1992-02-21 1993-09-10 Sumitomo Electric Ind Ltd シールド付フレキシブルプリント配線板
JPH06309950A (ja) * 1993-04-28 1994-11-04 Murata Mfg Co Ltd 平行ストリップラインケーブル
JP2001044704A (ja) * 1999-07-29 2001-02-16 Sony Corp 分布定数回路素子とその製造方法およびプリント配線板
JP2006140221A (ja) * 2004-11-10 2006-06-01 Sumitomo Electric Ind Ltd 光モジュール

Also Published As

Publication number Publication date
EP1951009B1 (en) 2013-03-06
JP4877791B2 (ja) 2012-02-15
US20080283286A1 (en) 2008-11-20
EP1951009A1 (en) 2008-07-30
US8227699B2 (en) 2012-07-24
CN101252806A (zh) 2008-08-27

Similar Documents

Publication Publication Date Title
TWI453768B (zh) Composite flexible circuit cable
JP4283327B2 (ja) プリント配線板
JP4790558B2 (ja) 配線回路基板の製造方法
CN104754855A (zh) 柔性电路板及其制作方法
JP4877791B2 (ja) 配線回路基板
TW201711534A (zh) 柔性線路板及其製作方法
US20130148319A1 (en) Printed circuit board with emi removal
TWM531078U (zh) 電連接器
US9313890B2 (en) Attenuation reduction structure for high frequency signal contact pads of circuit board
JP2012047823A5 (ja)
JP2011187779A (ja) モジュール
JP2013207149A (ja) トロイダルコイル
TWI536879B (zh) 軟性電路板及其製造方法
JP2011054919A (ja) 回路基板
JP2009176893A (ja) プリント配線板
JP2011023547A (ja) 回路基板
CN104684252A (zh) 嵌入电子部件的基板及其制造方法
JP2005322861A (ja) 回路基板及び該回路基板におけるノイズの低減方法
CN106341945B (zh) 一种柔性线路板及其制作方法
JP2008235697A (ja) 配線回路基板およびその製造方法
JP2015026747A (ja) 樹脂多層基板
JP6016376B2 (ja) 配線板、電子ユニット及び配線板の製造方法
JP6882069B2 (ja) 配線基板
JP5341712B2 (ja) 配線基板
CN106211542A (zh) 电路板及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111122

R150 Certificate of patent or registration of utility model

Ref document number: 4877791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250