JP2006211070A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2006211070A JP2006211070A JP2005017645A JP2005017645A JP2006211070A JP 2006211070 A JP2006211070 A JP 2006211070A JP 2005017645 A JP2005017645 A JP 2005017645A JP 2005017645 A JP2005017645 A JP 2005017645A JP 2006211070 A JP2006211070 A JP 2006211070A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer wiring
- signal line
- signal
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/04—Fixed joints
- H01P1/047—Strip line joints
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】 スルーホール等の容量性負荷の近傍での特性インピーダンスの低下を防止する多層配線基板を提供することを目的とする。
【解決手段】誘電体基板11と、容量性負荷15に接続された信号線12と、グランド層13,14を有する多層線基板において、上記信号線12は広幅部12Aと、一端が上記容量性負荷15に接続される狭幅部12Bを有しており、上記誘電体基板の比誘電率をε、上記信号線を伝送する信号の周波数をF(Hz)としたとき、上記狭幅部の長さL(mm)が、0<L≦(3×1010)/(F×√ε)となるように構成されている。
【選択図】 図1
【解決手段】誘電体基板11と、容量性負荷15に接続された信号線12と、グランド層13,14を有する多層線基板において、上記信号線12は広幅部12Aと、一端が上記容量性負荷15に接続される狭幅部12Bを有しており、上記誘電体基板の比誘電率をε、上記信号線を伝送する信号の周波数をF(Hz)としたとき、上記狭幅部の長さL(mm)が、0<L≦(3×1010)/(F×√ε)となるように構成されている。
【選択図】 図1
Description
本発明は、多層配線基板に係り、特に、ストリップライン構造またはマイクロストリップライン構造に好適な多層配線基板に関する。
多層配線基板については、誘電体で形成される誘電体基板の厚さ、該誘電体の誘電率、信号線の線幅、グランド層から信号線までの距離等を調整することで特性インピーダンスの整合を図ることが可能である。しかし、信号線がスルーホールのような容量性負荷に接続されている場合、スルーホール近傍では容量成分が増加するために特性インピーダンスが低下してしまう。このように、スルーホールの近傍で特性インピーダンスが低下することに起因して、インピーダンス不整合に由来する信号反射が発生して高速信号を劣化させてしまうという問題があった。特に、スタブ部を含むスルーホールでは特性インピーダンスの低下が大きく、高速信号の劣化が著しくなってしまう問題があった。
特許文献1には、データの差動伝送を行う一対の信号導体を備えた多層配線基板において、スルーホール近傍では一対の信号導体間の間隔を広げることで差動インピーダンスの整合を図る多層配線基板が開示されている。
特開2004−14800
しかしながら、上述の特許文献1による方法では高密度の配線パターンに対応することができないなど、配線パターンに制約が課せられてしまっていた。
本発明はこのような問題を解決するためになされたものであり、その課題は、スルーホールのような容量性負荷に接続される信号線におけるインピーダンス不整合に由来する信号反射を抑制することで高周波特性を向上させることができる多層配線基板を提供することを目的とする。
本発明に係る多層配線基板は、誘電体基板と、容量性負荷に接続された信号線と、グランド層を有する。
かかる多層配線基板において、本発明は、上記信号線は広幅部と、一端が上記容量性負荷に接続される狭幅部を有しており、上記誘電体基板の比誘電率をε、上記信号線を伝送する信号の周波数をF(Hz)としたとき、上記狭幅部の長さL(mm)が、0<L≦(3×1010)/(F×√ε)となるように構成されていることを特徴としている。
信号線の狭幅部の長さLを上記の関係に設定することにより、容量性の負荷の近傍での特性インピーダンスが低下することなく適正値に保たれる。
本発明において、容量性負荷とは、例えばスルーホールである。
本発明において、広幅部の線幅W1に対する狭幅部の幅W2の比(W2/W1)は、スルーホールのスタブ部の長さが大きい程小さくなっていることが好ましい。
本発明は、以上のごとく、信号線を広幅部に対して狭い狭幅部をもつように形成し、この狭幅部の長さを誘電体基板の比誘電率と信号周波数との間で上記のごとくの関係をもたせて設定することにより、スルーホール等の容量性負荷の近傍での特性インピーダンスの低下を防止できることとなった。したがって、本発明では、特性インピーダンスの低下防止のために、信号線同士間の間隔を広く設定する必要はないので、信号線の高密度配線パターンにも対応できるようになる。
以下、図面に基づいて本発明に係る多層配線基板の一実施形態について説明する。
図1は本実施形態に係る多層配線基板の平面図であり、図2は図1におけるII−II断面図、図3は図1におけるIII−III断面図、そして図4は部分破断斜視図である。
図において、多層配線基板10は、誘電体基板11の内部に信号線12が設けられて成るストリップライン構造の多層配線基板であり、信号線12の上下には誘電体を介してグランド層13,14が誘電体基板11の上下面に設けられている。
上記信号線12は、上記誘電体基板11の内部にあって、線幅W1の広幅部12Aと、一端が容量性負荷としてのスルーホール15に接続される線幅W2そして線長Lの狭幅部12Bを有している。このスルーホール15は、誘電体基板11の上面に設けられた接続部16と接続されている。この接続部16は図示しないコネクタの端子と接触して、上記信号線12と該コネクタの端子とを接続させる。このように形成される信号線12を有する本実施形態では、信号線12で伝送される信号は、信号線12の広幅部12A、狭幅部12Bからスルーホール15を経て接続部16に向けて進行して上記コネクタに伝達されるように構成されている。
次に、グランド層13,14は、上記信号線12のためのスルーホール15と接続部16の領域を除くようにして、スルーホール15そして接続部16との間に間隔をもって、上記誘電体基板11の上下面でほぼ全域にわたり及んでいる。
このような多層配線基板において、誘電体基板11の比誘電率をε、信号線12で伝送される信号の周波数をF(Hz)としたとき、信号線12の狭幅部12Bの長さL(mm)を、
0<L≦(3×1010)/(F×√ε) ・・・・・・・・・・(1)
と調整することにより、特性インピーダンスの整合を図ることができる。
0<L≦(3×1010)/(F×√ε) ・・・・・・・・・・(1)
と調整することにより、特性インピーダンスの整合を図ることができる。
ここで、上記式(1)における上限値Lmaxは、次式(2)に示すように、信号線12で伝送される信号の波長λ(mm)の10分の1となるように規定することができる。
Lmax=λ/10 ・・・・・・・・・・・・・・・・・・・(2)
ここで、波長λは、下式(3)で表される。
ここで、波長λは、下式(3)で表される。
λ=V×(1/F) ・・・・・・・・・・・・・・・・・・・ (3)
式(3)において、Vは信号線を伝送する信号(電子)の速度(mm/s)であり、Fは信号の周波数(Hz)である。
式(3)において、Vは信号線を伝送する信号(電子)の速度(mm/s)であり、Fは信号の周波数(Hz)である。
また、信号の速度Vは次式(4)で表すことができる。
V={1/√(ε×μ)}{1/√(ε0×μ0)} ・・・・・・・(4)
V={1/√(ε×μ)}{1/√(ε0×μ0)} ・・・・・・・(4)
式(4)において、εは誘電体基板の比誘電率、μは誘電体基板の透磁率(一般に多くの材料では、μ=1とみなすことができる。)、ε0は真空の誘電率、μ0は真空の透磁率であり、1/√(ε0×μ0)は真空での電子の速度(すなわち光速:3×1011mm/s)である。
これらの関係及び式(3)及び(4)にもとづき、式(2)より上限値Lmaxを式(1)のごとく求めることができる。
信号線の狭幅部の長さLが上記範囲であると、信号線がスルーホールのような容量性負荷に接続している場合においても特性インピーダンスの整合を確実に図ることができ、もって高速信号を伝送しても信号の劣化を回避することができる。ここで、線幅を狭めることで断面積が減少するが、狭幅部の長さが上記範囲内となるように形成されているので、発熱を回避しつつ特性インピーダンスの整合を図ることが可能である。
具体的には、例えば、誘電体基板がFR−4(比誘電率ε=3.9)であり、信号線を伝送する信号の周波数Fが1.0GHzである場合には、上記式(1)より、狭幅部の長さLを0<L≦15.2mmと調整することができ、また、誘電体基板がFR−4(比誘電率ε=3.9)であり、信号線を伝送する信号の周波数Fが10.0GHzである場合には、狭幅部の長さLを0<L≦1.52mmと調整することができる。
また、信号線の広幅部の幅W1に対する狭幅部の幅W2の比率(W2/W1)は、スルーホールの長さやスタブ部(スルーホールにおける信号線12より下の部分)の長さ等により適宜調整することができ、例えばスタブ部の長さが長くなるほど、小さくなるように調整することが好ましい。
なお、広幅部と狭幅部とを有する信号線の形状は特に限定されるものではなく、例えば、スルーホールに向けて段階的に幅を変化させたもの(図5参照)や、直線状又は曲線状に幅を連続的に変化させたもの(図6参照)、一部分で線幅を狭めてその後一定の幅としたもの(図7参照)などを挙げることができる。
また、信号線はデータの差動伝送を行う2本1組でデータ伝送を行う一対の信号線でもよく、さらに多層配線基板の構造はマイクロストリップライン構造のものでもよいことは言うまでもない。
以下、実施例を挙げて本発明についてさらに詳細に説明するが、本発明はこれらによって何ら制約されるものではない。なお、図中、既出の図1〜7と共通部位には同一符号を付しその説明を省略する。
<実施例1>
図8は本実施例における多層配線基板をこの多層配線基板に接続されるコネクタと共に示す斜視図であり、図9は図8におけるIX−IX断面図、図10は図8におけるX−X断面図である。
図8は本実施例における多層配線基板をこの多層配線基板に接続されるコネクタと共に示す斜視図であり、図9は図8におけるIX−IX断面図、図10は図8におけるX−X断面図である。
多層配線基板10はいわゆるマイクロストリップライン構造の多層配線基板である。誘電体基板11(FR−4)の表面には一対の信号線12が形成されており、この誘電体基板11の反対側となる面にはグランド層14が配置され、さらに誘電体基板11の内部には二つのグランド層13A,13Bが交互に配置されている。また、一対のスルーホール15が誘電体基板11及びグランド層13A,13B,14に直交するように形成されているとともに、このスルーホール15にはそれぞれ信号線12の狭幅部12Bが接続されている。また、スルーホール15には円形の接続部16が連通されており、この接続部16には、コネクタ20の接続部21に設けられたBGA21Aが半田接続されるようになっている。なお、誘電体基板11の比誘電率εは3.9であり、設計特性インピーダンスは100Ωとなるように構成されている。
そして、信号線の広幅部12Aの幅W1を0.31mm、狭幅部12Bの幅W2を0.1mm、狭幅部の長さLを1.5mmとなるように形成した信号線12に、10GHz相当の矩形波を伝送して反射してくる信号の特性インピーダンスを実施例1として測定し、その結果を図11に示した。
<比較例1>
広幅部の幅W1を0.31mm、狭幅部の幅W2を0.1mm、狭幅部の長さLを3.0mmとなるように信号線を形成したこと以外は実施例1と同様とした場合についての特性インピーダンスを比較例1として測定し、その結果を図11に示した。
広幅部の幅W1を0.31mm、狭幅部の幅W2を0.1mm、狭幅部の長さLを3.0mmとなるように信号線を形成したこと以外は実施例1と同様とした場合についての特性インピーダンスを比較例1として測定し、その結果を図11に示した。
<比較例2>
0.31mmからなる単一の幅からなる信号線を形成したこと以外は実施例1と同様とした場合についての特性インピーダンスを比較例2として測定し、その結果を図11に示した。
0.31mmからなる単一の幅からなる信号線を形成したこと以外は実施例1と同様とした場合についての特性インピーダンスを比較例2として測定し、その結果を図11に示した。
通常、特性インピーダンスは、設計値(100Ω)に対して+10%〜−10%の範囲(すなわち、本実施例においては90〜110Ωの範囲)に収まることが求められている。比較例1及び2では上記範囲内に特性インピーダンスが収まっていないのに比し、実施例1では収まっていることが判る。このことから本発明においては、特性インピーダンスの整合を確実に図ることができるとともに、信号の劣化を回避することができることがわかる。
10 多層配線基板
11 誘電体基板
12 信号線
12A 広幅部
12B 狭幅部
15 スルーホール(容量性負荷)
11 誘電体基板
12 信号線
12A 広幅部
12B 狭幅部
15 スルーホール(容量性負荷)
Claims (3)
- 誘電体基板と、容量性負荷に接続された信号線と、グランド層を有する多層配線基板において、上記信号線は広幅部と、一端が上記容量性負荷に接続される狭幅部を有しており、上記誘電体基板の比誘電率をε、上記信号線を伝送する信号の周波数をF(Hz)としたとき、上記狭幅部の長さL(mm)が、0<L≦(3×1010)/(F×√ε)となるように構成されていることを特徴とする多層配線基板。
- 容量性負荷がスルーホールであることとする請求項1に記載の多層配線基板。
- 広幅部の線幅W1に対する狭幅部の幅W2の比(W2/W1)は、スルーホールのスタブ部の長さが大きい程小さくなっていることとする請求項2に記載の多層配線基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005017645A JP2006211070A (ja) | 2005-01-26 | 2005-01-26 | 多層配線基板 |
US11/290,681 US7394337B2 (en) | 2005-01-26 | 2005-12-01 | Multilayer interconnection board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005017645A JP2006211070A (ja) | 2005-01-26 | 2005-01-26 | 多層配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006211070A true JP2006211070A (ja) | 2006-08-10 |
Family
ID=36696166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005017645A Pending JP2006211070A (ja) | 2005-01-26 | 2005-01-26 | 多層配線基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7394337B2 (ja) |
JP (1) | JP2006211070A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270239A (ja) * | 2007-04-16 | 2008-11-06 | Aica Kogyo Co Ltd | 多層プリント配線板 |
JP2010050627A (ja) * | 2008-08-20 | 2010-03-04 | Toshiba Corp | 高周波多層基板及び高周波多層基板の製造方法 |
JP2010206069A (ja) * | 2009-03-05 | 2010-09-16 | Nec Corp | 回路基板 |
US8049118B2 (en) | 2006-11-24 | 2011-11-01 | Nec Corporation | Printed circuit board |
JP2012151365A (ja) * | 2011-01-20 | 2012-08-09 | Three M Innovative Properties Co | 基板及びそれを含む電子部品 |
TWI426834B (zh) * | 2011-03-21 | 2014-02-11 | Hon Hai Prec Ind Co Ltd | 具有bga區域的電路板 |
JP2014038972A (ja) * | 2012-08-18 | 2014-02-27 | Kyocer Slc Technologies Corp | 配線基板 |
JP2014038971A (ja) * | 2012-08-18 | 2014-02-27 | Kyocer Slc Technologies Corp | 配線基板 |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
JP2015230799A (ja) * | 2014-06-04 | 2015-12-21 | 日立金属株式会社 | コネクタ付きケーブル及びコネクタ |
JP2016072818A (ja) * | 2014-09-30 | 2016-05-09 | 日本ピラー工業株式会社 | 回路基板 |
WO2016204504A1 (ko) * | 2015-06-19 | 2016-12-22 | 엘지이노텍 주식회사 | 표면실장부품 모듈 |
US9565750B2 (en) | 2012-08-18 | 2017-02-07 | Kyocera Corporation | Wiring board for mounting a semiconductor element |
JP6090480B2 (ja) * | 2014-02-04 | 2017-03-08 | 株式会社村田製作所 | 高周波信号伝送線路及び電子機器 |
KR20180002570A (ko) * | 2017-12-22 | 2018-01-08 | 엘지이노텍 주식회사 | 표면실장부품 모듈 |
JP2019021663A (ja) * | 2017-07-11 | 2019-02-07 | 富士通株式会社 | 電子デバイス、及び、電子デバイスの製造方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4877791B2 (ja) * | 2007-01-26 | 2012-02-15 | 日東電工株式会社 | 配線回路基板 |
US7880570B2 (en) * | 2007-10-25 | 2011-02-01 | Finisar Corporation | Feed thru with flipped signal plane using guided vias |
US7741896B2 (en) | 2008-02-15 | 2010-06-22 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | High voltage drive circuit employing capacitive signal coupling and associated devices and methods |
US8188814B2 (en) * | 2008-02-15 | 2012-05-29 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | High voltage isolation dual capacitor communication system |
US7741935B2 (en) * | 2008-02-15 | 2010-06-22 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | High voltage isolation semiconductor capacitor digital communication device and corresponding package |
JP2011101327A (ja) * | 2009-11-09 | 2011-05-19 | Canon Inc | 信号伝送路 |
JP6451943B2 (ja) * | 2015-02-23 | 2019-01-16 | パナソニックIpマネジメント株式会社 | 高周波モジュール |
CN105007682A (zh) * | 2015-06-26 | 2015-10-28 | 浪潮电子信息产业股份有限公司 | 一种pcb和一种电路板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5194979A (en) * | 1991-06-07 | 1993-03-16 | Gte Laboratories Incorporated | Wideband optical amplifier-receiver system |
US6215377B1 (en) | 1998-05-26 | 2001-04-10 | Microsubstrates Corporation | Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format |
US6538538B2 (en) * | 1999-02-25 | 2003-03-25 | Formfactor, Inc. | High frequency printed circuit board via |
JP3710652B2 (ja) | 1999-08-03 | 2005-10-26 | 三菱電機株式会社 | ストリップライン給電装置 |
JP2001308547A (ja) * | 2000-04-27 | 2001-11-02 | Sharp Corp | 高周波多層回路基板 |
JP2004014800A (ja) | 2002-06-06 | 2004-01-15 | Mitsubishi Electric Corp | 多層配線基板 |
US7187249B2 (en) * | 2004-09-24 | 2007-03-06 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Interconnecting a port of a microwave circuit package and a microwave component mounted in the microwave circuit package |
-
2005
- 2005-01-26 JP JP2005017645A patent/JP2006211070A/ja active Pending
- 2005-12-01 US US11/290,681 patent/US7394337B2/en not_active Expired - Fee Related
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8049118B2 (en) | 2006-11-24 | 2011-11-01 | Nec Corporation | Printed circuit board |
JP2008270239A (ja) * | 2007-04-16 | 2008-11-06 | Aica Kogyo Co Ltd | 多層プリント配線板 |
JP2010050627A (ja) * | 2008-08-20 | 2010-03-04 | Toshiba Corp | 高周波多層基板及び高周波多層基板の製造方法 |
JP4585587B2 (ja) * | 2008-08-20 | 2010-11-24 | 株式会社東芝 | 高周波多層基板及び高周波多層基板の製造方法 |
US8471767B2 (en) | 2008-08-20 | 2013-06-25 | Kabushiki Kaisha Toshiba | Radio frequency multilayer substrate and manufacturing method of radio frequency multilayer substrate |
JP2010206069A (ja) * | 2009-03-05 | 2010-09-16 | Nec Corp | 回路基板 |
JP2012151365A (ja) * | 2011-01-20 | 2012-08-09 | Three M Innovative Properties Co | 基板及びそれを含む電子部品 |
TWI426834B (zh) * | 2011-03-21 | 2014-02-11 | Hon Hai Prec Ind Co Ltd | 具有bga區域的電路板 |
US9565750B2 (en) | 2012-08-18 | 2017-02-07 | Kyocera Corporation | Wiring board for mounting a semiconductor element |
JP2014038972A (ja) * | 2012-08-18 | 2014-02-27 | Kyocer Slc Technologies Corp | 配線基板 |
JP2014038971A (ja) * | 2012-08-18 | 2014-02-27 | Kyocer Slc Technologies Corp | 配線基板 |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
JP6090480B2 (ja) * | 2014-02-04 | 2017-03-08 | 株式会社村田製作所 | 高周波信号伝送線路及び電子機器 |
US10044086B2 (en) | 2014-02-04 | 2018-08-07 | Murata Manufacturing Co., Ltd. | High-frequency signal transmission line and electronic device |
JP2015230799A (ja) * | 2014-06-04 | 2015-12-21 | 日立金属株式会社 | コネクタ付きケーブル及びコネクタ |
JP2016072818A (ja) * | 2014-09-30 | 2016-05-09 | 日本ピラー工業株式会社 | 回路基板 |
WO2016204504A1 (ko) * | 2015-06-19 | 2016-12-22 | 엘지이노텍 주식회사 | 표면실장부품 모듈 |
US10736217B2 (en) | 2015-06-19 | 2020-08-04 | Lg Innotek Co., Ltd. | Surface mounted device module |
JP2019021663A (ja) * | 2017-07-11 | 2019-02-07 | 富士通株式会社 | 電子デバイス、及び、電子デバイスの製造方法 |
KR20180002570A (ko) * | 2017-12-22 | 2018-01-08 | 엘지이노텍 주식회사 | 표면실장부품 모듈 |
KR102048421B1 (ko) | 2017-12-22 | 2019-11-25 | 엘지이노텍 주식회사 | 표면실장부품 모듈 |
Also Published As
Publication number | Publication date |
---|---|
US20060164179A1 (en) | 2006-07-27 |
US7394337B2 (en) | 2008-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006211070A (ja) | 多層配線基板 | |
US5982256A (en) | Wiring board equipped with a line for transmitting a high frequency signal | |
US8253029B2 (en) | Filter circuit element and electronic circuit device | |
US9265149B2 (en) | Printed wiring board and method for manufacturing the same | |
US8049118B2 (en) | Printed circuit board | |
US8476537B2 (en) | Multi-layer substrate | |
EP1032957A2 (en) | Microstrip arrangement | |
JP2001308547A (ja) | 高周波多層回路基板 | |
JP2004320109A (ja) | 高周波伝送線路及び高周波基板 | |
KR101577370B1 (ko) | 마이크로웨이브 필터 | |
JP2008244703A (ja) | 差動信号線路 | |
JP2008205099A (ja) | 多層配線基板 | |
KR100764604B1 (ko) | 그라운드판을 가진 비방사마이크로스트립선로 | |
US8154364B2 (en) | High-frequency transmission line having ground surface patterns with a plurality of notches therein | |
US7471174B2 (en) | Connection structure for coaxial connector and multilayer substrate | |
JP2019106680A (ja) | 高周波伝送線路 | |
JP2005109933A (ja) | 変換回路 | |
KR102608722B1 (ko) | 전송선로 구조체 | |
JP2005347924A (ja) | 高周波信号伝送線路基板 | |
JP2004241426A (ja) | 配線基板 | |
JP2004297373A (ja) | 誘電体導波管線路と高周波伝送線路との接続構造 | |
JP2005276859A (ja) | 高周波用配線基板 | |
JP2000174511A (ja) | 高周波伝送線路及びその製造方法 | |
JP2019149502A (ja) | 印刷配線板 | |
JP2008085750A (ja) | 高周波伝送変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080402 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080722 |