JP2008205099A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2008205099A JP2008205099A JP2007038026A JP2007038026A JP2008205099A JP 2008205099 A JP2008205099 A JP 2008205099A JP 2007038026 A JP2007038026 A JP 2007038026A JP 2007038026 A JP2007038026 A JP 2007038026A JP 2008205099 A JP2008205099 A JP 2008205099A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- differential
- wiring board
- multilayer wiring
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】差動信号の伝送線路対が形成された複数の信号層を接続するビア対と伝送線路との特性インピーダンスのミスマッチを低減する技術を提供する。
【解決手段】多層配線基板(101)は、線路対ごとに異なる信号層を成し且つ極性が相反の差動信号を伝送する複数の線路対(1a/1b,3a/3b)と、複数の線路対間を電気的に接続するビア対(2a/2b)とを備える。ビア対は、それぞれの断面形状が、直交する二方向の寸法に差があり且つ長手方向が線路対の伸長方向に沿う形状を成し、それぞれの長手方向が平行である。かかる多層配線基板において、各ビアの扁平率を調整することで、ビア対の特性インピーダンスを制御する。
【選択図】図1
【解決手段】多層配線基板(101)は、線路対ごとに異なる信号層を成し且つ極性が相反の差動信号を伝送する複数の線路対(1a/1b,3a/3b)と、複数の線路対間を電気的に接続するビア対(2a/2b)とを備える。ビア対は、それぞれの断面形状が、直交する二方向の寸法に差があり且つ長手方向が線路対の伸長方向に沿う形状を成し、それぞれの長手方向が平行である。かかる多層配線基板において、各ビアの扁平率を調整することで、ビア対の特性インピーダンスを制御する。
【選択図】図1
Description
本発明は、差動信号を高速伝送する線路が形成された多層配線基板に関し、特に、各層の線路を電気的に接続するビアの構造に関する。
コンピュータに代表される電子情報機器の昨今の高速化に伴い、GHzを超える高い周波数のディジタル信号をLSI間やプリント基板間で伝送する必要が生じている。一方で、LSIの高集積化が進むに伴い、電子情報機器そのものを小型化する要求が高まっており、その結果、プリント基板内の信号配線を高密度に配線することが求められている。信号配線を高密度に形成するために、配線層が多層化されたプリント基板が使用される。多層化されたプリント基板において、信号経路が複数層にまたがって形成される場合、各層間はビアにより電気的に接続される。
また、LSIを低電圧にて動作させるという要求、及び、高速に信号を伝送するという要求に対処する技術として、対となる2本の伝送線路のそれぞれを逆位相にて動作させることで外来ノイズの影響を受け難くする差動信号伝送方式が広く用いられている。
伝送線路にて高速信号を効率よく伝送するには、伝送線路のもつ特性インピーダンスを適切に制御する必要がある。伝送線路の途中で特性インピーダンスが変化する場合、そのインピーダンス不整合点にて信号の反射などが生じる。多層プリント基板の或る層に伝送線路を形成する場合、その線路の幅や誘電体層の厚さなどを適当に設計する事で、特性インピーダンスをある程度制御することができる。
一方、複数の層にまたがる伝送線路を接続するビアの特性インピーダンスの制御する技術は、前記した或る単一の層に伝送線路を形成する技術と比較して、まだ十分に確立されていない。よって、高速な信号伝送を実現するためには、ビアの特性インピーダンスを伝送線路のインピーダンスに整合させる技術開発が重要となっている。
ビアに関する技術として、例えば、後述の特許文献1、特許文献2および特許文献3に記載のものがある。特許文献1では、図10に示すような差動動作するビアの構造が開示されている。この開示された構造では、多層プリント基板の或る層内の伝送線路部分のみならず、ビア部においても差動構造とする事で外部ノイズ耐性を高めている。
特許文献2では、多層プリント基板の電源層に関するビアのインダクタンスを低減する技術として、図11に示すような楕円形状の断面構造をもつビアが開示されている。特許文献3では、図12に示すように、ビアの形状を扁平形状または楕円形状とすることで、底部の総面積を広げ電気的な信頼性の向上を図る技術が開示されている。
特開2005−322807号公報
特開2003−086954号公報
特開2002−064274号公報
しかしながら、特許文献1に記載の手法は、ビアを同軸構造かつ差動構造にすることで外来ノイズの影響を受け難くするという点にのみ注目しており、伝送線路部およびビア部の特性インピーダンスを整合させることは考慮されていない。特性インピーダンスが整合しない場合、不整合部分において信号の反射あるいは差動信号のモード変換などが生じるおそれがある。
特許文献2に開示された技術は、電源供給経路のビアのインダクタンスを低減することに関するものである。この開示技術では、前述したように、ビアの断面積を確保するためにビアを楕円形状に形成することで、インダクタンスの低減が図られている。しかしながら、本開示技術を高速信号伝送線路の差動ビアに適用した場合、差動ビアの特性インピーダンスを自由に調整する事は困難である。なぜなら、数MHz程度の周波数領域であれば、ビアの断面積に比例してインダクタンスを低減することが出来るが、数百MHz以上の高周波領域では、表皮効果の影響が大きくなるからである。
表皮効果とは、周波数が上昇するに従い、電流が導体表面に集中する現象を指し、後述の数1に示す式により表される。ここで、δ、ω、μ、σは、それぞれ表皮深さ、角周波数、透磁率、導電率である。数1の式より、例えば銅の場合、表皮深さ(δ)は、100MHzで6.6ミクロン、1GHzで2.1ミクロン、10GHzでは0.66ミクロンとなる。つまり、表皮効果の影響が顕著に表れる周波数領域では、断面積を増やしても電流の流れる領域は変化せず、その結果、インダクタンスはほとんど低減しない。
さらに、現在の信号伝送は、ディジタル機器の高速化に伴い、GHz以上の周波数成分を持った信号が使われる。よって、前述の表皮効果を考慮すると、特許文献2に開示された技術ではインダクタンスを大きく低減することは困難であることがわかる。
特許文献3に開示された技術は、信号配線に形成されたビアに関するものであり、そのビアは、上記の特許技術2に類似する形状である。しかしながら、特許文献3に記載の手法は、導通の信頼性を向上させることを目的としたものである。よって、差動ビアにて高速信号を伝送する際の課題である特性インピーダンスの制御に関しては、何ら考慮されていない。
本発明の目的は、差動信号の伝送線路対が形成された複数の信号層を接続するビア対と伝送線路との特性インピーダンスのミスマッチを低減する技術を提供することにある。
[構成]
本発明に係る多層配線基板は、線路対ごとに異なる信号層を成し且つ極性が相反の差動信号を伝送する複数の線路対と、前記複数の線路対間を電気的に接続するビア対とを備え、前記ビア対は、それぞれの断面形状が、直交する二方向の寸法に差があり且つ長手方向が前記線路対の伸長方向に沿う形状を成し、それぞれの長手方向が平行である。
本発明に係る多層配線基板は、線路対ごとに異なる信号層を成し且つ極性が相反の差動信号を伝送する複数の線路対と、前記複数の線路対間を電気的に接続するビア対とを備え、前記ビア対は、それぞれの断面形状が、直交する二方向の寸法に差があり且つ長手方向が前記線路対の伸長方向に沿う形状を成し、それぞれの長手方向が平行である。
前記多層配線基板において、前記ビア対を対向させて配置する、または、前記ビア対を長手方向にずらして配置することができる。
前記ビア対の断面形状は、例えば、楕円形、長方形、及び、長円形とすることができる。また、前記ビア対のそれぞれを中空構造としてもよい。
[作用]
マイクロストリップ線路などの分布定数回路の特性インピーダンスZは、次の数2に記載の式により表されることが知られている。
マイクロストリップ線路などの分布定数回路の特性インピーダンスZは、次の数2に記載の式により表されることが知られている。
ここで、R, L, G, Cは、線路の単位長さあたりの抵抗、インダクタンス、コンダクタンス、キャパシタンスである。数2に示す式において、周波数が高くなるにつれてωは大きくなることから、この式は、次の数3に示す式のように近似される。よって、高周波領域では、線路のインダクタンス及びキャパシタンスの両方が、特性インピーダンスを定義するための重要な要素となる。
多層プリント基板内に形成される高速信号伝送線路は、上記の数3の式を利用し、その特性インピーダンスが所望の値に設計される。この設計手法は、多層プリント基板内に形成される信号ビアにも適用可能であるが、高密度な実装が要求される昨今の多層プリント基板では、ビア部の特性インピーダンス設計を自由に行うことが困難である。なぜなら、マイクロストリップ線路のような信号伝送線路の場合、インダクタンス及びキャパシタンスは、それぞれ線路導体の幅及び厚さ、並びに、信号層及び接地層間の距離により規定されるが、それら幅、厚さ、距離ともに、ある程度の自由度があるからである。
一方、信号ビアでも、ビア径やビアと接地導体との距離を変更すること、あるいは、接地ビアを信号ビアの近傍に配置することで、インダクタンスやキャパシタンスを変更することは可能である。しかしながら、ビア径やビアと接地導体との距離を大きくすること、接地ビアを追加することは、高密度な実装を妨げることになり、現実的ではない。また、ビア径やビアと接地導体との距離を小さくすることには、加工制度上、限界がある。よって、これまではビア部の特性インピーダンス制御は十分に行われていなかった。
前述したように、特性インピーダンスが制御されていないと、高速信号の反射といった問題が生じる。次の数4に示す式は、伝送線路上に特性インピーダンスの異なる2領域が隣接した場合に、その2領域の界面でどの程度の信号成分の反射が起きるかを示す式である。
ここで、Z0及びZ1は、互いに隣接する各領域の特性インピーダンスである。Γは反射係数であり、Γが0は無反射を表し、Γの絶対値が1は全反射を表す。数4の式によると、隣接する2領域の特性インピーダンスに差があるほど、信号の反射が起こり、その結果、高速信号が伝達し難くなることが分かる。
そこで、本発明は、多層配線基板において複数の信号層を接続するビア対の各ビアの断面形状として、直交する二方向の寸法に差があり且つ長手方向が前記線路対の伸長方向に沿う形状を採用した。そして、各ビアの扁平率を適宜変更することにより、ビアの特性インピーダンスを適切に制御する。
ところで、前述した図10に示すような従来の差動ビア構造(特許文献1)、すなわち、ビア対のそれぞれが正確な円形に形成されている構造の場合、その特性インピーダンスZは、次の数5にて求められることが知られている。ここで、dは平行2線の中心間距離、aは導体線の半径である。
また、平行2線が差動動作をする場合、そのキャパシタンスC及びインダクタンスLがそれぞれ次の数6及び数7にて表されるので、このCとLとを前述の数3の式に代入することで、数5の式を求めることが出来る。
数5の式により、差動動作する平行2線の特性インピーダンス、つまり図10に示すような差動ビアの特性インピーダンスを求めることが出来る。具体的には、空気中において、d/2aが1.37程度の時、特性インピーダンスが100Ωとなる。一般に、差動伝送線路は、その差動インピーダンスが100Ωに設計されることが多い。よって、差動ビアと線路とを不整合なく接続するためには、差動ビアの特性インピーダンスも100Ωにすることが望ましい。
ところで、d/2aが1.37の場合、例えばビアの半径を0.15mmとしたとき、ビアの中心間距離を0.411mmにする必要がある。この場合、両ビアの表面の間隔は0.111mmとなるが、この寸法は、プリント多層基板の配線パターン製造精度やビアの加工精度を考慮すると、ショートなどの不良がおきやすく、現実的でない寸法である。また、ショート不良などが発生しなかったとしても、寸法が0.1mm程度ずれただけで、特性インピーダンスが数十Ω変化する。したがって、図10に示す構成では、現実的に特性インピーダンスの制御は困難である。この問題は、ビアの半径を0.15mmより大きくすることで緩和されるが、そうすると、高密度実装が困難となり、これも現実的ではない。
そこで、本発明は、各ビアの断面形状として、直交する二方向の寸法に差があり且つ長手方向が前記線路対の伸長方向に沿う形状を採用し、ビア対の長手方向が平行になるようビア対を配置する。各ビアの断面形状を、例えば楕円形とすることで、差動ビア対のビアが対向する部分では、その特性インピーダンスが、半径の大きな円形ビアのそれとほぼ等価となる。その結果、d/2aを実用的な精度にて制御することが可能となる。例えば、ビア対の対向部分の半径が0.36mm相当の曲率を持つ楕円形に両ビアを形成した場合、両ビアの中心間距離に関し求められる寸法は約1mmである。これは、加工高精度上、問題がない寸法である。
また、ビア間の間隔が1mmの場合、その間隔は、多層プリント基板上に形成されている差動信号伝送線路の線路間隔と大きく異なるものではないので、高密度実装を妨げる寸法でもない。さらに、0.1mm寸法がずれた場合でも、その特性インピーダンスのずれ量は、従来技術におけるビア半径が0.15mmの場合のずれ量の半分以下であり、特性インピーダンスの制御性も良い。
本発明によれば、差動信号を伝送する複数の線路対を接続するビア対の断面形状を、直交する二方向の寸法に差がある形状としたことにより、ビア対の特性インピーダンスを調整し易くなる。これにより、線路及びビア間のインピーダンスの不整合を低減することができ、その結果、差動信号の伝送効率および品質が高められる。
また、ビア対の断面形状は、長手方向が線路対の伸長方向に沿う形状であり、各ビアの長手方向が平行であることから、高密度な信号配線を実現することができる。
[構造]
図1は、本発明の第1の実施形態の多層配線基板における差動ビア対付近を示す斜視図である。図2は、差動ビア対付近の平面図である。本実施形態は、多層プリント基板に形成された差動信号伝送線路を接続するビアの断面形状を楕円形としたものである。
図1は、本発明の第1の実施形態の多層配線基板における差動ビア対付近を示す斜視図である。図2は、差動ビア対付近の平面図である。本実施形態は、多層プリント基板に形成された差動信号伝送線路を接続するビアの断面形状を楕円形としたものである。
多層配線基板101は、図1に示すように、第1の信号層を成す第1の差動線路対1a/1bと、第2の信号層を成す第2の差動線路対3a/3bと、これら第1の差動線路対1a/1b及び第2の差動線路対3a/3bを電気的に接続する差動ビア対2a/2bとを備える。差動ビア対2a/2bは、図3に示すような中空構造を持つ、いわゆるビアホールである。
また、多層配線基板101は、第1の差動線路対1a/1bおよび第2の差動線路対3a/3bとマイクロストリップ線路を形成するための第1の接地層4及び第2の接地層6を備える。これら第1の接地層4及び第2の接地層6には、差動ビア対2a/2bを貫通させる開口部5及び開口部7が設けられている。
差動ビア対2a/2bは、それぞれ断面が楕円形に形成されている。差動ビア対2a/2bの断面の扁平率を変更することにより、差動ビア対2a/2bの特性インピーダンスを調整する。すなわち、差動ビア対2a/2bの特性インピーダンスを、第1の差動線路対1a/1bのインピーダンスおよび第2の差動線路対3a/3bのインピーダンスにそれぞれ一致させるよう調整する。
差動ビア対2a/2bは、図1に示すように、ビアの楕円形の長軸が伝送線路(1a/1b、3a/3b)の伸長方向に沿うように形成されている。これにより、ビアとの接合部を含めた信号線路の幅が広がることを防ぐことができ、その結果、高密度実装を実現し易くなる。また、図2に示すように、本実施形態の差動ビア対2a/2bは、それぞれの長手方向が平行になるよう配置され、また、互いに対向する位置に形成されている。
このように、差動ビア対2a/2bの断面形状を楕円形とし、その特性インピーダンスが第1の差動線路対1a/1bのインピーダンスと、第2の差動線路対3a/3bのインピーダンスとに一致するよう扁平率を調整することで、品質の良い高速信号伝送が可能となる。
なお、第1の接地層4及び第2の接地層6は、本実施形態では接地層であるが、高周波領域では電源層も接地層と見なし得るので、第1の接地層4及び第2の接地層6はそれぞれ電源層であってもよい。また、差動ビア対2a/2bは、図3に示すような中空の導体柱構造であるが、この構造に替えて、内部が導体または誘電体により充填された構造であってもよい。
多層配線基板101の形成に用いる材料としては、種々の材料を使用することができるが、信号層及び接地層には、例えば銅や金などの金属導体が好適である。また、図1では省略されているが、信号層及び接地層間には誘電体層が形成される。この誘電体層には、ガラスエポキシ、テフロン(登録商標)、ポリイミド、セラミックなどの材料が好適である。これらの導体及び誘電体に限らず、他の材料を使用しても良い。
多層配線基板101において、第1の差動線路対1a/1b及び第1の接地層4の組み合わせ、並びに、第2の差動線路対3a/3b及び第2の接地層6の組み合わせが、それぞれマイクロストリップ線路構造の伝送線路を形成しているが、伝送線路はマイクロストリップ線路に限ることなく、ストリップ線路あるいはコプレナ線路など、その他の線路構造であってもよい。
また、多層配線基板101は、導体層として、第1の差動線路対1a/1b、第1の接地層4、第2の接地層6、第2の差動線路対3a/3bの4つの層を持つ多層プリント基板としているが、本発明を実施するにあたっては、4層以外の多層構造であってもよい。
次に、電磁界解析の結果を用いて、本実施形態の作用効果について説明する。前述の通り、円形のビア構造の場合は、その特性インピーダンスを解析的に求めることが可能であるが、本実施形態の楕円形のように、円形以外の構造の場合は、解析解を求めるのが困難である。そこで、ここでは、電磁界解析の手法を用いて効果の検証を行う。
図7及び図8に、第1の実施形態の信号伝送特性と、図9に示す従来の差動信号伝送線路の信号伝送特性とを、3次元電磁界解析にて求めた解析結果を示す。図9に示す従来の差動信号伝送線路とは、すなわち、各ビアの断面形状が、楕円形ではなく、正確な円形に形成されたものである。
図7に示すグラフにおいて、横軸は20GHzまでの周波数とし、縦軸はS21としている。S21とは、信号の伝送特性を示す散乱行列の一つであり、その値は、どの程度信号が伝送されているかを示す。例えば、全ての信号が無損失で伝送されている場合は、S21=0(dB)であり、損失が大きいために信号が全く伝送されない場合はS21=-∞(dB)である。
図8に示すグラフにおいて、横軸は20GHzまでの周波数とし、縦軸はS11としている。S11は、前述のS21と同様に散乱行列の一つであり、その値は、どの程度信号が反射されているかを示す。例えば、無反射の場合は、S11=-∞(dB)であり、全反射の場合はS11=0(dB)となる。つまり、S21が0に近いほど、あるいは、S11が-∞に近いほど、その信号伝送路の品質が良いことを意味する。
図7及び図8を見ると、約10GHz以上の周波数領域にて、本発明の有効性が解析結果に示されている。約10GHz以下の周波数領域では、図7においてS21はほぼ同等である。よって、伝送特性を示すS21に関しては、20GHzまでの全ての周波数領域において、従来技術に対して本発明は同等あるいはそれ以上の優れた特性を示している。
一方、図8では、約10GHz以下の領域において、従来技術の方が優れた特性を示している。しかしながら、その値に注目すると、従来技術及び本発明ともに、S11が約-20dB以下である。この-20dBなる値は、反射特性であるS11の実用上の目安である。すなわち、S11が-20dB以下であれば、実用上問題のない反射特性である。図8のグラフでは、従来技術及び本発明の間で、約10GHz以下の周波数領域でS11の値に差があり、反射される信号量に大きな差があるように見えるが、S21で見た場合(図7)には、その差は殆ど観測されない。これは、デシベル(dB)が対数にて計算されるが故である。
上記の検証から、本発明が従来技術と比較してほぼ同等かそれ以上の優れた伝送特性を示すことが明らかとなる。特に、インダクタンス及びキャパシタンスが特性インピーダンスに顕著に影響する高い周波数領域において、本発明が、反射特性を示すS11(図8)が優れていることは、差動ビア対2a/2bの特性インピーダンスの不整合が低減されたことによる。
図4は、本発明の第2の実施形態による多層配線基板102の平面図である。本実施形態の多層配線基板102は、差動ビア対(2a/2b)をビア断面の長手方向に前後にずらして配置した構造を持つ。図4が平面図であるため図示されない差動ビア対(2a/2b)に対応する位置に、第1の差動線路対1a/1b及び第2の差動線路対3a/3bが形成されている。また、第1の接地層4および図示されない第2の接地層(6)において、差動ビア対(2a/2b)に対応する位置に開口部5a及び開口部5bが設けられている。
このように各ビアをずらして配置することで、多層配線基板における配線パターンの種々のレイアウトに対処することができる。また、このような構造であっても、ビアの扁平率を調整することで、ビアのキャパシタンスの減少を適切に抑えることが出来る。
なお、本発明を実施するにあたり、ビアの断面形状は、直交する二方向の寸法に差があり且つ長手方向が線路対の伸長方向に沿う形状であれば、上記各実施形態のような楕円形に限定されない。図5及び図6に、本発明の第3の実施形態および第4の実施形態における差動ビア対の平面図を示す。
図5に示す第3の実施形態では、差動ビア対2a/2bの断面形状が長方形に形成されている。また、図6に示す第4の実施形態における差動ビア対2a/2bは、長円形(小判型またはトラック型)の断面形状を持つ。
図5及び図6に示す形状は、各ビアの扁平率を調整することでビア対のキャパシタンス及びインダクタンスを調整し、その結果、ビア対の特性インピーダンスが調整されるという本発明の特徴から導き出された構造である。よって、各ビアの寸法を調整することによりビア対で対向する表面積が調整される形状であれば、図5及び図6に示す形状以外の形状であっても、本発明を実施することができる。
図5及び図6に示す差動ビア対2a/2bは、中空構造のものであるが、これに替えて、内部が導体または誘電体により充填された構造であってもよい。また、これらの差動ビア対2a/2bを、図4に示す構造のように、ビア断面の長手方向にずらして配置した構造であってもよい。
101、102 多層配線基板
1a,1b 第1の差動線路対
2a,2b 差動ビア対
3a,3b 第2の差動線路対
4 第1の接地層
5,5a,5b 第1の接地層の開口部
6 第2の接地層
7 第2の接地層の開口部
1a,1b 第1の差動線路対
2a,2b 差動ビア対
3a,3b 第2の差動線路対
4 第1の接地層
5,5a,5b 第1の接地層の開口部
6 第2の接地層
7 第2の接地層の開口部
Claims (7)
- 線路対ごとに異なる信号層を成し且つ極性が相反の差動信号を伝送する複数の線路対と、前記複数の線路対間を電気的に接続するビア対とを備え、
前記ビア対は、それぞれの断面形状が、直交する二方向の寸法に差があり且つ長手方向が前記線路対の伸長方向に沿う形状を成し、それぞれの長手方向が平行であることを特徴とする多層配線基板。 - 前記ビア対は、対向して配置されていることを特徴とする請求項1記載の多層配線基板。
- 前記ビア対は、長手方向にずれて配置されていることを特徴とする請求項1記載の多層配線基板。
- 前記ビア対は、それぞれの断面形状が楕円形であることを特徴とする請求項1乃至3のいずれか1項に記載の多層配線基板。
- 前記ビア対は、それぞれの断面形状が長方形であることを特徴とする請求項1乃至3のいずれか1項に記載の多層配線基板。
- 前記ビア対は、それぞれの断面形状が長円形であることを特徴とする請求項1乃至3のいずれか1項に記載の多層配線基板。
- 前記ビア対は、それぞれが中空構造に形成されていることを特徴とする請求項1乃至6のいずれか1項に記載の多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007038026A JP2008205099A (ja) | 2007-02-19 | 2007-02-19 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007038026A JP2008205099A (ja) | 2007-02-19 | 2007-02-19 | 多層配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008205099A true JP2008205099A (ja) | 2008-09-04 |
Family
ID=39782314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007038026A Withdrawn JP2008205099A (ja) | 2007-02-19 | 2007-02-19 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008205099A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013511849A (ja) * | 2009-11-18 | 2013-04-04 | モレックス インコーポレイテド | 空気孔を備えた回路基板 |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
US9622344B2 (en) | 2012-04-11 | 2017-04-11 | Kabushiki Kaisha Nihon Micronics | Multilayer wiring board with enclosed Ur-variant dual conductive layer |
JPWO2020129171A1 (ja) * | 2018-12-19 | 2020-06-25 | ||
CN111343801A (zh) * | 2020-03-31 | 2020-06-26 | 苏州浪潮智能科技有限公司 | 一种电路板过孔的阻抗优化方法及电路板 |
US12028968B2 (en) | 2018-12-19 | 2024-07-02 | Sony Group Corporation | Substrate and electronic device |
-
2007
- 2007-02-19 JP JP2007038026A patent/JP2008205099A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013511849A (ja) * | 2009-11-18 | 2013-04-04 | モレックス インコーポレイテド | 空気孔を備えた回路基板 |
US9622344B2 (en) | 2012-04-11 | 2017-04-11 | Kabushiki Kaisha Nihon Micronics | Multilayer wiring board with enclosed Ur-variant dual conductive layer |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
JPWO2020129171A1 (ja) * | 2018-12-19 | 2020-06-25 | ||
WO2020129171A1 (ja) * | 2018-12-19 | 2020-06-25 | ソニー株式会社 | 基板及び電子機器 |
CN113170577A (zh) * | 2018-12-19 | 2021-07-23 | 索尼集团公司 | 基板和电子装置 |
JP7207424B2 (ja) | 2018-12-19 | 2023-01-18 | ソニーグループ株式会社 | 基板及び電子機器 |
US12028968B2 (en) | 2018-12-19 | 2024-07-02 | Sony Group Corporation | Substrate and electronic device |
CN111343801A (zh) * | 2020-03-31 | 2020-06-26 | 苏州浪潮智能科技有限公司 | 一种电路板过孔的阻抗优化方法及电路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4371065B2 (ja) | 伝送線路、通信装置及び配線形成方法 | |
US8058956B2 (en) | High frequency and wide band impedance matching via | |
US8889999B2 (en) | Multiple layer printed circuit board with unplated vias | |
US8476537B2 (en) | Multi-layer substrate | |
JP4848490B2 (ja) | 伝送線路及びこれを有する配線基板並びに半導体装置 | |
US20150229016A1 (en) | Multi-layer transmission lines | |
JP2006211070A (ja) | 多層配線基板 | |
US9814131B2 (en) | Interconnection substrate | |
JP3969523B2 (ja) | プリント配線基板の製造方法 | |
JP5881400B2 (ja) | 高周波伝送線路 | |
JP4656212B2 (ja) | 接続方法 | |
JP2008244703A (ja) | 差動信号線路 | |
KR101577370B1 (ko) | 마이크로웨이브 필터 | |
JP2008205099A (ja) | 多層配線基板 | |
JP6907918B2 (ja) | コネクタおよびコネクタ平面線路接続構造 | |
JP5922604B2 (ja) | 多層配線基板 | |
US7688164B2 (en) | High frequency circuit board converting a transmission mode of high frequency signals | |
JP2010200234A (ja) | 基板、基板の接続方式および基板の接続方法 | |
JP2009060150A (ja) | 差動平衡信号伝送基板 | |
EP1568099B1 (en) | A circuit that taps a differential signal | |
JP5519328B2 (ja) | 高周波用伝送線路基板 | |
WO2009119849A1 (ja) | 複合配線基板 | |
JP4851954B2 (ja) | 基板および電子機器 | |
JP2006080162A (ja) | プリント配線基板 | |
JP2006086825A (ja) | 多層配線基板,及び、信号安定化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080619 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100511 |