JP3969523B2 - プリント配線基板の製造方法 - Google Patents
プリント配線基板の製造方法 Download PDFInfo
- Publication number
- JP3969523B2 JP3969523B2 JP2002047765A JP2002047765A JP3969523B2 JP 3969523 B2 JP3969523 B2 JP 3969523B2 JP 2002047765 A JP2002047765 A JP 2002047765A JP 2002047765 A JP2002047765 A JP 2002047765A JP 3969523 B2 JP3969523 B2 JP 3969523B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- wiring board
- insulating layer
- coaxial
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Waveguides (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【発明が属する技術分野】
この発明は、電子情報通信システムの実装系で用いられる高密度プリント配線基板に関するものであり、信号線として同軸線路構造を備え、低クロストーク特性および高い雑音耐性を得ることができる同軸線路構造を有するプリント配線基板の製造方法に関するものである。
【0002】
【従来の技術】
近来の電子情報通信システムにおいては、当該システムにおいて扱われる信号周波数がより高周波化されており、これに加えて高密度実装化が進展している。このような高周波化、並びに高密度実装化の進展に伴い、信号伝達線路間における信号クロストークおよび信号伝達線路から輻射されるノイズまたは外来ノイズの対策がきわめて重要な課題となっている。
【0003】
そこで、前記した電子情報通信システムの実装系で用いられる高密度プリント配線基板においては、前記したノイズ対策として、信号線パターンに隣接させてダミーの配線パターンを施し、当該ダミーの配線パターンに対して電源ラインまたは接地ライン等の基準電位を印加する手段が提案されている。また、信号伝達線路間において発生するクロストークは、両者の線路間における静電容量に起因するものであるため、その対策として信号線間の間隔を広くする、または信号線の線幅を互いに狭くする等の対処も考えられている。
【0004】
【発明が解決しようとする課題】
しかしながら、前記した電子情報通信システムの実装系で用いられる高密度プリント配線基板においては、信号線路構造として、一般的にストリップ線路またはマイクロストリップ線路が用いられている。このようなストリップ線路またはマイクロストリップ線路の配線構造においては、配線から発生する電磁界がグランド面に沿って横に広がっているために、配線間の信号クロストークおよび外来雑音の影響に対して、十分な遮断特性を備えることは本質的に困難であった。
【0005】
この発明は、前記したような技術的な問題点に着目してなされたものであり、プリント配線基板内の配線構造として同軸線路構造を採用し、配線から生じる電磁界を同軸シールド構造の内部に閉じこめることにより、配線間の信号クロストークおよび外来雑音に対する耐性を飛躍的に向上させることができるプリント配線基板の製造方法を提供することを課題とするものである。
【0006】
加えて、この発明においては、前記した構成のプリント配線基板を製造するにあたり、同軸線路上の特性インピーダンスを容易に調整する手法を提供するものであり、これにより、非常に高い信号周波数(例えば数百GHz以上)まで安定した伝送特性を有するプリント配線基板の製造方法を提供することを課題とするものである。
【0007】
【課題を解決するための手段】
この発明の製造方法によって得られる同軸線路構造を有するプリント配線基板は、信号線の周りを絶縁層で取り囲み、その外側をシールド電極で覆った同軸線路構造を有し、隣り合う同軸線路が前記シールド電極の構成材による連結部を介して相互に接続された構成とされる。
【0008】
この場合、好ましい1つの実施の形態においては、各同軸線路を構成するシールド電極の各一面と、前記連結部とが平面状に形成され、当該平面状に形成された面にコア基板が積層された構成とされる。
【0009】
前記した構成の同軸線路構造を有するプリント配線基板を製造する1つの好ましい方法においては、両面に薄膜の金属層を貼り合わせてなる絶縁層における一方の面の金属層の一部を残して、信号線となる複数の金属配線パターンをエッチングにより形成する工程と、前記絶縁層における前記各信号線が形成された面に対して、片面に金属層を貼り合わせてなる絶縁層の絶縁面を積層する工程と、前記各信号線をほぼ中央にして、一方の金属層から他方の金属層に達するように、それぞれ溝加工を施す工程と、少なくとも前記溝加工を施した部分に対して金属メッキを実行することで、前記各信号線を取り囲んだ絶縁層の外側をシールド電極で覆った同軸線路構造をそれぞれ形成する工程とを実行することにより、隣り合う同軸線路が前記シールド電極の構成材による連結部を介して相互に接続された複数の同軸線路構造を有するプリント配線基板を製造する製造方法であって、前記信号線の幅wが100μm、前記信号線の厚さtが36μmであり、前記信号線を取り囲んだ絶縁層の比誘電率εrが3.8になされ、延長方向に直交する断面の内側形状が矩形状に形成された前記シールド電極の左右シールド壁と前記信号線との距離gを100±40μmの範囲内に、前記シールド電極の上下シールド壁と前記信号線との距離cを100±40μmの範囲内にそれぞれ設定する点に特徴を有する。
【0010】
また、前記した構成の同軸線路構造を有するプリント配線基板を製造する他の好ましい方法においては、両面に薄膜の金属層を貼り合わせてなる絶縁層における一方の面の金属層の一部を残して、信号線となる複数の金属配線パターンをエッチングにより形成する工程と、前記絶縁層における前記各信号線が形成された面に対して、片面に金属層を貼り合わせてなる絶縁層の絶縁面を積層する工程と、前記いずれか一方の絶縁層に貼り合わされた金属層に対して、コア基板を積層する工程と、前記各信号線をほぼ中央にして、コア基板の積層側とは反対面から、前記コア基板を積層した金属層に達するように、それぞれ溝加工を施す工程と、少なくとも前記溝加工を施した部分に対して金属メッキを実行することで、前記各信号線を取り囲んだ絶縁層の外側をシールド電極で覆った同軸線路構造をそれぞれ形成する工程とを実行することにより、隣り合う同軸線路が前記シールド電極の構成材および前記コア基板による連結部を介して相互に接続された複数の同軸線路構造を有するプリント配線基板を製造する製造方法であって、前記信号線の幅wが100μm、前記信号線の厚さtが36μmであり、前記信号線を取り囲んだ絶縁層の比誘電率εrが3.8になされ、延長方向に直交する断面の内側形状が矩形状に形成された前記シールド電極の左右シールド壁と前記信号線との距離gを100±40μmの範囲内に、前記シールド電極の上下シールド壁と前記信号線との距離cを100±40μmの範囲内にそれぞれ設定する点に特徴を有する。
【0011】
この場合、前記したいずれの製造方法を採用するにしても、前記各絶縁層に、エポキシ系樹脂、PEEK系樹脂、液晶ポリマー系樹脂、ポリイミド系樹脂、もしくはテフロン系樹脂のいずれかによるプリプレグを用いることが望ましい。また、前記絶縁層に貼り合わされる金属層としては、好ましくは、銅箔が用いられる。
【0012】
そして、前記した溝加工を施す手段としてはレーザービームの照射による加工手段を好適に採用することができ、また、当該溝加工を施した部分になされる金属メッキとしては、銅メッキを好適に採用することができる。
【0013】
さらに、この発明にかかる同軸線路構造を有するプリント配線基板の製造方法においては、前記信号線となる金属配線パターンの延長方向に直交する断面形状がほぼ矩形状になされ、断面矩形状における金属配線パターンの幅および厚さを相互に制御することにより、前記同軸線路の特性インピーダンスを定めるようになされる。
【0014】
前記した製造方法を採用することにより得られるこの発明にかかるプリント配線基板によると、信号線の周囲が絶縁材料で取り囲まれ、さらに絶縁材料の周囲が金属箔によるシールド電極により包囲されて同軸線路構造になされる。そして、各同軸線路構造は、絶縁材料を構成するプリプレグに予め貼り合わされた金属箔による連結部を介して相互に並列状態に接続された構成とされる。この場合、必要に応じてさらにコア基板をホットプレス等の手段で積層することで、配線基板に対して強度を持たせることができる。
【0015】
したがって、前記した構成による配線基板によると、配線基板上に形成される各信号線間のクロストークおよび外来雑音に対する耐性を飛躍的に向上させることができる。
【0016】
そして、信号線となる金属配線パターンをほぼ中央に配して接合される第1と第2の絶縁層の素材として同一材料を利用することにより、信号線の周りを同一の絶縁材料で取り囲むことができる。したがって、線路の延長方向において、均一なインピーダンス特性を有する同軸線路構造を得ることができ、これにより、非常に高い周波数まで安定した伝送特性を有する配線基板を得ることが可能となる。
【0017】
さらに、前記した製造方法を採用した場合においては、信号線となる金属配線パターンは、プリプレグに予め貼り合わせる金属箔の厚さを適宜選定すると共に、後述するようにビアフィリング用金属メッキ工程におけるメッキ厚を制御することにより、同軸線路の特性インピーダンスを適性に定めることができる。同様に前記した製造方法を採用した場合においては、エッチングにより成形される線幅を適性に制御することにより、同じく同軸線路の特性インピーダンスを適性に定めることが可能となる。
【0018】
【発明の実施の形態】
以下、この発明にかかる同軸線路構造を有するプリント配線基板の製造方法について、図に示す実施の形態に基づいて説明する。図1にはこの発明の実施例として、3本の同軸線路が並んだ状態の配線基板において、その前後の端部を破断した状態の斜視図が示されている。図1に示すように、信号線1の周囲が絶縁層2で取り囲まれており、その絶縁層2の外側をシールド電極3で覆うことで、それぞれ同軸線路4が形成されている。
【0019】
そして、隣り合う各同軸線路4は、各同軸線路を構成するシールド電極3の各一面(図1においては同軸線路の各底面)が、シールド電極3の構成材による連結部5を介して相互に接続されて、平面状に形成されている。なお、図1には示されていないが、同軸線路4の各底面と前記連結部5とにより平面状に形成された下側面に、後述するようにコア基板を積層することにより、プリント配線基板の強度を増加させることもできる。
【0020】
図2には、図1に示された1つの同軸線路4を、長手方向に直交する方向で切断した状態の断面図が示されている。ここで、wは信号線1の幅、tは信号線厚、gは信号線1とシールド電極3の横方向の間隔、bはシールド電極3の上下間隔、cは信号線1とシールド電極3の縦方向の間隔を示している。
【0021】
ここで、B.C.Wadell 著の文献「Transmission Line Handbook 」Artech House Publisher,1991年によると、図2に示す構成において、b=2c+tの場合としての、上下が対称の断面構造となる同軸線路の特性インピーダンスZ0 は、次の数式で表される。なお、εr は、絶縁層2を構成する絶縁体の比誘電率である。
【0022】
【数1】
【0023】
したがって、例えばεr =3.8の絶縁体を用いて、w=55μm、t=36μm、g=100μm、b=236μmとすれば、特性インピーダンスZ0 は、49.3Ωと計算することができる。
【0024】
図3は、前記した構成の同軸線路構造を有するプリント配線基板を得る場合の製造方法を順に説明するプロセスフロー図である。なお、図2に示すように前記した寸法関係が、b=2c+tの場合は、同軸線路の上下が対称の断面構造となるが、次に述べる作製方法においては、同軸線路の上下は対称とならず、信号線が若干下方にずれた構造となる。そして、図3においては、絶縁層としてエポキシ系プリプレグを用い、コア基板を併用した場合について説明する。
【0025】
最初に(a)として示すように、金属層としての銅箔12,13を両面に貼り合わせたエポキシ系銅貼り両面プリプレグ11を用意する。そして、(b)に示すように、このプリプレグ11の下面に貼り合わせた銅箔13の一部を残して、化学エッチングにより前記した同軸線路の信号線1となる銅配線パターン13aを形成する。そして、図3には示していないが、ドリルまたはレーザーにより、信号線1の引き出し部を構成するビアホールを、例えば同軸線路の端部となる部分に形成した後、その全面に銅メッキを実施する。なお、前記したエッチング工程は、プラズマエッチングを用いてもよい。
【0026】
続いて、(c)として示すように金属層としての銅箔16を片面にのみ貼り合わせたエポキシ系銅貼り片面プリプレグ15を用意して、プロセス(b)でパターン形成されたプリプレグ11の面に対して、プリプレグ15の面をホットプレス加工により積層する。これにより、信号線として機能する銅配線パターン13aは、ストリップライン線路構造となる。
【0027】
そして、以上のようにして積層されたプリプレグに貼り合わされた前記銅箔16に対して、(d)に示すようにエポキシ系コア基板18をホットプレスにより積層する。続いて、(e)に示すように信号線として機能する銅配線パターン13aをほぼ中央にして、コア基板18の積層側とは反対面から、コア基板を18積層した金属層16に達するように、それぞれ溝加工を施し、縦溝20を形成する。
【0028】
この時の溝加工は、好ましくはレーザービームの照射により実行される。また図には示されていないが、この時、信号線1の引き出し部となるビアホールを、適宜ドリルまたはレーザービームにより形成する。そして、最終的にプロセス(e)で加工した各縦溝20および前記ビアホールを含めて全面に銅メッキを施すことにより、(f)として示すように各縦溝20の壁面に対しても、シールド電極22が形成される。
【0029】
斯くして、(f)に示すように信号線1の周りを絶縁層2で取り囲み、その外側をシールド電極3(22)で覆った同軸線路構造を備えたプリント配線基板を得ることができる。なお、この図3に示したプロセスフローにおいては、エポキシ系コア基板18をホットプレスにより積層する工程が実施されるが、コア基板18が不必要である場合には、当然ながら(d)として示すプロセスは省略される。
【0030】
前記した溝加工および加工された縦溝20へのメッキ工程については、例えば特開平10−65313に開示されているが、この時に利用されるレーザーとしては、できるだけ波長の短いものが望ましく、例えばCO2 レーザー、YABレーザー、エキシマレーザーなどを好適に利用することができる。ただし、CO2 レーザーにおいては、加工時に発生する熱が問題となるため、冷却方法の改善、加工スピードの最適化などの対策が必要である。
【0031】
また、ここで用いる絶縁層は、レーザー加工性に優れたものが望まれ、さらに、誘電体として低誘電率性と低誘電損失性も合わせて望まれる。前記した実施例のようにエポキシ系樹脂を用いることも好ましいが、これは、若干誘電損失が大きい。このために、誘電損失が低いものとする場合には、PEEK(ポリエーテルエーテルケトン)系樹脂、液晶ポリマー系樹脂、ポリイミド系樹脂、テフロン(登録商標)系樹脂などを選択するのが望ましい。
【0032】
なお、図3に示したプロセスフローにおいては、信号線が若干下方にずれた構造になされるが、同軸線路の上下が対称の断面構造とする場合においては、互いに接合される各プリプレグ11および15の厚さを適宜調整すればよい。
【0033】
次に図4には、より具体的な実施例として、極低温デバイスのテスト評価システムで用いることを目的として設計された同軸配線プリント基板の信号線パターンの一例を示している。ここでは、基板の上下端および左側端に沿って、例えば同軸ケーブルに接続されるビアホール32が形成されており、基板の右側端の近傍における正方形の領域にBGAソケットの電極端子31(端子数40)が設けられている。
【0034】
そして、各ビアホール32からBGAソケットの各電極端子31に対して、同軸線路4が配列されている。そして、この同軸線路4は曲げ部分でのインピーダンス変動を押さえるために、最大曲げ角度を45度に抑えて、パターン設計されている。
【0035】
図5には、図4に示した設計パターンに基づいて作製された同軸配線プリント基板に関して、同軸線路4上を含む各箇所の特性インピーダンスの分布を測定評価した結果が示されている。この測定は、TDR(Time Domain Reflectometry)法により、インピーダンス表示機能を有するTDRデジタルサンプリングオシロスコープを用いて実施された。なお、図5における縦軸は特性インピーダンス(Characteristic impedance(Ω))を示しており、横軸は時間(Time(ps))を示している。
【0036】
図5の左からSMAコネクター部分から同軸ケーブル部分に至る部分(Coaxial cable)、同軸ケーブルとケーブルハンダ付け部分(Soldered joint part)、基板内の同軸線路部分(Coaxial wiring boad part)、開放端部分(Open)の順番に、それぞれのインピーダンスの分布を読み取ることができる。これによると信号線の平均インピーダンスは50Ωである。
【0037】
図6では、図4に示した基板に配列された40本すべての信号線について、同様に特性インピーダンスを測定評価した結果が示されている。ここでは、実線が同軸線路4における特性インピーダンス(Characteristic impedance(Ω))、破線が同軸ケーブルと同軸配線基板のハンダ付け部分のインピーダンス変動最大値(Maximum impedance value of connected part)を示している。そして、図6における横軸は、40本の信号線に対して便宜的にそれぞれ付されたライン番号(Line No.)を示している。これによると、実線で結んだ特性インピーダンスは、50Ω±10%の範囲に制御されていることが判る。なお、35番の信号線は、入力端子で短絡状態であった。
【0038】
次に同軸配線構造に関して、その電気特性を求めるために、図7に示すように長さl=1000μmの評価用3次元対称同軸線路モデルにより、TML(Transmission Line Matrix )法により電磁界解析を行った。用いた基本パラメータの数値は、εr =3.8、信号線幅w=100μm、信号線厚t=36μm、信号線と左右シールド壁の距離g=100μm、信号線と上下シールド壁の距離c=100μmである。
【0039】
図8は、信号線1の相対的位置を図7に比べて左右x方向に10μmづつ変位させた時の特性インピーダンスの値を求めた結果である。また、図9は、信号線の相対的位置を図7に比べて上下y方向に10μmづつ変位させた時の特性インピーダンスの値を求めた結果である。なお、図8および図9において、縦軸は共に特性インピーダンス(Characteristic impedance(Ω))を示しており、また横軸は共に図7に示すモデルに比較した信号線1の変位量(Shift of signal conductor(μm))を示している。
【0040】
図8および図9に示す特性から理解できるように、対称同軸線路に対して信号線1が40μm変位しても、特性インピーダンスの変化は、5%の範囲内である。したがって、信号線1の位置のズレは、特性インピーダンスへの影響が小さいことが判る。
【0041】
次に図10は、信号線幅wを100μmから10μmづつ狭めた時の特性インピーダンスの値を求めた結果である。ここで図10の縦軸は、同様に特性インピーダンス(Characteristic impedance(Ω))を示しており、また横軸は信号線幅(Width W(μm))を示している。これによると信号線幅wの変動は、特性インピーダンスへの影響が大きい。また、図7に示したモデルにおいて、w=55μmにすれば特性インピーダンスが50Ωとなることが判る。
【0042】
したがって、特性インピーダンスの設計値を再現性よく実現するためには、信号線幅を一定に制御して、製造する必要がある。そのためには、図3(b)のエッチング工程において、エッチング用レジストパターン形成精度、エッチング時の加工精度などを向上させる必要がある。換言すれば、この発明にかかる製造方法を採用した場合においては、エッチングにより成形される配線パターン13aの線幅を適性に制御することにより、同軸線路の特性インピーダンスを適性に定めることが可能となる。
【0043】
図11は、信号線厚tを36μmを中心にして変化させて時の特性インピーダンスの値を求めた結果である。ここで、図11の縦軸は同様に特性インピーダンス(Characteristic impedance(Ω))を示しており、また横軸は信号線厚(Thickness t(μm))を示している。これによると、信号線厚tの変動は、特性インピーダンスへの影響が大きい。
【0044】
したがって、特性インピーダンスの設計値を再現性よく実現するためには、信号線厚tを一定に制御して、製造する必要がある。そのためには図3(b)に示すプロセスで実行されるビアフィリング用銅メッキ工程において、銅メッキ厚の制御を向上させる必要がある。換言すれば、この発明にかかる製造方法を採用した場合においては、信号線となる金属配線パターンは、プリプレグに予め貼り合わせる金属箔の厚さを適宜選定すると共に、ビアフィリング用金属メッキのメッキ厚を適性に制御することにより、同様に同軸線路の特性インピーダンスを適性に定めることが可能となる。
【0045】
最後に図12は、絶縁材料の比誘電率εr を3.8から減少させた時の特性インピーダンスの値を求めた結果である。ここで、図12の縦軸は同様に特性インピーダンス(Characteristic impedance(Ω))を示しており、また横軸は比誘電率(Relative dielectric constant)を示している。
【0046】
図12から理解できるように比誘電率εr が小さくなると、特性インピーダンスが増大することが判る。したがって、比誘電率の小さい絶縁材料を採用した場合には、信号線幅wおよびまたは信号線厚tの値をより大きく設定することで、所望の特性インピーダンスを得ることができる。
【0047】
【発明の効果】
以上の説明で明らかなように、この発明にかかる製造方法によって得られるプリント配線基板によれば、プリント配線基板内の配線構造として同軸線路が形成され、信号線から生じる電磁界が同軸シールド構造の内部に閉じこめられるため、信号線間のクロストークおよび外来雑音に対する耐性を飛躍的に高めることができる。
【図面の簡単な説明】
【図1】3本の同軸線路が並んだ状態のこの発明にかかる配線基板において、その前後の端部を破断した状態の斜視図である。
【図2】図1に示された配線基板における1つの同軸線路を、長手方向に直交する方向で切断した状態の断面図である。
【図3】同軸線路構造を有するプリント配線基板の製造方法を説明するプロセスフロー図である。
【図4】極低温デバイステスト評価システムに用いる同軸配線プリント基板の信号線パターン例を示す平面図である。
【図5】図4に示す同軸配線プリント基板に関して、TDR法により測定された信号線路上における特性インピーダンスを示す特性図である。
【図6】図4に示す同軸配線プリント基板における各信号線に関して測定された特性インピーダンスを示す特性図である。
【図7】TLM法による電磁界解析を行うための評価用3次元同軸線路モデルを示す斜視図である。
【図8】図7に示すモデルに対して信号線の相対的位置を左右に変位させた時のインピーダンス値の変化状態を示す特性図である。
【図9】図7に示すモデルに対して信号線の相対的位置を上下に変位させた時のインピーダンス値の変化状態を示す特性図である。
【図10】図7に示すモデルに対して信号線幅を変化させた時のインピーダンス値の変化状態を示す特性図である。
【図11】図7に示すモデルに対して信号線厚を変化させた時のインピーダンス値の変化状態を示す特性図である。
【図12】図7に示すモデルにおいて、これに利用される絶縁材料の比誘電率を変更した時のインピーダンス値の変化状態を示す特性図である。
【符号の説明】
1 信号線
2 絶縁層
3 シールド電極
4 同軸線路
5 連結部
11 プリプレグ
12 銅箔(金属層)
13 銅箔(金属層)
13a 配線パターン(信号線)
15 プリプレグ
16 銅箔(金属層)
18 コア基板
20 縦溝
22 シールド電極
31 電極端子
32 ビアホール
Claims (6)
- 両面に薄膜の金属層を貼り合わせてなる絶縁層における一方の面の金属層の一部を残して、信号線となる複数の金属配線パターンをエッチングにより形成する工程と、
前記絶縁層における前記各信号線が形成された面に対して、片面に金属層を貼り合わせてなる絶縁層の絶縁面を積層する工程と、
前記各信号線をほぼ中央にして、一方の金属層から他方の金属層に達するように、それぞれ溝加工を施す工程と、
少なくとも前記溝加工を施した部分に対して金属メッキを実行することで、前記各信号線を取り囲んだ絶縁層の外側をシールド電極で覆った同軸線路構造をそれぞれ形成する工程と、
を実行することにより、隣り合う同軸線路が前記シールド電極の構成材による連結部を介して相互に接続された複数の同軸線路構造を有するプリント配線基板を製造する製造方法であって、
前記信号線の幅wが100μm、前記信号線の厚さtが36μmであり、前記信号線を取り囲んだ絶縁層の比誘電率εrが3.8になされ、
延長方向に直交する断面の内側形状が矩形状に形成された前記シールド電極の左右シールド壁と前記信号線との距離gを100±40μmの範囲内に、前記シールド電極の上下シールド壁と前記信号線との距離cを100±40μmの範囲内にそれぞれ設定することを特徴とするプリント配線基板の製造方法。 - 両面に薄膜の金属層を貼り合わせてなる絶縁層における一方の面の金属層の一部を残して、信号線となる複数の金属配線パターンをエッチングにより形成する工程と、
前記絶縁層における前記各信号線が形成された面に対して、片面に金属層を貼り合わせてなる絶縁層の絶縁面を積層する工程と、
前記いずれか一方の絶縁層に貼り合わされた金属層に対して、コア基板を積層する工程と、
前記各信号線をほぼ中央にして、コア基板の積層側とは反対面から、前記コア基板を積層した金属層に達するように、それぞれ溝加工を施す工程と、
少なくとも前記溝加工を施した部分に対して金属メッキを実行することで、前記各信号線を取り囲んだ絶縁層の外側をシールド電極で覆った同軸線路構造をそれぞれ形成する工程と、
を実行することにより、隣り合う同軸線路が前記シールド電極の構成材および前記コア基板による連結部を介して相互に接続された複数の同軸線路構造を有するプリント配線基板を製造する製造方法であって、
前記信号線の幅wが100μm、前記信号線の厚さtが36μmであり、前記信号線を取り囲んだ絶縁層の比誘電率εrが3.8になされ、
延長方向に直交する断面の内側形状が矩形状に形成された前記シールド電極の左右シールド壁と前記信号線との距離gを100±40μmの範囲内に、前記シールド電極の上下シールド壁と前記信号線との距離cを100±40μmの範囲内にそれぞれ設定することを特徴とするプリント配線基板の製造方法。 - 前記各絶縁層に、エポキシ系樹脂、PEEK系樹脂、液晶ポリマー系樹脂、ポリイミド系樹脂、もしくはテフロン系樹脂のいずれかによるプリプレグを用いたことを特徴とする請求項1または請求項2に記載の同軸線路構造を有するプリント配線基板の製造方法。
- 前記絶縁層に貼り合わされる金属層が、銅箔である請求項1または請求項2に記載の同軸線路構造を有するプリント配線基板の製造方法。
- 前記溝加工がレーザービームの照射により実行される請求項1または請求項2に記載の同軸線路構造を有するプリント配線基板の製造方法。
- 前記溝加工を施した部分になされる金属メッキが、銅メッキである請求項1または請求項2に記載の同軸線路構造を有するプリント配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002047765A JP3969523B2 (ja) | 2002-02-25 | 2002-02-25 | プリント配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002047765A JP3969523B2 (ja) | 2002-02-25 | 2002-02-25 | プリント配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003249731A JP2003249731A (ja) | 2003-09-05 |
JP3969523B2 true JP3969523B2 (ja) | 2007-09-05 |
Family
ID=28660739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002047765A Expired - Lifetime JP3969523B2 (ja) | 2002-02-25 | 2002-02-25 | プリント配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3969523B2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004079795A2 (en) | 2003-03-04 | 2004-09-16 | Rohm And Haas Electronic Materials, L.L.C. | Coaxial waveguide microstructures and methods of formation thereof |
US7656256B2 (en) | 2006-12-30 | 2010-02-02 | Nuvotronics, PLLC | Three-dimensional microstructures having an embedded support member with an aperture therein and method of formation thereof |
US7755174B2 (en) | 2007-03-20 | 2010-07-13 | Nuvotonics, LLC | Integrated electronic components and methods of formation thereof |
EP1973189B1 (en) | 2007-03-20 | 2012-12-05 | Nuvotronics, LLC | Coaxial transmission line microstructures and methods of formation thereof |
JP2008311270A (ja) * | 2007-06-12 | 2008-12-25 | Nippon Mektron Ltd | プリント配線板およびその製造方法 |
KR100779431B1 (ko) * | 2007-07-19 | 2007-11-26 | 브로콜리 주식회사 | 전자파 차폐기능을 갖는 평면 균일 전송선로 |
US20110123783A1 (en) | 2009-11-23 | 2011-05-26 | David Sherrer | Multilayer build processses and devices thereof |
EP2524413B1 (en) * | 2010-01-22 | 2018-12-26 | Nuvotronics LLC | Thermal management |
JP2012243857A (ja) * | 2011-05-17 | 2012-12-10 | Hitachi Ltd | プリント基板及びプリント基板の製造方法 |
US8866300B1 (en) | 2011-06-05 | 2014-10-21 | Nuvotronics, Llc | Devices and methods for solder flow control in three-dimensional microstructures |
US8814601B1 (en) | 2011-06-06 | 2014-08-26 | Nuvotronics, Llc | Batch fabricated microconnectors |
US9325044B2 (en) | 2013-01-26 | 2016-04-26 | Nuvotronics, Inc. | Multi-layer digital elliptic filter and method |
US9306254B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration |
US9306255B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other |
WO2015005029A1 (ja) | 2013-07-11 | 2015-01-15 | 株式会社村田製作所 | 樹脂多層基板、および樹脂多層基板の製造方法 |
WO2015109208A2 (en) | 2014-01-17 | 2015-07-23 | Nuvotronics, Llc | Wafer scale test interface unit: low loss and high isolation devices and methods for high speed and high density mixed signal interconnects and contactors |
US10847469B2 (en) | 2016-04-26 | 2020-11-24 | Cubic Corporation | CTE compensation for wafer-level and chip-scale packages and assemblies |
WO2016094129A1 (en) | 2014-12-03 | 2016-06-16 | Nuvotronics, Inc. | Systems and methods for manufacturing stacked circuits and transmission lines |
CN106887660A (zh) * | 2015-12-16 | 2017-06-23 | 北京空间飞行器总体设计部 | 基于柔性馈电线的射频信号传输结构和方法 |
US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6116415A (ja) * | 1984-06-30 | 1986-01-24 | 株式会社東芝 | 配線体 |
JPH01227492A (ja) * | 1988-03-07 | 1989-09-11 | Shinko Electric Ind Co Ltd | 電子部品用基体 |
JPH0691338B2 (ja) * | 1990-10-31 | 1994-11-14 | 日本メクトロン株式会社 | シールド型可撓性回路基板及びその製造法 |
JPH0693552B2 (ja) * | 1990-11-29 | 1994-11-16 | 日本メクトロン株式会社 | シールド型可撓性回路基板及びその製造法 |
JPH04267586A (ja) * | 1991-02-22 | 1992-09-24 | Nec Corp | 同軸配線パターンおよびその形成方法 |
JPH05191056A (ja) * | 1992-01-17 | 1993-07-30 | Hitachi Cable Ltd | プリント配線基板 |
JP4195731B2 (ja) * | 1996-07-25 | 2008-12-10 | 富士通株式会社 | 多層プリント板及びこれを利用した高周波回路装置 |
JP2000340901A (ja) * | 1999-05-27 | 2000-12-08 | Kyocera Corp | 配線基板 |
JP2002111233A (ja) * | 2000-10-03 | 2002-04-12 | Victor Co Of Japan Ltd | プリント配線板及びその製造方法 |
-
2002
- 2002-02-25 JP JP2002047765A patent/JP3969523B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003249731A (ja) | 2003-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3969523B2 (ja) | プリント配線基板の製造方法 | |
JP7013579B2 (ja) | ミリメータ波伝送線アーキテクチャ | |
US8035992B2 (en) | Vertical transitions, printed circuit boards therewith and semiconductor packages with the printed circuit boards and semiconductor chip | |
JP5990828B2 (ja) | 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法 | |
CN111567148B (zh) | 射频电路中的增材制造技术(amt)法拉第边界 | |
US6909345B1 (en) | Method for creating waveguides in multilayer ceramic structures and a waveguide having a core bounded by air channels | |
US7388448B2 (en) | Semi-suspended coplanar waveguide on a printed circuit board | |
CN108184306B (zh) | 电场无源探头 | |
JP2000507427A (ja) | 双方向性、非中実の、インピーダンスが制御された基準平面 | |
US9397381B2 (en) | Electromagnetic coupling structure, multilayered transmission line plate, method for producing electromagnetic coupling structure, and method for producing multilayered transmission line plate | |
JP2007528589A (ja) | 多層印刷回路基板用バイア伝送線路 | |
US8547187B2 (en) | Printed circuit board impedance matching step for microwave (millimeter wave) devices | |
JP2010538446A (ja) | 多層基板 | |
US6658732B2 (en) | Method of making higher impedance traces on low impedance circuit board | |
TW202013816A (zh) | 毫米波相位陣列 | |
KR101041555B1 (ko) | 비아 구조의 고주파 성능 최적화 방법 | |
JP2008205099A (ja) | 多層配線基板 | |
KR20200078539A (ko) | 나선형 안테나 및 관련 제조 기술 | |
Piekarz et al. | Suspended microstrip low-pass filter realized using FDM type 3D printing with conductive copper-based filament | |
TWI835793B (zh) | 射頻電路中之積層製造技術(amt)的法拉第邊界 | |
US11145952B2 (en) | Advanced communications array | |
Coonrod | Characterizing Circuit Materials at mmWave Frequencies: Part I | |
WO2021253290A1 (zh) | 信号传输器件及电子设备 | |
Sorocki et al. | A Broadband Inline Transition From On-PCB Microstrip to Hybrid Stack-Up Integrated Additively Fabricated Air-Filled Waveguide | |
CN116156740A (zh) | 一种印刷电路板和制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060907 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070308 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3969523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |