JP2005276859A - 高周波用配線基板 - Google Patents

高周波用配線基板 Download PDF

Info

Publication number
JP2005276859A
JP2005276859A JP2004083516A JP2004083516A JP2005276859A JP 2005276859 A JP2005276859 A JP 2005276859A JP 2004083516 A JP2004083516 A JP 2004083516A JP 2004083516 A JP2004083516 A JP 2004083516A JP 2005276859 A JP2005276859 A JP 2005276859A
Authority
JP
Japan
Prior art keywords
signal line
differential signal
conductors
line
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004083516A
Other languages
English (en)
Other versions
JP4377725B2 (ja
Inventor
Masanao Kabumoto
正尚 株元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004083516A priority Critical patent/JP4377725B2/ja
Publication of JP2005276859A publication Critical patent/JP2005276859A/ja
Application granted granted Critical
Publication of JP4377725B2 publication Critical patent/JP4377725B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

【課題】 信号伝送方向に沿って所定の間隔で形成された貫通導体とそれに隣接する信号線路との間で不要なキャパシタンス成分が発生し、貫通導体が存在する箇所において対をなす各信号線路の特性インピーダンスの不整合が差動信号線路の特性インピーダンスとして大きな不整合を生じさせるという問題があった。
【解決手段】 誘電体基板2の上面に平行に形成された一対の信号線路から成る差動信号線路8の両側に線路方向と平行に列を成して形成された複数の貫通導体7を形成し、これらの貫通導体7の配列間隔が差動信号線路8で伝送される高周波信号の波長の4分の1以下であり、差動信号線路8の両側の貫通導体7を、誘電体基板2の上面内の線路方向に直交する方向において他方の側の貫通導体7同士の間に配置する。
【選択図】 図1

Description

本発明は、GHz帯の高周波帯域で使用されるIC,LSI等の高周波回路部品または高周波回路装置と入出力部との間にインピーダンス整合等の目的で設けられる高周波用配線基板に関し、特に高周波信号の伝送特性を改善した差動信号線路構造を有する高周波用配線基板に関する。
近年の通信技術の高周波化および大容量化に伴いIC,LSI,半導体レーザ(PD:Photo Diode)等の通信用デバイスがより高周波で動作するようになってきており、この通信用デバイスを搭載するパッケージやそれを実装する回路基板に形成される信号線路においても、より高周波の高周波信号を低損失で伝送させる必要がある。このため、通信用デバイスのパッケージ内の信号線路や回路基板の信号線路を、高周波用の伝送線路として作製しなければならない。また、MUX(Multiplexer:多重回路),DEMUX(Demultiplexer:多重分離回路),NPU(Network Processor Unit)等の通信用デバイスの入出力端子数の増加に伴い、パッケージおよび回路基板の信号線路数が飛躍的に増加している。そのため、信号線路を高密度に形成しなければならず、自ずと信号線路間の間隔も狭くなる。しかしながら、高周波信号を伝送する信号線路同士を近接して配置すると、信号線路間に発生する寄生成分、特に信号線路間の電気的容量(浮遊容量)や相互インダクタンスによりノイズが発生して、アイソレーションの劣化、クロストークの発生等によって伝送損失が増大するという問題があった。
そこで、特許文献1に示されるような、誘電体基板の上面に平行に2つの信号線路から成る差動信号線路が設けられている高周波用配線基板において、隣接する差動信号線路の間に、接地導体層または電源導体層に接続される貫通導体を信号伝送方向に沿って所定の間隔で形成することにより、隣接する差動信号線路間の電磁気的干渉によるノイズを小さくするものが提案されている。
特開2003−224408号公報
しかしながら、上記従来の高周波用配線基板では、信号伝送方向に沿って所定の間隔で形成された貫通導体とそれに隣接する信号線路との間で不要なキャパシタンス成分が発生し、貫通導体が存在する箇所において信号線路の特性インピーダンスが下がってしまい、差動信号線路の場合は対をなす各信号線路の特性インピーダンスの合計が差動信号線路としての特性インピーダンスとなるため、寄生容量による対をなす各信号線路の特性インピーダンスの微小な不整合が差動信号線路の特性インピーダンスとして大きな不整合を生じさせるという問題があった。
本発明は、上記問題点を解決するために完成されたものであり、その目的は、差動信号線路間の電気的干渉によるノイズを小さくし、かつ差動信号線路の特性インピーダンスを整合させ、高周波信号の反射損失および伝送損失を低減することである。
本発明の高周波用配線基板は、複数の誘電体層を積層してなる誘電体基板の上面または前記誘電体層の層間に互いに平行に形成された一対の信号線路から成る差動信号線路と、該差動信号線路の両側に所定間隔をもって形成された同一面接地導体層と、前記誘電体基板の下面の全面に形成された下面導体層と、前記同一面接地導体層および前記下面導体層を電気的に接続するとともに前記差動信号線路の両側に線路方向と平行に列を成して形成された複数の貫通導体とを具備しており、前記複数の貫通導体は、前記線路方向における配列間隔が前記差動信号線路で伝送される高周波信号の波長の4分の1以下であるとともに、前記差動信号線路の一方の側の前記貫通導体が、前記誘電体基板の上面内の前記線路方向に直交する方向において他方の側の前記貫通導体同士の間に位置していることを特徴とするものである。
また、本発明の高周波用配線基板は好ましくは、前記差動信号線路の一方の側の前記貫通導体が、前記誘電体基板の上面内の前記線路方向に直交する方向において他方の側の前記貫通導体同士の間の中間に位置していることを特徴とするものである。
また、本発明の高周波配線基板は好ましくは、前記差動信号線路は、複数のものが平行に形成されていることを特徴とするものである。
本発明の高周波用配線基板によれば、誘電体基板の上面または層間に互いに平行に形成された一対の信号線路から成る差動信号線路の両側に線路方向と平行に列を成して形成された複数の貫通導体を形成し、これらの貫通導体の配列間隔を差動信号線路で伝送される高周波信号の波長の4分の1以下としたことから、差動信号線路の両側に擬似的な導体壁が形成されたことになり、差動信号線路と隣接する他の信号線路との間に生じる電界のカップリングを抑制することができるため電磁気的干渉によるノイズを小さくすることができる。
さらに、差動信号線路の一方の側の貫通導体が、誘電体基板の上面内の線路方向に直交する方向において他方の側の貫通導体同士の間に位置していることから、貫通導体と信号線路との間の不要なキャパシタンス成分による特性インピーダンスの低下箇所を差動信号線路を形成する対をなす信号線路間で異なる位置に配置することが出来るため、特性インピーダンスの低下箇所の重ね合わせを避けることができ、差動信号線路として大きな特性インピーダンスの低下を防ぐことができるものとなる。
また、本発明の高周波用配線基板によれば、好ましくは差動信号線路の一方の側の貫通導体が、誘電体基板の上面内の線路方向に直交する方向において他方の側の貫通導体同士の間の中間に位置していることから、貫通導体と信号線路との間の不要なキャパシタンス成分による特性インピーダンスの低下箇所を、差動信号線路を形成する対をなす信号線路間で均一に分散配置することが出来るため、特性インピーダンスの低下箇所の重ね合わせを避けることができ、差動信号線路として大きな特性インピーダンスの低下を防ぐことができるとともに、差動信号線路の特性インピーダンスを均一に制御できるものとなる。
また、本発明の高周波用配線基板によれば、差動信号線路と隣接する他の信号線路の間に生じる電界のカップリングを抑制することができ、電磁気的干渉によるノイズを小さくすることができるため、複数の差動信号線路を平行に形成することによって、最も効率良く配線密度を上げた設計が可能であり、MUX,DEMUX,NPU等の通信用デバイスの入出力端子数の増加に対応可能である。
本発明の高周波用配線基板(以下、高周波基板ともいう)について以下に詳細に説明する。図1(a),(b),(c)は、本発明の高周波基板について実施の形態の一例を示す平面図および断面図である。これらの図において、1は高周波基板、2は誘電体基板、3は差動信号線路8を成す第1の信号線路、4は差動信号線路8を成す第2の信号線路、5は同一面接地導体層、6は下面導体層、7は貫通導体である。
本発明の高周波基板1は、誘電体基板2の上面に形成された、平行な2つの信号線路3,4から成る差動信号線路8と、差動信号線路8の両側に形成された同一面接地導体層5と、誘電体基板2の下面の全面に形成された下面導体層6と、同一面接地導体層5および下面導体層6を電気的に接続するとともに差動信号線路8の線路方向に平行に列を成して形成された複数の貫通導体7とを具備し、差動信号線路8の線路方向における貫通導体7の配列間隔が、差動信号線路8で伝送される高周波信号の波長の4分の1以下であり、差動信号線路8の一方の側の貫通導体7が、誘電体基板2の上面内の線路方向に直交する方向において他方の側の貫通導体7同士の間に位置している。すなわち、本発明の高周波基板1は、基本的には、差動信号線路8と同一面接地導体層5と下面側導体層6とでコプレーナ線路を構成している。
そして、差動信号線路8の線路方向における貫通導体7の配列間隔が差動信号線路8で伝送される高周波信号の波長λの4分の1以下であることにより、差動信号線路8間に擬似的な導体壁が形成されたことになり、隣接しあう差動信号線路8間の容量結合が低減できる。その結果、隣接しあう差動信号線路8間のクロストークノイズが低減される。
また、本発明の高周波基板1は、差動信号線路8の一方の側の貫通導体7が、誘電体基板2の上面内の線路方向に直交する方向において他方の側の貫通導体7同士の間の中間に位置していることから、貫通導体7と第1の信号線路3および第2の信号線路4との間の不要なキャパシタンス成分による特性インピーダンスの低下箇所の重ね合わせを避けることができ、差動信号線路8を形成する対をなす第1の信号線路3と第2の信号線路4との間で特性インピーダンスの低下箇所を差動信号線路8で伝達される高周波信号の波長の8分の1以下に均一に分散配置することが出来る。そのため、差動信号線路8を伝達する高周波信号に対して、特性インピーダンスの不連続部の間隔が十分短くなるため、均一な特性インピーダンスを持つ伝送線路としてみなすことができるものとなる。その結果、特性インピーダンスの不整合による高周波信号の伝送性の劣化が少なく、良好な高周波特性を得ることができる。
さらに、第1の信号線路3と第2の信号線路4との間の間隔は、高周波信号の波長λの4分の1以下になっているのがよく、第1の信号線路3と第2の信号線路4とが電磁的に結合して差動信号線路8として機能することとなる。
また、差動信号線路8を挟んで形成される左右の同一面接地導体層5と下面導体層6とを接続する左右の貫通導体7間の距離は、高周波信号の波長λ以下が好ましい。この場合、第1の信号線路3と第2の信号線路4との電界のカップリングがさらに強くなり、コプレーナ線路構造とされた差動信号線路8においてさらに良好な高周波信号の伝送特性が実現される。
また、本発明の高周波基板1は、差動信号線路8の両側に形成された貫通導体7によって、差動信号線路8の両側に擬似的な導体壁が形成されていることから、差動信号線路8と隣接する他の信号線路の間に生じる電界のカップリングを抑制することができ、電磁気的干渉によるノイズを小さくすることができるため、複数の差動信号線路を平行に形成することによって、最も効率良く配線密度を上げた設計が可能であり、MUX,DEMUX,NPU等の通信用デバイスの入出力端子数の増加に対応可能なものとなる。
本発明の高周波基板1における誘電体基板2の材料としては、アルミナ(Al)セラミックスやムライト(3Al・2SiO)セラミックス等のセラミックス,ガラスセラミックス等の無機材料、四フッ化エチレン樹脂(ポリテトラフルオロエチレン;PTFE),四フッ化エチレン−エチレン共重合樹脂(テトラフルオロエチレン−エチレン共重合樹脂;ETFE),四フッ化エチレン−パーフルオロアルコキシエチレン共重合樹脂(テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂;PFA)等のフッ素樹脂,ガラスエポキシ樹脂,ポリフェニレンエーテル樹脂,液晶ポリエステル,ポリイミド等の樹脂材料などが用いられる。また、誘電体基板2の形状、寸法(厚み、幅、長さ)は、高周波信号の周波数や特性インピーダンスなどに応じて適宜設定される。
本発明の第1の信号線路3、第2の信号線路4は、高周波信号伝送用として適した金属の導体層から成り、例えばCu層、Mo−Mn層、W層、Mo−Mnメタライズ層上にNiメッキ層およびAuメッキ層を被着させたもの、Wメタライズ層上にNiメッキ層およびAuメッキ層を被着させたもの、Cr−Cu合金層、Cr−Cu合金層上にNiメッキ層およびAuメッキ層を被着させたもの、TaN層上にNi−Cr合金層およびAuメッキ層を被着させたもの、Ti層上にPt層およびAuメッキ層を被着させたもの、またはNi−Cr合金層上にPt層およびAuメッキ層を被着させたものから成り、厚膜印刷法あるいは各種の薄膜形成法やメッキ処理法などにより形成される。その厚みや幅も伝送される高周波信号の周波数や特性インピーダンスなどに応じて設定される。
また、同一面接地導体層5、下面導体層6は、第1の信号線路3や第2の信号線路4等と同様の材料で同様の方法により形成すればよく、差動信号線路8と同一面接地導体層5との間隔、差動信号線路8と下面導体層6との間隔は、高周波信号の周波数や差動信号線路8の特性インピーダンスなどに応じて適宜設定される。
また、同一面接地導体層5と下面導体層6とを電気的に接続する複数の貫通導体7は、スルーホール導体やビアホール導体から成り、または金属板、金属棒、金属パイプ等を埋設することにより設けられる。
本発明の高周波基板1の作製は以下のように行なう。誘電体基板2がアルミナセラミックスからなる場合、まず誘電体基板2となるアルミナセラミックスのグリーンシートを準備し、これに所定の打ち抜き加工を施して貫通導体7となる貫通孔を形成する。その後、スクリーン印刷法によりWやMoなどの導体ペーストを貫通孔に充填するとともに、第1の信号線路3や第2の信号線路4等となる導体パターンおよびその他の導体層となる導体パターンを印刷塗布する。次に、1600℃で焼成を行い、最後に各導体層上にNiメッキおよびAuメッキを施すとよい。
誘電体基板2の誘電体層間に差動信号線路8および同一面接地導体層5が形成される場合、誘電体基板2の上下主面に下面導体層6を形成し、貫通導体7にて同一面接地導体層5と下面導体層6とを電気的に接続する構造が好ましい。
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を行なっても何等差し支えない。
(a)は、本発明の高周波用配線基板についての実施の形態の一例を示す平面図、(b)は(a)の高周波用配線基板のA−A’線における断面図、(c)は(a)の高周波用配線基板のB−B’線における断面図である。
符号の説明
1:高周波用配線基板
2:誘電体基板
3:第1の信号線路
4:第2の信号線路
5:同一面接地導体層
6:下面導体層
7:貫通導体
8:差動信号線路

Claims (3)

  1. 複数の誘電体層を積層してなる誘電体基板の上面または前記誘電体層の層間に互いに平行に形成された一対の信号線路から成る差動信号線路と、該差動信号線路の両側に所定間隔をもって形成された同一面接地導体層と、前記誘電体基板の下面の全面に形成された下面導体層と、前記同一面接地導体層および前記下面導体層を電気的に接続するとともに前記差動信号線路の両側に線路方向と平行に列を成して形成された複数の貫通導体とを具備しており、前記複数の貫通導体は、前記線路方向における配列間隔が前記差動信号線路で伝送される高周波信号の波長の4分の1以下であるとともに、前記差動信号線路の一方の側の前記貫通導体が、前記誘電体基板の上面内の前記線路方向に直交する方向において他方の側の前記貫通導体同士の間に位置していることを特徴とする高周波用配線基板。
  2. 前記差動信号線路の一方の側の前記貫通導体が、前記誘電体基板の上面内の前記線路方向に直交する方向において他方の側の前記貫通導体同士の間の中間に位置していることを特徴とする請求項1記載の高周波用配線基板。
  3. 前記差動信号線路は、複数のものが平行に形成されていることを特徴とする請求項1または請求項2記載の高周波用配線基板。
JP2004083516A 2004-03-22 2004-03-22 高周波用配線基板 Expired - Fee Related JP4377725B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004083516A JP4377725B2 (ja) 2004-03-22 2004-03-22 高周波用配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004083516A JP4377725B2 (ja) 2004-03-22 2004-03-22 高周波用配線基板

Publications (2)

Publication Number Publication Date
JP2005276859A true JP2005276859A (ja) 2005-10-06
JP4377725B2 JP4377725B2 (ja) 2009-12-02

Family

ID=35176236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004083516A Expired - Fee Related JP4377725B2 (ja) 2004-03-22 2004-03-22 高周波用配線基板

Country Status (1)

Country Link
JP (1) JP4377725B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016196A (ja) * 2008-07-03 2010-01-21 Ngk Spark Plug Co Ltd 高周波パッケージ
JP2011134789A (ja) * 2009-12-22 2011-07-07 Mitsubishi Electric Corp 半導体装置、及びプリント配線板
JP2015507358A (ja) * 2012-01-06 2015-03-05 クレイ インコーポレイテッド 低減されたクロストークを有するプリント回路基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946008A (ja) * 1995-07-27 1997-02-14 Shinko Electric Ind Co Ltd 高周波用配線基板
JP2002324979A (ja) * 2001-04-24 2002-11-08 Ngk Spark Plug Co Ltd 配線基板
JP2003124712A (ja) * 2001-10-17 2003-04-25 Opnext Japan Inc 高周波伝送線路およびそれを用いた電子部品または電子装置
JP2003224408A (ja) * 2002-01-30 2003-08-08 Kyocera Corp 高周波用配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946008A (ja) * 1995-07-27 1997-02-14 Shinko Electric Ind Co Ltd 高周波用配線基板
JP2002324979A (ja) * 2001-04-24 2002-11-08 Ngk Spark Plug Co Ltd 配線基板
JP2003124712A (ja) * 2001-10-17 2003-04-25 Opnext Japan Inc 高周波伝送線路およびそれを用いた電子部品または電子装置
JP2003224408A (ja) * 2002-01-30 2003-08-08 Kyocera Corp 高周波用配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016196A (ja) * 2008-07-03 2010-01-21 Ngk Spark Plug Co Ltd 高周波パッケージ
JP2011134789A (ja) * 2009-12-22 2011-07-07 Mitsubishi Electric Corp 半導体装置、及びプリント配線板
JP2015507358A (ja) * 2012-01-06 2015-03-05 クレイ インコーポレイテッド 低減されたクロストークを有するプリント回路基板

Also Published As

Publication number Publication date
JP4377725B2 (ja) 2009-12-02

Similar Documents

Publication Publication Date Title
JP3732927B2 (ja) 多層配線基板
JP2003224408A (ja) 高周波用配線基板
JP4371065B2 (ja) 伝送線路、通信装置及び配線形成方法
US5057798A (en) Space-saving two-sided microwave circuitry for hybrid circuits
JP4814911B2 (ja) 高周波遷移線の垂直遷移構造
TW200531608A (en) Printed circuit board with low cross-talk noise
US20100321858A1 (en) Multilayer capacitors and methods for making the same
JP5354231B2 (ja) 多層基板中に縦方向に構成された共振素子およびこれらを用いたフィルタ
KR20070013088A (ko) 회로 기판 및 그 제조 방법
KR100870380B1 (ko) 저 인덕턴스 내장 커패시터 층 접속부의 디자인
US20110122041A1 (en) Planar antenna
JP4946150B2 (ja) 電磁界結合構造及び多層配線板
JP5323435B2 (ja) 差動伝送用多層配線基板
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP4659087B2 (ja) 差動平衡信号伝送基板
JP2006042098A (ja) 高周波用配線基板
JPH11112142A (ja) 多層配線基板
JP4377725B2 (ja) 高周波用配線基板
JP4927993B2 (ja) 複合配線基板
JP4243443B2 (ja) バラントランス
JP2004064174A (ja) 高周波用配線基板
JP2005286436A (ja) 高周波用配線基板
TWI290014B (en) Signal transmission structure and circuit substrate thereof
JP4462782B2 (ja) 高周波用配線基板
KR100852003B1 (ko) 인쇄회로기판에서의 비아홀을 이용한 접지 구조 및 상기접지 구조를 적용한 회로 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees