CN114126225A - 电路基板的制造方法、电路板及其制造方法 - Google Patents

电路基板的制造方法、电路板及其制造方法 Download PDF

Info

Publication number
CN114126225A
CN114126225A CN202010898641.9A CN202010898641A CN114126225A CN 114126225 A CN114126225 A CN 114126225A CN 202010898641 A CN202010898641 A CN 202010898641A CN 114126225 A CN114126225 A CN 114126225A
Authority
CN
China
Prior art keywords
layer
copper
opening
substrate
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010898641.9A
Other languages
English (en)
Inventor
郭志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN202010898641.9A priority Critical patent/CN114126225A/zh
Priority to TW109130465A priority patent/TWI761941B/zh
Priority to US17/029,369 priority patent/US11388818B2/en
Publication of CN114126225A publication Critical patent/CN114126225A/zh
Priority to US17/828,295 priority patent/US12004294B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种电路基板的制造方法，包括步骤：提供一覆铜基板，覆铜基板包括一基材层、设置于基材层一表面上的一第一内侧铜箔层及设置于基材层另一表面上的一第二内铜箔层。于覆铜基板中开设至少一第一开孔，第一开孔贯穿第一内侧铜箔层和基材层。于第一内侧铜箔层上电镀形成一第一电镀铜层，第一电镀铜层还填充于第一开孔中以形成一第一导通体。于第一导通体及与第一导通体对应的部分第一电镀铜层中开设至少一第二开孔，以将第一导通体及与第一导通体对应的部分第一电镀铜层分割为多个第二导通体，以及获得电路基板。本发明提供的电路基板的制造方法，加工方便，而且获得的第二导通体的外壁均匀平整。另外，本发明还提供一种电路板及其制造方法。

Description

电路基板的制造方法、电路板及其制造方法
技术领域
本发明涉及电路基板的制造方法、电路板及其制造方法。
背景技术
盲孔的纵横比(Aspect Ratio、AR)为盲孔的深度与盲孔孔径的比值的大小。随着电子产品及零部件朝高密度、高频传输方向的发展，输入/输出端的引脚数越来越多，使得电路板上的盲孔孔径及间距越来越小，而且高频传输对介电材料厚度一定要求，因此盲孔的纵横比有增加趋势。然而，现有技术中，高纵横比的盲孔加工困难而且质量不佳。并且，在多层板制作盲孔中，为保证多层板之间电气连通的均匀性，不可避免会预留一段焊盘残桩，会影响信号的完整性。
发明内容
有鉴于此，有必要提供一种电路基板的制造方法，可加工质量较好的高纵横比的盲孔，且加工方便。
另，还有必要提供一种具有上述电路基板的电路板制造方法。
另，还有必要提供一种电路板。
一种电路基板的制造方法，包括步骤：
提供一覆铜基板，所述覆铜基板包括一基材层、设置于所述基材层一表面上的一第一内侧铜箔层及设置于所述基材层另一表面上的一第二内铜箔层。
于所述覆铜基板中开设至少一第一开孔，所述第一开孔贯穿所述第一内侧铜箔层和所述基材层。
于所述第一内侧铜箔层上电镀形成一第一电镀铜层，所述第一电镀铜层还填充于所述第一开孔中以形成一第一导通体。
于所述第一导通体及与所述第一导通体对应的部分所述第一电镀铜层中开设至少一第二开孔，以将所述第一导通体及与所述第一导通体对应的部分所述第一电镀铜层分割为多个第二导通体，以及获得所述电路基板。
进一步地，还包括步骤：
于所述覆铜基板中开设至少一第三开孔，所述第三开孔与所述第一开孔相距设置，所述第三开孔贯穿所述第一内侧铜箔层及所述基材层。
其中，所述第一电镀铜层于还填充于所述第三开孔，形成第三导通体。
进一步地，还包括步骤：
蚀刻所述第一内侧铜箔层及位于所述第一内侧铜箔层上的所述电镀铜层以形成内侧线路层，部分所述基材层从所述内侧线路层露出。
进一步地，所述第一开孔沿所述覆铜基板厚度方向的截面呈梯形，所述第一开孔包括一第一端部及与所述第一端部相对的一第二端部，所述第一端部形成于所述第一内侧铜箔层上，所述第一端部于所述厚度方向的截面长度大于所述第二端部于所述厚度方向的截面长度。
进一步地，第二导通体远离所述第二内侧铜箔层的一端于沿所述电路基板厚度方向的正向投影呈长方形，所述正向投影的长度为180～280微米，所述正向投影的宽度为15～275微米，所述第二导通体的深度为8～250微米。
进一步地，所述覆铜基板还包括沿延伸面上相互垂直的长度方向和宽度方向，所述第二导通体沿所述长度方向的纵横比为0.03～1.40，所述第二导通体沿所述宽度方向的纵横比为0.03～16.7。
进一步地，所述第二开孔通过激光或者机械钻孔形成。
一种电路板的制造方法，包括步骤：
提供一单面覆铜板，所述单面覆铜板包括一介质层及设置于所述介质层一侧的一外侧铜箔层。
提供一如上所述的电路基板，蚀刻所述第一内侧铜箔层及所述第一内侧铜箔层对应的所述第一电镀铜层以形成内侧线路层，部分所述基材层从所述内侧线路层露出，以获得一中间体。
压合所述单面覆铜板及所述中间体，所述介质层朝向所述内侧线路层并使得部分所述介质层填入所述第二开孔内。
于所述单面覆铜板上开设多个第四开孔，所述第四开孔贯穿所述单面覆铜板，且所述第二导通体于所述第四开孔的底部露出。
于所述外侧铜箔层上进行电镀，以形成一第二电镀层，所述第二电镀层填充于所述第四开孔内以形成第四导通体，所述第四导通体电性连接于所述第二导通体。
蚀刻所述第二电镀层及所述外侧铜箔层以获得第一外侧线路层，以及蚀刻所述第二内侧铜箔层以获得一第二外侧线路层，以及获得所述电路板。
进一步地，还包括步骤：于所述第四开孔的侧壁上形成种子层，所述种子层电性连接于所述内侧线路层及所述外侧线路层。
一种电路板，包括依次叠设的一第一外侧线路层、一介质层、一内侧线路层、一基材层以及一第二外侧线路层。
所述第一外侧线路层和所述基材层中开设有第一开孔，所述第一开孔中设有第一导通体，所述第一导通体中开设有至少一第二开孔，所述第二开孔用于将所述第一导通体划分为多个间隔设置的第二导通体，所述第二导通体电性连接于所述第一外侧线路层及所述内侧线路层。
所述第一外侧线路层及所述内侧线路层之间还设置多个第四导通体，所述第四导通体电性连接于所述第二外侧线路层及所述内侧线路层，且所述第四导通体对应且连接所述第二导通体。
所述介质层还填充于所述内侧线路层的间隙内以及所述第二开孔中。
本发明提供的电路基板的制造方法，通过先形成电镀铜层及第一导通体，然后设置第二开孔分割所述第一导通体及所述导通体对应的电镀铜层，获得多个第二导通体。与相同纵横比盲孔传统加工方法相比，该方法加工方便，具有高密度、电性高频传输上的优势。而且获得的第二导通体的外壁均匀平整、无残桩，可提高散热效率或者信号传输的稳定性。
附图说明
图1为本发明实施例提供的覆铜基板的示意图。
图2为图1所示的覆铜基板开设第一开槽后的示意图。
图3为图2的俯视图。
图4为图2所示的覆铜基板设置电镀铜层及第一导通体后的示意图。
图5为图4设置第二开孔后获得的电路基板的示意图。
图6为本发明实施例提供的中间体的示意图。
图7为图6所示中间体的俯视图。
图8为本发明提供的单面覆铜板的示意图。
图9为压合图6所示中间体及图7所述单面覆铜板后的示意图。
图10为图9开设第四开孔后的示意图。
图11为图10设置第二电镀铜层后的示意图。
图12本发明实施例提供的电路板的示意图。
主要元件符号说明
电路板 100 中间体 71
覆铜基板 10 单面覆铜板 80
基材层 11 介质层 81
第一内侧铜箔层 121 第四开孔 811
第二内侧铜箔层 122 外侧铜箔层 82
内侧线路层 13 第二电镀铜层 821
第一开孔 20 第四导通体 85
第一端部 21 第一外侧线路层 101
第二端部 22 第二外侧线路层 102
第三开孔 23 厚度 D1、D2
第三端部 24 深度 D3、D4
第四端部 25 长度 L1、L2、M
第一电镀铜层 40 宽度 W1、W2、N
第一导通体 50 直径 R1、R2
第三导通体 51 厚度方向 O
第二开孔 52 宽度方向 Q
第二导通体 60 长度方向 P
电路基板 70
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
请一并参见图1至图8，本发明一实施例提供一种电路基板70的制造方法，包括步骤：
S1：请参见图1，提供一覆铜基板10，所述覆铜基板10包括一基材层11、设置于所述基材层11一表面的第一内侧铜箔层121及设置于所述基材层11另一表面的一第二内侧铜箔层122。
在本实施例中，步骤S1中，所述基材层11的材料包括聚丙烯(polypropylene，PP)、聚酰亚胺(polyimide，PI)、苯环丁烯(Benzocyclobutene，BCB)、液晶聚合物(LCP)、聚四氟乙烯(Polytetrafluoroethylene，PTFE)、环氧PP半固化片、ABF载板材料等中的至少一种。
在本实施例中，步骤S1中，所述基材层11的厚度D1为8～250微米，所述第一内侧铜箔层121及所述第二内侧铜箔层122的厚度D2均为5～20微米。
S2：请参见图2，于所述覆铜基板10上开设至少一第一开孔20，所述第一开孔20至少贯穿所述基材层11。
在本实施例中，所述第一开孔20贯穿所述双面覆铜基板的所述第一内侧铜箔层121及所述基材层11，所述第二内侧铜箔层122于所述第一开孔20的底部露出。
在本实施例中，步骤S2中，所述第一开孔20通过激光或机械钻孔形成。
在本实施例中，步骤S2中，所述第一开孔20沿经过所述双面覆铜基板10厚度方向O的截面大致呈梯形，所述第一开孔20包括一第一端部21及与所述第一端部21相对的一第二端部22，所述第一端部21形成于所述第一内侧铜箔层121上，于所述厚度方向O上，所述第一端部21的截面长度L1大于所述第二端部22的截面长度L2。
在本实施例中，请一并参见图3，沿所述厚度方向O，所述第一端部21于所述双面覆铜基板10上的正向投影S大致呈长方形，所述正向投影S的宽度W1为15～275微米，所述正向投影S的长度(即第一端部21的截面长度L1)大于所述宽度W1，且所述长度L1与所述宽度W1的差值大于50微米。
S3：请参见图4，于所述第一内侧铜箔层121上电镀形成一第一电镀铜层40，所述第一电镀铜层40还填充所述第一开孔20以形成一第一导通体50。
在本实施例中，步骤S3之前包括步骤：于所述第一开孔20的侧壁上设置一金属化层(图未示)，所述金属化层电性连接于所述第一内侧铜箔层121及所述第二内侧铜箔层122之间。
在本实施例中，步骤S3包括：于所述金属化层上电镀以形成所述第一导通体50。
S4：请参见图5及图7，于所述第一导通体50对应的部分所述第一电镀铜层40中开设至少一第二开孔52，所述第二开孔52贯穿所述第一电镀铜层40及所述第一导通体50，以将所述第一导通体50及所述第一导通体50对应的部分所述第一电镀铜层40分割为多个第二导通体60，获得所述电路基板70。在电路的高频传输区域或者电路的高密度区域，所述第二导通体60作为输入/输出端连接所述电路基板70及其他电子元件。
在本实施例中，步骤S4中，所述第二开孔52将所述第一导通体50及所述第一导通体50对应的部分所述第一电镀铜层40分割为三个所述第二导通体60，所述第二内侧铜箔层122于所述第二开孔52露出。
在本实施例中，沿所述厚度方向O，所述第二导通体60远离所述第二内侧铜箔层122的一端的正向投影U大致呈长方形，所述正向投影U的长度M为180～280微米，所述正向投影U的宽度N为15～275微米。且由于正向投影U大致呈长方形，所述第二导通体60的纵横比包括沿长度方向P的纵横比AR2以及沿宽度方向Q的纵横比AR3，其中，所述长度方向P和所述宽度方向Q为沿所述覆铜基板10的延伸面上相互垂直的两个方向。
所述第二导通体60沿长度方向P的纵横比AR2为D3/M，且所述深度D3为8～250毫米，所述长度M为180～280微米，所以沿长度方向P的纵横比AR2为0.03～1.40，优选地，当所述深度D3为112微米，所述长度M为187.5微米时，沿长度方向P的纵横比AR2为112/187.5＝0.60；
所述第二导通体60沿宽度方向Q的纵横比AR3为D3/N，且所述深度D3为8～250毫米，所述宽度N为15～275，所以沿宽度方向Q的纵横比AR3为0.03～16.7，优选地，当所述深度D3为112微米，所述宽度N为100微米时，沿宽度方向Q的纵横比AR3为112/100＝1.12。
在本实施例中，步骤S4中，由于所述第一电镀铜层40及所述第一导通体50的材质均为铜，使得加工所述第二开孔52变得更为容易，便于得到高纵横比的第二导通体60(可以理解，若如现有技术中直接在双面覆铜基板10上开设高纵横比的盲孔，则需要移除部分的铜及部分绝缘介质材料以形成所述盲孔，而铜与绝缘介质材料有着不同的力学或光学特性，当使用激光或者钻头加工该孔洞时，需要分别针对铜与绝缘介质材料调整加工参数，增加了加工难度，而且盲孔质量难以保证)。
在本实施例中，步骤S2至步骤S4还包括步骤：
S20：请参见图2，于所述覆铜基板10上开设至少一第三开孔23，所述第三开孔23与所述第一开孔20相距设置，所述第三开孔23贯穿所述第一内侧铜箔层121及所述基材层11，所述第二内侧铜箔层122于所述第三开孔23的底部露出。
在本实施例中，请参见图2及图3，步骤S20中，所述第三开孔23沿所述双面覆铜基板10厚度方向O的截面大致呈梯形，所述第三开孔23包括一第三端部24及与所述第三端部24相对的一第四端部25，所述第三端部24形成于所述第一内侧铜箔层121，所述第三端部24于所述厚度方向O的截面直径R1大于所述第四端部25于所述厚度方向O的截面直径R2。
在本实施例中，所述第三端部24的沿所述厚度方向O的正向投影T大致呈圆形，所述直径R1为60～120微米，所述直径R2为30～50微米，所述第一开孔20的深度D3与所述第三开孔23的深度D4相同(即，D3＝D4＝D1+D2)，且所述深度D3为8～250微米，所述深度D3或所述深度D4可以依据需求进行设置。
S30：请参见图4，于所述第三开孔23的侧壁上设置所述金属化层，且所述金属化层电性连接于两个所述内侧铜箔层12之间。
S40：请参见图5，于所述第一内侧铜箔层121及所述金属化层上进行电镀以形成一第一电镀铜层40，所述第一电镀铜层40还填充所述第三开孔23以形成第三导通体51，在电路的低频传输区域或者电路的低密度区域，所述第三导通体51作为输入/输出端连接所述电路基板70及其他电子元件。
在本实施例中，步骤S40中，所述第三导通体51的纵横比AR1为D4/R1，具体地，如图3所示，若所述深度D4为112微米，所述宽度R1为100微米，则所述第三导通体51的纵横比AR1＝112/100＝1.12。
在本实施例中，请参见图6，步骤S4之后还包括步骤：
蚀刻所述第一内侧铜箔层121及所述第一内侧铜箔层121对应的所述第一电镀铜层40形成内侧线路层13，部分所述基材层11从所述内侧线路层13露出，获得一中间体71。
本发明提供的电路基板70的制造方法，还具有以下优点：
(一)先形成所述第一电镀铜层40及所述第一导通体50，然后分割所述第一导通体50及所述第一导通体50对应的第一电镀铜层40，获得多个第二导通体60，该过程加工方便，而且获得的第二导通体60的外壁均匀平整、无残桩，从而提高散热效率或者信号传输的稳定性。
(二)电镀过程中，较大开口的第一开孔20可以减少所述第一导通体50内出现空洞的风险(可以理解，对于纵横比高的盲孔，若电镀过程中，铜单质的沉积速率过快则容易导致所述盲孔内出现空洞)。
(三)通过采用开孔及电镀的工艺在低频信号传输区/低密度区域形成所述第三导通体51可以提高生产效率(可以理解，相较于制作所述第三导通体51，制作所述第二导通体60需要多一步骤：即在第一导通体50上开设第二开孔52)。
请一并参见图8至图11，本发明一实施例还提供一种电路板100的制造方法，包括步骤：
S1：请参见图8，提供一单面覆铜板80，所述单面覆铜板80包括一介质层81及设置于所述介质层81一侧的一外侧铜箔层82。
S2：请参见9，压合所述单面覆铜板80及所述中间体71，所述介质层81朝向所述内侧线路层13并使得部分所述介质层81流入所述第二开孔52内。
S3：请参见图10，于所述单面覆铜板80上开设多个第四开孔811，所述第四开孔811贯穿所述单面覆铜板80，且所述第二导通体60于所述第四开孔811的底部露出。
S4:请参见图11，于所述外侧铜箔层82上进行电镀，以形成一第二电镀铜层821，所述第二电镀铜层821填充于所述第四开孔811内以形成第四导通体85。所述第四导通体85电性连接于所述第二导通体60。
在本实施例中，步骤S4之前还包括步骤：于所述第四开孔811的侧壁上形成种子层(图未示)，所述种子层电性连接于所述内侧线路层13及所述外侧铜箔层82。
在本实施例中，步骤S4至S5中，所述第三导通体51于所述第四开孔811的底部露出，所述第四导通体85还电性连接于所述第三导通体51。
S5:请参见图12，蚀刻所述第二电镀铜层821及所述外侧铜箔层82以获得第一外侧线路层101，以及蚀刻所述第二内侧铜箔层122以获得一第二外侧线路层102，获得所述电路板100。
请参见图12，本发明实施例还提供一种电路板100，所述电路板100包括依次叠设的一第一外侧线路层101、一介质层81、一内侧线路层13、一基材层11以及一第二外侧线路层102。
所述第一外侧线路层101和所述基材层11中开设有第一开孔20，所述第一开孔20中设有第一导通体50，所述第一导通体50中开设有至少一第二开孔52，所述第二开孔52用于将所述第一导通体50划分为多个间隔设置的第二导通体60，所述第二导通体60电性连接于所述第二外侧线路层102及所述内侧线路层13。
所述第一外侧线路层101及所述内侧线路层13之间还设置多个第四导通体85，且所述第四导通体85对应且连接所述第二导通体60。
所述介质层81还填充于所述内侧线路层13的间隙内以及所述第二开孔52中。
另外，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明保护的范围。

Claims (10)

1.一种电路基板的制造方法，其特征在于，包括步骤：
提供一覆铜基板，所述覆铜基板包括一基材层、设置于所述基材层一表面上的一第一内侧铜箔层及设置于所述基材层另一表面上的一第二内铜箔层；
于所述覆铜基板中开设至少一第一开孔，所述第一开孔贯穿所述第一内侧铜箔层和所述基材层；
于所述第一内侧铜箔层上电镀形成一第一电镀铜层，所述第一电镀铜层还填充于所述第一开孔中以形成一第一导通体；
于所述第一导通体及与所述第一导通体对应的部分所述第一电镀铜层中开设至少一第二开孔，以将所述第一导通体及与所述第一导通体对应的部分所述第一电镀铜层分割为多个第二导通体；以及
获得所述电路基板。
2.如权利要求1所述的制造方法，其特征在于，还包括步骤：
于所述覆铜基板中开设至少一第三开孔，所述第三开孔与所述第一开孔相距设置，所述第三开孔贯穿所述第一内侧铜箔层及所述基材层；
其中，所述第一电镀铜层于还填充于所述第三开孔，形成第三导通体。
3.如权利要求1所述的制造方法，其特征在于，还包括步骤：
蚀刻所述第一内侧铜箔层及位于所述第一内侧铜箔层上的所述电镀铜层以形成内侧线路层，部分所述基材层从所述内侧线路层露出。
4.如权利要求1所述的制造方法，其特征在于，所述第一开孔沿所述覆铜基板厚度方向的截面呈梯形，所述第一开孔包括一第一端部及与所述第一端部相对的一第二端部，所述第一端部形成于所述第一内侧铜箔层上，所述第一端部于所述厚度方向的截面长度大于所述第二端部于所述厚度方向的截面长度。
5.如权利要求4所述的制造方法，其特征在于，第二导通体远离所述第二内侧铜箔层的一端于沿所述电路基板厚度方向的正向投影呈长方形，所述正向投影的长度为180～280微米，所述正向投影的宽度为15～275微米，所述第二导通体的深度为8～250微米。
6.如权利要求5所述的制造方法，其特征在于，所述覆铜基板还包括沿延伸面上相互垂直的长度方向和宽度方向，所述第二导通体沿所述长度方向的纵横比为0.03～1.40，所述第二导通体沿所述宽度方向的纵横比为0.03～16.7。
7.如权利要求1所述的制造方法，其特征在于，所述第二开孔通过激光或者机械钻孔形成。
8.一种电路板的制造方法，其特征在于，包括步骤：
提供一单面覆铜板，所述单面覆铜板包括一介质层及设置于所述介质层一侧的一外侧铜箔层；
提供一如权利要求1至7任意一项所述的制造方法制造的电路基板，蚀刻所述第一内侧铜箔层及所述第一内侧铜箔层对应的所述第一电镀铜层以形成内侧线路层，部分所述基材层从所述内侧线路层露出，以获得一中间体；
压合所述单面覆铜板及所述中间体，所述介质层朝向所述内侧线路层并使得部分所述介质层填入所述第二开孔内；
于所述单面覆铜板上开设多个第四开孔，所述第四开孔贯穿所述单面覆铜板，且所述第二导通体于所述第四开孔的底部露出；
于所述外侧铜箔层上进行电镀，以形成一第二电镀层，所述第二电镀层填充于所述第四开孔内以形成第四导通体，所述第四导通体电性连接于所述第二导通体；
蚀刻所述第二电镀层及所述外侧铜箔层以获得第一外侧线路层，以及蚀刻所述第二内侧铜箔层以获得一第二外侧线路层，以及
获得所述电路板。
9.如权利要求8所述的制造方法，其特征在于，还包括步骤：于所述第四开孔的侧壁上形成种子层，所述种子层电性连接于所述内侧线路层及所述外侧线路层。
10.一种电路板，其特征在于，包括依次叠设的一第一外侧线路层、一介质层、一内侧线路层、一基材层以及一第二外侧线路层，
所述第一外侧线路层和所述基材层中开设有第一开孔，所述第一开孔中设有第一导通体，所述第一导通体中开设有至少一第二开孔，所述第二开孔用于将所述第一导通体划分为多个间隔设置的第二导通体，所述第二导通体电性连接于所述第一外侧线路层及所述内侧线路层，
所述第一外侧线路层及所述内侧线路层之间还设置多个第四导通体，所述第四导通体电性连接于所述第二外侧线路层及所述内侧线路层，且所述第四导通体对应且连接所述第二导通体，
所述介质层还填充于所述内侧线路层的间隙内以及所述第二开孔中。
CN202010898641.9A 2020-08-31 2020-08-31 电路基板的制造方法、电路板及其制造方法 Pending CN114126225A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010898641.9A CN114126225A (zh) 2020-08-31 2020-08-31 电路基板的制造方法、电路板及其制造方法
TW109130465A TWI761941B (zh) 2020-08-31 2020-09-04 電路基板的製造方法、電路板及其製造方法
US17/029,369 US11388818B2 (en) 2020-08-31 2020-09-23 Circuit board, method of manufacturing base plate and method of manufacturing circuit board
US17/828,295 US12004294B2 (en) 2020-08-31 2022-05-31 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010898641.9A CN114126225A (zh) 2020-08-31 2020-08-31 电路基板的制造方法、电路板及其制造方法

Publications (1)

Publication Number Publication Date
CN114126225A true CN114126225A (zh) 2022-03-01

Family

ID=80357854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010898641.9A Pending CN114126225A (zh) 2020-08-31 2020-08-31 电路基板的制造方法、电路板及其制造方法

Country Status (3)

Country Link
US (2) US11388818B2 (zh)
CN (1) CN114126225A (zh)
TW (1) TWI761941B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5435057A (en) * 1990-10-30 1995-07-25 International Business Machines Corporation Interconnection method and structure for organic circuit boards
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP2003179321A (ja) * 2001-12-11 2003-06-27 Fujikura Ltd 回路基板及び多層回路基板及び回路基板の製造方法
US20060037193A1 (en) * 1997-06-06 2006-02-23 Ibiden Co., Ltd. Single-sided circuit board and method for manufacturing the same
US20070059502A1 (en) * 2005-05-05 2007-03-15 Applied Materials, Inc. Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
US20070096328A1 (en) * 2005-07-07 2007-05-03 Ibiden Co., Ltd. Multilayered printed wiring board
US20080093560A1 (en) * 2002-10-25 2008-04-24 Kimmo Puhakka Circuit Substrate and Method
US20100263913A1 (en) * 2009-04-15 2010-10-21 International Business Machines Corporation Metal wiring structures for uniform current density in c4 balls
US20110154658A1 (en) * 2009-12-29 2011-06-30 Subtron Technology Co. Ltd. Circuit substrate and manufacturing method thereof
TW201201633A (en) * 2010-06-30 2012-01-01 Nan Ya Printed Circuit Board Printed circuit board
US20120111625A1 (en) * 2010-11-09 2012-05-10 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for filling via hole thereof
US20150114698A1 (en) * 2013-10-30 2015-04-30 Subtron Technology Co., Ltd. Substrate structure and manufacturing method thereof
TW201720259A (zh) * 2015-10-28 2017-06-01 鵬鼎科技股份有限公司 柔性電路板及其製作方法
CN109769344A (zh) * 2017-11-10 2019-05-17 鹏鼎控股(深圳)股份有限公司 电路板及该电路板的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555513B1 (ko) * 2003-08-04 2006-03-03 삼성전자주식회사 보이드 발생이 방지되는 금속배선구조 및 금속배선방법
US20150027756A1 (en) * 2013-07-23 2015-01-29 Kinsus Interconnect Technology Corp. Circuit board structure for high frequency signals

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5435057A (en) * 1990-10-30 1995-07-25 International Business Machines Corporation Interconnection method and structure for organic circuit boards
US20060037193A1 (en) * 1997-06-06 2006-02-23 Ibiden Co., Ltd. Single-sided circuit board and method for manufacturing the same
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP2003179321A (ja) * 2001-12-11 2003-06-27 Fujikura Ltd 回路基板及び多層回路基板及び回路基板の製造方法
US20080093560A1 (en) * 2002-10-25 2008-04-24 Kimmo Puhakka Circuit Substrate and Method
US20070059502A1 (en) * 2005-05-05 2007-03-15 Applied Materials, Inc. Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
US20070096328A1 (en) * 2005-07-07 2007-05-03 Ibiden Co., Ltd. Multilayered printed wiring board
US20100263913A1 (en) * 2009-04-15 2010-10-21 International Business Machines Corporation Metal wiring structures for uniform current density in c4 balls
US20110154658A1 (en) * 2009-12-29 2011-06-30 Subtron Technology Co. Ltd. Circuit substrate and manufacturing method thereof
TW201201633A (en) * 2010-06-30 2012-01-01 Nan Ya Printed Circuit Board Printed circuit board
US20120111625A1 (en) * 2010-11-09 2012-05-10 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for filling via hole thereof
US20150114698A1 (en) * 2013-10-30 2015-04-30 Subtron Technology Co., Ltd. Substrate structure and manufacturing method thereof
TW201720259A (zh) * 2015-10-28 2017-06-01 鵬鼎科技股份有限公司 柔性電路板及其製作方法
CN109769344A (zh) * 2017-11-10 2019-05-17 鹏鼎控股(深圳)股份有限公司 电路板及该电路板的制造方法

Also Published As

Publication number Publication date
US20220295632A1 (en) 2022-09-15
US12004294B2 (en) 2024-06-04
US20220071006A1 (en) 2022-03-03
TW202211747A (zh) 2022-03-16
TWI761941B (zh) 2022-04-21
US11388818B2 (en) 2022-07-12

Similar Documents

Publication Publication Date Title
US8552815B2 (en) High-frequency line structure for impedance matching a microstrip line to a resin substrate and method of making
US6924712B2 (en) Semi-suspended coplanar waveguide on a printed circuit board
US10292279B2 (en) Disconnect cavity by plating resist process and structure
JP2015185735A (ja) 多層配線板及びその製造方法
CN109788663B (zh) 电路板的制作方法及由该方法制得的电路板
US10667391B2 (en) Printed wiring board
US20190387613A1 (en) Printed wiring board and method for manufacturing same
EP3764759A1 (en) Opposing planar electrically conductive surfaces connected for establishing a two-dimensional electric connection area between component carrier stacks
WO2000044210A1 (en) Multi-layer rf printed circuit architecture
WO2000044210A9 (en) Multi-layer rf printed circuit architecture
CN113826450A (zh) 印刷布线板以及印刷布线板的制造方法
US12016119B2 (en) Method for manufacturing multilayer printed circuit board
CN114126225A (zh) 电路基板的制造方法、电路板及其制造方法
JP2019071318A (ja) 多層配線板及びその製造方法
US20050103524A1 (en) Double sided wired circuit board
CN111356279B (zh) 电路板及其制造方法
CN114128410B (zh) 高频传输电路板及其制作方法
CN114007345A (zh) 线路板的制备方法
CN112752390B (zh) 多层电路板及其制作方法
CN111642070B (zh) 一种电路板及其制备工艺
JP2019029559A (ja) 多層配線板及びその製造方法
KR102662860B1 (ko) 인쇄회로기판
CN114269065B (zh) 内埋导电线路的线路板及其制作方法
JP5157583B2 (ja) ビルドアップ多層配線基板の製造方法
CN113873786A (zh) 一种电路板的加工方法及电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination