CN216253366U - 用于改进双列直插封装组件导电性的电路结构 - Google Patents
用于改进双列直插封装组件导电性的电路结构 Download PDFInfo
- Publication number
- CN216253366U CN216253366U CN202122454873.8U CN202122454873U CN216253366U CN 216253366 U CN216253366 U CN 216253366U CN 202122454873 U CN202122454873 U CN 202122454873U CN 216253366 U CN216253366 U CN 216253366U
- Authority
- CN
- China
- Prior art keywords
- hole
- metal body
- plated
- circuit structure
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 83
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 238000009713 electroplating Methods 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 8
- 238000005476 soldering Methods 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 238000000034 method Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本实用新型提供一种用于改进双列直插封装组件导电性的电路结构,包括一绝缘板、一金属本体及一电子组件;绝缘板具有一第一表面及一第二表面,第一表面上形成有一第一线路,其上表面设有至少一第一开口,其向下至少连通至第二表面,以形成至少一通孔,进而构成至少一电镀通孔;金属本体具有一第三表面及一第四表面,其连接所述第一表面,第三表面具有对应连通所述电镀通孔的至少一金属本体通孔;电子组件具有至少一接脚,其从金属本体通孔对应第三表面端插入且电性连接电镀通孔;其中,金属本体通孔的壁面面积大于电镀通孔的第一线路部分的壁面面积;本实用新型能使电路结构改进双列直插封装组件与线路之间的导电性。
Description
技术领域
本实用新型有关于一种电路结构,尤指一种用于改进双列直插封装组件导电性的电路结构。
背景技术
在习知的印刷电路板中,若欲改进双列直插封装组件与线路之间的导电性,尤其是电源部的双列直插封装组件与线路之间的导电性,通常考虑增加线宽、采用多层板及/或增加电源部线路厚度。
然而,增加线宽通常造成同面积的印刷电路板的容纳线路变少,从而造成印刷电路板积集度下降。而采用多层板将会造成多层线路-介电质-线路的与电容相关的线路干扰。另外,若在电源部的线路增加其厚度,则至少需增加一道蚀刻或膜成长制程以改变一般线路厚度或电源部的线路厚度。
实用新型内容
本实用新型的一目的,在于提供一种用于改进双列直插封装组件导电性的电路结构,其包括一绝缘板、一金属本体及一电子组件;所述绝缘板具有相对的一第一表面及一第二表面,至少所述第一表面上形成有一第一线路,其上表面开设有至少一第一开口,其向下至少连通至所述第二表面,以形成至少一通孔,进而构成至少一电镀通孔;所述金属本体具有相对的一第三表面及一第四表面,其连接所述第一表面,所述第三表面具有对应连通所述电镀通孔的至少一金属本体通孔;所述电子组件具有至少一接脚,其从所述金属本体通孔对应所述第三表面端插入且电性连接所述电镀通孔;其中,所述金属本体通孔的壁面面积大于所述电镀通孔的第一线路部分的壁面面积。如此,大于所述电镀通孔的第一线路部分的壁面面积的所述金属本体通孔的壁面面积能使电路结构改进双列直插封装组件与线路之间的导电性,且避免印刷电路板积集度下降、采用多层板所造成线路干扰、增加电源部线路厚度的复杂制程等问题。
本实用新型一实施例中,所述金属本体通孔的高度大于所述电镀通孔的第一线路部分的高度的8.5倍。
本实用新型一实施例中,所述金属本体通孔及所述电镀通孔的宽度大于或等于所述接脚的最大宽度。
本实用新型一实施例中,所述接脚至少到达所述电镀通孔对应所述第二表面端。
本实用新型一实施例中,一焊接材料以波峰焊接方式从所述电镀通孔对应所述第二表面端形成于所述接脚与所述金属本体通孔及所述电镀通孔之间。
本实用新型一实施例中,所述电镀通孔的金属层、所述第一线路及所述金属本体的材质为铜。
本实用新型的另一目的,在于提供另一种用于改进双列直插封装组件导电性的电路结构,其包括一绝缘板、一金属本体及一电子组件;所述绝缘板具有相对的一第一表面及一第二表面,所述第一表面开设有至少一第一开口,其向下至少连通至所述第二表面,以形成至少一通孔,进而构成至少一电镀通孔;所述金属本体具有相对的一第三表面及一第四表面,其连接所述第一表面,所述第三表面具有对应连通所述电镀通孔的至少一金属本体通孔;所述电子组件具有至少一接脚,其从所述金属本体通孔对应所述第三表面端插入且电性连接所述电镀通孔;其中,所述金属本体通孔的高度介于0.3公厘至0.6公厘。如此,大于习知电镀通孔的第一线路部分的高度的高度介于0.3公厘至0.6公厘的所述金属本体通孔能使电路结构改进双列直插封装组件与线路之间的导电性,且避免印刷电路板积集度下降、采用多层板所造成线路干扰、增加电源部线路厚度的复杂制程等问题,另能使用现有制程设备。
本实用新型一实施例中,所述金属本体通孔及所述电镀通孔的宽度大于或等于所述接脚的最大宽度。
本实用新型一实施例中,所述接脚至少到达所述电镀通孔对应所述第二表面端。
本实用新型一实施例中,一焊接材料以波峰焊接方式从所述电镀通孔对应所述第二表面端形成于所述接脚与所述金属本体通孔及所述电镀通孔之间。
本实用新型一实施例中,所述电镀通孔的金属层及所述金属本体的材质为铜。
本实用新型一实施例中,所述金属本体以表面贴焊技术固接所述第二表面。
附图说明
图1a:为本实用新型在插置电子组件前用于改进双列直插封装组件导电性的电路结构在插置电子组件前的立体图。
图1b:为本实用新型在插置电子组件前用于改进双列直插封装组件导电性的电路结构在插置电子组件前的剖示图。
图2:为本实用新型用于改进双列直插封装组件导电性的电路结构的剖示图。
图3:为本实用新型用于改进双列直插封装组件导电性的电路结构另一实施例的剖示图。
图4:为本实用新型金属在插置电子组件前用于改进双列直插封装组件导电性的电路结构在插置电子组件前另一实施例的剖示图。
图5:为本实用新型用于改进双列直插封装组件导电性的电路结构另一实施例的剖示图。
图6:为本实用新型金属用于改进双列直插封装组件导电性的电路结构另一实施例的剖示图。
附图标记说明:1-用于改进双列直插封装组件导电性的电路结构;10-绝缘板;10a-第一表面;10b-第二表面;1010-第一开口;101-第一线路;101a-上表面;1011-电镀通孔;102-第二线路;102b-下表面;1020-第二开口;103-壁面;11-金属本体;11a-第三表面;11b-第四表面;110-金属本体通孔;12-金属层;2-电子组件;21-接脚;3-焊接材料;h1、h2、h3-高度。
具体实施方式
请参阅图1a及图1b,分别为本实用新型用于改进双列直插封装组件导电性的电路结构1在插置电子组件2前的立体图及剖示图。本实用新型的用于改进双列直插封装组件导电性的电路结构1包括一绝缘板10、一金属本体11及一电子组件2。所述绝缘板10具有相对的一第一表面10a及一第二表面10b,至少所述第一表面10a上形成有一第一线路101,其上表面101a开设有至少一第一开口1010,其向下至少连通至所述第二表面10b,以形成至少一通孔,进而构成至少一电镀通孔1011。所述金属本体11具有相对的一第三表面11a及一第四表面11b,所述第四表面11b连接所述第一表面10a,所述第三表面11a具有对应连通所述电镀通孔1011的至少一金属本体通孔110。特别地,电子组件2具有的至少一接脚21从所述金属本体通孔101对应所述第三表面端插入且电性连接所述电镀通孔1011,且所述金属本体通孔110的壁面面积大于所述电镀通孔1011的第一线路部分的壁面面积。
通常所述电镀通孔1011与所述金属本体通孔110的水平方向截面轮廓为完全相同。因此,所述金属本体通孔110的高度h1可大于所述电镀通孔1011的第一线路部分的高度h2的8.5倍。在一可行的实施例中,所述金属本体11以表面贴焊技术(SMT,Surface MountTechnology)固接所述第一线路101的上表面101a。因此,本实用新型能使用现有制程设备设置所述金属本体11。
在欲形成用于改进双列直插封装组件导电性的电路结构1的情况下,合理地,所述金属本体通孔110及所述电镀通孔1011的宽度大于或等于所述电子组件2的接脚21的最大宽度,以便于所述接脚21插置于所述金属本体通孔110及所述电镀通孔1011中。在插置时,所述接脚21从所述金属本体通孔110对应所述第三表面11a端向下插入,且至少到达所述电镀通孔1011对应所述第二表面10b端。的后,一焊接材料3以波峰焊接方式从所述电镀通孔1011对应所述第二表面10b端向上形成于所述接脚21与所述金属本体通孔110及所述电镀通孔1011之间。详细而言,液化的焊锡形成的波峰接触所述电镀通孔1011对应所述第二表面10b端后,以毛细现象向上填充所述接脚21与所述金属本体通孔110及所述电镀通孔1011之间的空隙,进而在冷却后形成如图2所示的结构。
详细而言,所述电镀通孔1011是在所述通孔的绝缘板部分的壁面103上电镀形成一金属层12,以避免所述通孔的绝缘板部分的壁面103发生不沾锡现象而妨碍上述毛细现象。合理地,所述电镀通孔1011的金属层12、所述第一线路101及所述金属本体11的材质为铜。在一可行的实施例中,如图3所示,所述第二表面10b形成有一第二线路102,所述第二线路102的下表面102b开设有一第二开口1020,其向上连通所述电镀通孔1011,此时界定所述第二开口1020与原电镀通孔1011为一电镀通孔1011,另外,所述接脚21至少到达所述电镀通孔1011对应所述下表面102b端。
本实用新型提供另一种用于改进双列直插封装组件导电性的电路结构1,其包括一绝缘板10、一金属本体11及一电子组件2。如图4所示,所述绝缘板10具有相对的一第一表面10a及一第二表面10b,所述第一表面10a开设有至少一第一开口1010,其向下至少连通至所述第二表面10b,以形成至少一通孔,其进而构成至少一电镀通孔1011。所述金属本体11具有相对的一第三表面11a及一第四表面11b,所述第四表面11b连接所述第一表面10a,所述第三表面11a具有对应连通所述电镀通孔1011的至少一金属本体通孔110。特别地,所述电子组件2具有的至少一接脚21从所述金属本体通孔110对应所述第三表面端插入且电性连接所述电镀通孔1011,且所述金属本体通孔110的高度h3介于0.3公厘至0.6公厘,而一般线路的金属层厚度约0.035公厘。
在一可行的实施例中,所述金属本体11以表面贴焊技术固接所述第一表面10a。因此,本实用新型能使用现有制程设备设置所述金属本体11。合理地,所述金属本体11与所述绝缘板10的其它至少一部分线路电性连接。
在欲形成用于改进双列直插封装组件导电性的电路结构1的情况下,所述金属本体通孔110及所述电镀通孔1011的宽度大于或等于所述电子组件2的接脚21的最大宽度,以便于所述接脚21插置于所述金属本体通孔110及所述电镀通孔1011中。在插置时,所述接脚21从所述金属本体通孔110对应所述第三表面11a端向下插入,且至少到达所述电镀通孔1011对应所述第二表面10b端。的后,一焊接材料3以波峰焊接方式从所述电镀通孔1011对应所述第二表面10b端向上形成于所述接脚21与所述金属本体通孔110及所述电镀通孔1011之间。详细而言,液化的焊锡形成的波峰接触所述电镀通孔1011对应所述第二表面10b端后,以毛细现象向上填充所述接脚21与所述金属本体通孔110及所述电镀通孔1011之间的空隙,进而在泠却后形成如图5所示的结构。
详细而言,所述电镀通孔1011是在所述通孔的绝缘板部分的壁面103上电镀形成一金属层12,如图6所示,以避免所述通孔的绝缘板部分的壁面103发生不沾锡现象而妨碍上述毛细现象。合理地,所述电镀通孔1011的金属层12、所述第一线路101及所述金属本体11的材质为铜。在一可行的实施例中,所述第二表面10b形成有一第二线路102,如图6所示,所述第二线路102的下表面102b开设有一第二开口1020,其向上连通所述电镀通孔1011,此时,界定所述第二开口1020与原电镀通孔1011为一电镀通孔1011,所述接脚21至少到达所述电镀通孔1011对应所述下表面102b端。合理地,所述第二线路102的材质为铜。
由上述的金属本体及其对应连通所述电镀通孔的一金属本体通孔,其壁面面积大于所述电镀通孔的第一线路部分的壁面面积或金属本体通孔的高度介于0.3公厘至0.6公厘,本实用新型能使电路结构改进双列直插封装组件与线路之间的导电性,且避免先前技术欲提升线路在改进双列直插封装组件与线路之间的导电性时仅能加宽线路所造成印刷电路板积集度下降、采用多层板所造成线路干扰、增加电源部线路厚度的复杂制程等问题。
以上所述者,仅为本实用新型的一较佳实施例而已,并非用来限定本实用新型实施的范围,即凡依本实用新型权利要求所述的形状、构造、特征及精神所为的均等变化与修饰,均应包括于本实用新型的权利要求内。
Claims (12)
1.一种用于改进双列直插封装组件导电性的电路结构,其特征在于,包括:
一绝缘板,具有相对的一第一表面及一第二表面,至少所述第一表面上形成有一第一线路,其上表面开设有至少一第一开口,其向下至少连通至所述第二表面,以形成至少一通孔,进而构成至少一电镀通孔;
一金属本体,具有相对的一第三表面及一第四表面,其连接所述第一表面,所述第三表面具有对应连通所述电镀通孔的至少一金属本体通孔;及
一电子组件,具有至少一接脚,其从所述金属本体通孔对应所述第三表面端插入且电性连接所述电镀通孔;
其中,所述金属本体通孔的壁面面积大于所述电镀通孔的第一线路部分的壁面面积。
2.根据权利要求1所述的用于改进双列直插封装组件导电性的电路结构,其特征在于,所述金属本体通孔的高度大于所述电镀通孔的第一线路部分的高度的8.5倍。
3.根据权利要求1所述的用于改进双列直插封装组件导电性的电路结构,其特征在于,所述金属本体通孔及所述电镀通孔的宽度大于或等于所述接脚的最大宽度。
4.根据权利要求1所述的用于改进双列直插封装组件导电性的电路结构,其特征在于,所述接脚至少到达所述电镀通孔对应所述第二表面端。
5.根据权利要求4所述的用于改进双列直插封装组件导电性的电路结构,其特征在于,一焊接材料以波峰焊接方式从所述电镀通孔对应所述第二表面端形成于所述接脚与所述金属本体通孔及所述电镀通孔之间。
6.根据权利要求1所述的用于改进双列直插封装组件导电性的电路结构,其特征在于,所述电镀通孔的金属层、所述第一线路及所述金属本体的材质为铜。
7.一种用于改进双列直插封装组件导电性的电路结构,其特征在于,包括:
一绝缘板,具有相对的一第一表面及一第二表面,所述第一表面开设有至少一第一开口,其向下至少连通至所述第二表面,以形成至少一通孔,进而构成至少一电镀通孔;
一金属本体,具有相对的一第三表面及一第四表面,其连接所述第一表面,所述第三表面具有对应连通所述电镀通孔的至少一金属本体通孔;及
一电子组件,具有至少一接脚,其从所述金属本体通孔对应所述第三表面端插入且电性连接所述电镀通孔;
其中,所述金属本体通孔的高度介于0.3公厘至0.6公厘。
8.根据权利要求7所述的用于改进双列直插封装组件导电性的电路结构,其特征在于,所述金属本体通孔及所述电镀通孔的宽度大于或等于所述接脚的最大宽度。
9.根据权利要求7所述的用于改进双列直插封装组件导电性的电路结构,其特征在于,所述接脚至少到达所述电镀通孔对应所述第二表面端。
10.根据权利要求9所述的用于改进双列直插封装组件导电性的电路结构,其特征在于,一焊接材料以波峰焊接方式从所述电镀通孔对应所述第二表面端形成于所述接脚与所述金属本体通孔及所述电镀通孔之间。
11.根据权利要求7所述的用于改进双列直插封装组件导电性的电路结构,其特征在于,所述电镀通孔的金属层及所述金属本体的材质为铜。
12.根据权利要求7所述的用于改进双列直插封装组件导电性的电路结构,其特征在于,所述金属本体以表面贴焊技术固接所述第一表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122454873.8U CN216253366U (zh) | 2021-10-12 | 2021-10-12 | 用于改进双列直插封装组件导电性的电路结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122454873.8U CN216253366U (zh) | 2021-10-12 | 2021-10-12 | 用于改进双列直插封装组件导电性的电路结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216253366U true CN216253366U (zh) | 2022-04-08 |
Family
ID=80987111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122454873.8U Active CN216253366U (zh) | 2021-10-12 | 2021-10-12 | 用于改进双列直插封装组件导电性的电路结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216253366U (zh) |
-
2021
- 2021-10-12 CN CN202122454873.8U patent/CN216253366U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6983535B2 (en) | Insertion of electrical component within a via of a printed circuit board | |
US7238044B2 (en) | Connection structure of printed wiring board | |
CN108882500B (zh) | 柔性电路板及其制作方法 | |
US11297720B2 (en) | Printed circuit board and method of fabricating the same | |
US10863622B2 (en) | Circuit board and electronic module with an electrode structure | |
US20050281007A1 (en) | Heat management in circuit card assemblies | |
KR102659691B1 (ko) | 회로기판 | |
CN216253366U (zh) | 用于改进双列直插封装组件导电性的电路结构 | |
US20070089903A1 (en) | Printed circuit board | |
JP3239851U (ja) | Dipコンポーネントの導電性を改良する回路構造 | |
CN108738230B (zh) | 电路板结构及其制造方法 | |
KR102079926B1 (ko) | 솔더링 부위가 개량되는 기판 갭 서포터 및 그 제조방법 | |
CN211047364U (zh) | 一种多层电路板 | |
JPH10233563A (ja) | プリント配線基板及びその製造方法 | |
CN211656529U (zh) | 一种可更换芯片的多层电路板结构 | |
KR20190059398A (ko) | 인쇄회로기판의 결합구조 | |
US10638605B2 (en) | Printed circuit board structure | |
KR102689105B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
CN118042733A (zh) | 电子装联方法、电路板组件及通信设备 | |
JP2002158427A (ja) | プリント配線基板、部品実装基板および電子機器 | |
KR20080084172A (ko) | Pcb의 그라운드 구조 | |
JP2003031932A (ja) | プリント基板、およびこれを備える電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |