CN112420653B - 基板结构及其制作方法 - Google Patents
基板结构及其制作方法 Download PDFInfo
- Publication number
- CN112420653B CN112420653B CN201910957797.7A CN201910957797A CN112420653B CN 112420653 B CN112420653 B CN 112420653B CN 201910957797 A CN201910957797 A CN 201910957797A CN 112420653 B CN112420653 B CN 112420653B
- Authority
- CN
- China
- Prior art keywords
- vias
- conductive
- micro
- circuit layer
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000011521 glass Substances 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 7
- 238000005553 drilling Methods 0.000 claims description 7
- 239000011148 porous material Substances 0.000 claims description 6
- 230000000052 comparative effect Effects 0.000 description 14
- 239000000126 substance Substances 0.000 description 5
- 208000014903 transposition of the great arteries Diseases 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 231100001261 hazardous Toxicity 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种基板结构及其制作方法，基板结构包括玻璃基板、第一线路层、第二线路层以及至少一导电区。玻璃基板具有第一表面以及相对于第一表面的第二表面。第一线路层配置于第一表面。第二线路层配置于第二表面。导电区包括多个导电微通孔。导电微通孔贯穿玻璃基板。导电微通孔电性连接第一线路层与第二线路层，且导电微通孔的孔径为2μm至10μm。
Description
技术领域
本发明涉及一种基板结构及其制作方法，尤其涉及一种具有导电微通孔的基板结构及其制作方法。
背景技术
由于玻璃基板具有高度平坦的表面，因此适合极细线路的重布层(redistribution layer，RDL)的制作。然而，玻璃基板中的玻璃通孔(TGV)却有以下的制程困难：(1)TGV制作成本昂贵，需要经过激光与蚀刻两道制程，并使用危害性高的特用化学品。(2)极细线路常常需要搭配有较高深宽比(aspect ratio,AR)的TGV，但高深宽比的玻璃基板在表面金属图形化制程中，为了确保铜金属在TGV内的导通质量符合基板的需求所采取的措施(例如粗化及表面极性改质)，反而不利于极细线路在玻璃基板表面的制作。
发明内容
本发明提供一种基板结构及其制作方法，利用多个导电微通孔来取代现有的导电通孔，具有可缩短现有的玻璃通孔制程、增加产能、降低生产成本、增进基板的机械特性、利于后续极细线路重布层的制作的优点。
本发明的基板结构，包括玻璃基板、第一线路层、第二线路层以及至少一导电区。玻璃基板具有第一表面以及相对于第一表面的第二表面。第一线路层配置于第一表面。第二线路层配置于第二表面。导电区包括多个导电微通孔。导电微通孔贯穿玻璃基板。导电微通孔电性连接第一线路层与第二线路层，且导电微通孔的孔径为2μm至10μm。
在本发明的一实施例中，上述的导电微通孔的总表面积与导电区的表面积的比率为10％至80％。
在本发明的一实施例中，上述的各导电微通孔之间的最小间距等于导电微通孔的孔径。
在本发明的一实施例中，上述的导电微通孔的深宽比大于100。
在本发明的一实施例中，上述的导电区的直径为45μm至100μm。
在本发明的一实施例中，上述的玻璃基板的厚度为0.3mm至1.1mm。
本发明的基板结构的制作方法包括以下步骤。提供玻璃基板。玻璃基板具有第一表面以及相对于第一表面的第二表面。形成至少一导电区。导电区包括多个导电微通孔。导电微通孔贯穿玻璃基板，且导电微通孔的孔径为2μm至10μm。形成第一线路层于第一表面。形成第二线路层于第二表面。导电微通孔电性连接第一线路层与第二线路层。
在本发明的一实施例中，上述形成多个导电微通孔于至少一导电区内的步骤包括以下步骤。形成多个微通孔于导电区内。微通孔贯穿玻璃基板，且微通孔的孔径为2μm至10μm。填入导电材料于微通孔内。
在本发明的一实施例中，上述形成微通孔的方法为激光钻孔，且不需要蚀刻制程。
在本发明的一实施例中，上述的各微通孔之间的最小间距等于微通孔的孔径。
在本发明的一实施例中，上述的微通孔的深宽比大于100。
基于上述，在本发明提供的基板结构及其制作方法中，可利用多个导电微通孔来取代现有的导电通孔。其中，由于导电微通孔的孔径(2μm至10μm)远小于导电通孔的孔径，且可利用激光钻孔的方式直接形成微通孔而不需要额外的蚀刻制程，因此，可缩短现有的玻璃通孔制程、增加产能、降低生产成本、增进基板的机械特性、利于后续极细线路重布层的制作的优点。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1C示出为本发明的实施例1的一种基板结构的制作方法的剖面示意图；
图2示出为图1A的俯视示意图；
图3A至图3C示出为比较例1的基板结构的制作方法的剖面示意图；
图4示出为图3B的俯视示意图。
附图标号说明：
100、200：基板结构
110、210：玻璃基板
111：第一表面
112：第二表面
120、120a：导电区预定位置
121、121a：导电区
130、130a：微通孔
131、131a：导电微通孔
140、240：第一线路层
141、142：接垫
150、250：第二线路层
151、152：接垫
220、220a：玻璃通孔预定位置
230、230a：玻璃通孔
231、231a：导电通孔
具体实施方式
[实施例1]
图1A至图1C示出为本发明的实施例1的一种基板结构的制作方法的剖面示意图。图2示出为图1A的俯视示意图。
请同时参照图1A与图2，先提供一玻璃基板110。玻璃基板110具有第一表面111以及相对于第一表面111的第二表面112。玻璃基板110的厚度例如是0.3mm至1.1mm。接着，例如是以激光钻孔的方法，在玻璃基板110的导电区预定位置120、120a形成多个微通孔130、130a。微通孔130、130a贯穿玻璃基板110，且连通玻璃基板110的第一表面111与第二表面112。其中，微通孔130、130a的孔径例如是2μm至10μm。微通孔130、130a的深宽比例如是大于100。举例来说，当玻璃基板110的厚度为0.3mm时，可搭配的最大的微通孔130、130a的孔径为3μm；而当玻璃基板110的厚度为1.1mm时，可搭配的最大的微通孔130、130a的孔径为10μm。
具体来说，导电区预定位置120、120a于第一表面111(或第二表面112)的形状例如是圆形或椭圆型，但不以此为限。导电区预定位置120、120a于第一表面111(或第二表面112)的直径例如是45μm至100μm。此外，导电区预定位置120、120a中的微通孔130、130a例如是以阵列排列的方式排列于导电区预定位置120、120a。因此，各微通孔130、130a之间的间距相等，但不以此为限。也就是说，在其他实施例中，各微通孔130、130a之间的间距也可以不同，只要使间距都大于等于微通孔130、130a的孔径，进而能稳定微通孔130、130a的结构即可。更进一步来说，在一些实施例中，各微通孔130(或130a)之间的最小间距可等于微通孔130(或130a)的孔径。也就是说，其中一个微通孔130(或130a)的孔缘至相邻的微通孔130(或130a)的孔缘之间的最小距离可等于微通孔130(或130a)的孔径。举例来说，当导电区预定位置120中的多个微通孔130的孔径为5μm时，其中一个微通孔130的孔缘至相邻的微通孔130的孔缘之间的最小距离为5μm。
接着，请参照图1B，将导电材料填入于微通孔130、130a内，以形成导电微通孔131、131a以及导电区121、121a。可通过例如是化镀(chemical plating)的镀覆制程来形成导电材料。所述导电材料可为金属或金属合金，例如铜、钛、钨、铝等或其组合。因此，在本实施例中，多个导电微通孔131、131a设置于导电区121、121a内，导电微通孔131、131a贯穿玻璃基板110，且导电微通孔131、131a的孔径为2μm至10μm。
具体来说，导电区121、121a于第一表面111(或第二表面112)的直径例如是45μm至100μm。各导电微通孔131(或131a)之间的最小间距等于导电微通孔131(或131a)的孔径。因此，其中一个导电微通孔131(或131a)的孔缘至相邻的导电微通孔131(或131a)的孔缘之间的最小距离等于2μm至10μm。此外，每个导电区121(或121a)内的所有导电微通孔131(或131a)的总表面积与导电区121(或121a)于第一表面111或第二表面112的表面积的比率为10％至80％，以具备较好之导电性。
然后，请参照图1C，例如是以电镀的方式，在玻璃基板110的第一表面111形成第一线路层140，并在玻璃基板110的第二表面112形成第二线路层150。其中，导电微通孔131、131a电性连接第一线路层140与第二线路层150。在本实施例中，第一线路层140直接接触玻璃基板110，且第二线路层150直接接触玻璃基板110。在一些实施例中，第一线路层140包括多个接垫141、142，第二线路层150包括多个接垫151、152，其中，接垫141对应于接垫151设置，且接垫141通过导电微通孔131电性连接至接垫151。接垫142对应于接垫152设置，且接垫142通过导电微通孔131a电性连接至接垫152。此时，已制造完成实施例1的基板结构100。
简言之，本实施例的基板结构100包括玻璃基板110、第一线路层140、第二线路层150以及至少一导电区121、121a。玻璃基板110具有第一表面111以及相对于第一表面111的第二表面112。第一线路层140配置于第一表面111。第二线路层150配置于第二表面112。导电区121、121a包括多个导电微通孔131、131a。导电微通孔131、131a贯穿玻璃基板110，且电性连接第一线路层140与第二线路层150。导电微通孔131、131a的孔径为2μm至10μm。此外，由于微通孔130(或130a)的孔径小，可利用激光钻孔的方式直接形成且不需要额外的蚀刻制程，因此，可缩短玻璃通孔制程，进而增加产能、降低生产成本、增进基板的机械特性且可利于后续极细线路重布层的制作。
[比较例1]
图3A至图3C示出为比较例1的基板结构的制作方法的剖面示意图。图4示出为图3B的俯视示意图。
请参照图3A至图3B，其为现有制造玻璃通孔(through-glass via，TGV)的步骤。首先，以激光的方式对玻璃基板210中的玻璃通孔预定位置220、220a进行改质，接着，再利用蚀刻制程去除玻璃通孔预定位置220、220a中的玻璃基板210，以形成玻璃通孔230、230a。其中，蚀刻制程例如是使用氢氟酸或其他适合的玻璃蚀刻液来去除改质后的玻璃。此处，玻璃通孔预定位置220、220a于玻璃基板210的表面的直径等于玻璃通孔230、230a的孔径，且例如是45μm至100μm。
接着，请参照图3C，例如是以电镀的方式，在玻璃基板210的两侧的表面分别形成第一线路层240及第二线路层250，以及在玻璃通孔230、230a的孔壁形成导电层，以形成导电通孔231、231a。导电通孔231、231a的孔径为45μm至100μm。此时，已制造完成比较例1的基板结构200。
[实施例1及比较例1的比较]
请同时参照图1A至图1C、图2、图3A至图3C以及图4，首先，可得知实施例1的导电区121、121a与比较例1的玻璃通孔230、230a的大小相同。例如：实施例1的导电区预定位置120、120a于第一表面111(或第二表面112)的直径与比较例1的玻璃通孔230、230a的孔径皆为45μm至100μm。实施例1的玻璃基板110两侧分别有第一线路层140及第二线路层150，而比较例1的玻璃基板210两侧也分别有第一线路层240及第二线路层250。
然而，实施例1与比较例1的主要差异在于：相较于比较例1以单个导电通孔231(或导电通孔231a)来电性连接第一线路层240与第二线路层250，实施例1则是在与比较例1的导电通孔231(或导电通孔231a)相同大小的导电区121(或导电区121a)中，设置多个导电微通孔131(或导电微通孔131a)来取代比较例1的单个导电通孔231(或导电通孔231a)，并用以电性连接第一线路层140与第二线路层150。也就是说，在单位面积内，实施例1以多个导电微通孔131(或导电微通孔131a)来取代比较例1的单个导电通孔231(或导电通孔231a)来电性连接第一线路层140与第二线路层150。其中，实施例1的导电微通孔131、131a的孔径为2μm至10μm，但比较例1的导电通孔231、231a的孔径为45μm至100μm。
此外，由于实施例1的导电微通孔131、131a的孔径远小于比较例1的导电通孔231、231a的孔径，因此，相较于比较例1须利用激光改质及蚀刻制程来形成玻璃通孔230、230a，实施例1只须利用激光钻孔的方式而不需要额外的蚀刻制程，即可直接制作出多个微通孔130、130a。换言之，当欲形成的玻璃通孔的孔径大于10μm时，实务上现有技术会利用激光改质及蚀刻制程来形成。进一步而言，由于实施例1通过多个微通孔130、130a来取代单个玻璃通孔230、230a的方式，进而使得实施例1具有可缩短玻璃通孔制程、增加产能以及降低生产成本的优点。
接着，相较于比较例1形成导电通孔231、231a的方式，实施例1可利用化学湿制程，例如化镀的方式，对微通孔130、130a进行金属化制程来形成导电微通孔131、131a。此外，化学湿制程也不会受到微通孔130、130a的高深宽比的限制，且可确保金属在微通孔130、130a内皆已导通。另外，实施例1的微通孔130、130a也不会影响后续极细线路重布层(RDL)在玻璃基板110的表面的制作，可大幅降低电镀制程难度。
值得说明的是，由于本实施例的基板结构应用了导电微通孔形成于玻璃基板上，使玻璃基板具有较好的机械特性，更进而使得本实施例的基板结构具有较佳的平整度且适于极细线路重布层(RDL)的制作，甚至还可应用于5G天线设计的一部分。
综上所述，在本发明提供的基板结构及其制作方法中，可利用多个导电微通孔来取代现有的导电通孔。其中，由于导电微通孔的孔径(2μm至10μm)远小于导电通孔的孔径，且可利用激光钻孔的方式直接形成微通孔而不需要额外的蚀刻制程，因此，可缩短现有的玻璃通孔制程、增加产能、降低生产成本、增进基板的机械特性、利于后续极细线路重布层的制作的优点。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
Claims (9)
1.一种基板结构，其特征在于，包括：
玻璃基板，具有第一表面以及相对于所述第一表面的第二表面；
第一线路层，配置于所述第一表面，且包括第一接垫；
第二线路层，配置于所述第二表面，且包括第二接垫；以及
至少一导电区，包括多个导电微通孔、所述第一接垫以及所述第二接垫，其中所述多个导电微通孔完全地贯穿所述玻璃基板且接触所述第一接垫与所述第二接垫，所述多个导电微通孔电性连接所述第一线路层与所述第二线路层，所述多个导电微通孔的孔径为2μm至10μm，且所述多个导电微通孔填充导电材料，
其中所述第一线路层接触所述玻璃基板的所述第一表面，所述第二线路层接触所述玻璃基板的所述第二表面，且所述多个导电微通孔直接连接所述玻璃基板的所述第一表面与所述第二表面，
其中所述多个导电微通孔的深宽比大于100。
2.根据权利要求1所述的基板结构，其特征在于，所述多个导电微通孔的总表面积与所述至少一导电区的表面积的比率为10％至80％。
3.根据权利要求1所述的基板结构，其特征在于，各所述导电微通孔之间的最小间距等于所述多个导电微通孔的孔径。
4.根据权利要求1所述的基板结构，其特征在于，所述至少一导电区的直径为45μm至100μm。
5.根据权利要求1所述的基板结构，其特征在于，所述玻璃基板的厚度为0.3mm至1.1mm。
6.一种基板结构的制作方法，其特征在于，包括：
提供玻璃基板，具有第一表面以及相对于所述第一表面的第二表面；
形成至少一导电区，包括多个导电微通孔，其中所述多个导电微通孔完全地贯穿所述玻璃基板，所述多个导电微通孔的孔径为2μm至10μm，且所述多个导电微通孔填充导电材料；
形成第一线路层于所述第一表面，其中所述第一线路层包括第一接垫；以及
形成第二线路层于所述第二表面，其中所述第一线路层包括第二接垫，所述多个导电微通孔电性连接所述第一线路层与所述第二线路层，且所述多个导电微通孔接触所述第一接垫与所述第二接垫，
其中所述至少一导电区还包括所述第一接垫与所述第二接垫，
其中所述第一线路层接触所述玻璃基板的所述第一表面，所述第二线路层接触所述玻璃基板的所述第二表面，且所述多个导电微通孔直接连接所述玻璃基板的所述第一表面与所述第二表面，
其中所述多个导电微通孔的深宽比大于100。
7.根据权利要求6所述的基板结构的制作方法，其特征在于，形成多个导电微通孔于所述至少一导电区内的步骤包括：
形成多个微通孔于所述至少一导电区内，其中所述多个微通孔贯穿所述玻璃基板，且所述多个微通孔的孔径为2μm至10μm；以及
填入导电材料于所述多个微通孔内。
8.根据权利要求7所述的基板结构的制作方法，其特征在于，形成所述多个微通孔的方法为激光钻孔，且不需要蚀刻制程。
9.根据权利要求6所述的基板结构的制作方法，其特征在于，各所述微通孔之间的最小间距等于所述多个微通孔的孔径。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108130141A TWI705745B (zh) | 2019-08-23 | 2019-08-23 | 基板結構及其製作方法 |
| TW108130141 | 2019-08-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112420653A CN112420653A (zh) | 2021-02-26 |
| CN112420653B true CN112420653B (zh) | 2023-12-08 |
Family
ID=74091543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910957797.7A Active CN112420653B (zh) | 2019-08-23 | 2019-10-10 | 基板结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112420653B (zh) |
| TW (1) | TWI705745B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110122044A (ko) * | 2010-05-03 | 2011-11-09 | 삼성전기주식회사 | 반도체 패키지 기판 및 그 제조방법 |
| JP2012033879A (ja) * | 2010-06-30 | 2012-02-16 | Panasonic Corp | 部品内蔵基板及びその製造方法 |
| TW201401343A (zh) * | 2012-04-24 | 2014-01-01 | Qualcomm Mems Technologies Inc | 玻璃基板上之金屬－絕緣體－金屬電容器 |
| CN106376170A (zh) * | 2015-07-24 | 2017-02-01 | 宏启胜精密电子(秦皇岛)有限公司 | 柔性电路板及其制作方法、电子装置 |
| CN109819585A (zh) * | 2017-11-20 | 2019-05-28 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555762B2 (en) * | 1999-07-01 | 2003-04-29 | International Business Machines Corporation | Electronic package having substrate with electrically conductive through holes filled with polymer and conductive composition |
| JP5003082B2 (ja) * | 2006-09-26 | 2012-08-15 | 富士通株式会社 | インターポーザ及びその製造方法 |
| US9105628B1 (en) * | 2012-03-29 | 2015-08-11 | Valery Dubin | Through substrate via (TSuV) structures and method of making the same |
| US9997443B2 (en) * | 2013-02-25 | 2018-06-12 | Infineon Technologies Ag | Through vias and methods of formation thereof |
| US20160093583A1 (en) * | 2014-09-25 | 2016-03-31 | Micron Technology, Inc. | Bond pad with micro-protrusions for direct metallic bonding |
-
2019
- 2019-08-23 TW TW108130141A patent/TWI705745B/zh active
- 2019-10-10 CN CN201910957797.7A patent/CN112420653B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110122044A (ko) * | 2010-05-03 | 2011-11-09 | 삼성전기주식회사 | 반도체 패키지 기판 및 그 제조방법 |
| JP2012033879A (ja) * | 2010-06-30 | 2012-02-16 | Panasonic Corp | 部品内蔵基板及びその製造方法 |
| TW201401343A (zh) * | 2012-04-24 | 2014-01-01 | Qualcomm Mems Technologies Inc | 玻璃基板上之金屬－絕緣體－金屬電容器 |
| CN106376170A (zh) * | 2015-07-24 | 2017-02-01 | 宏启胜精密电子(秦皇岛)有限公司 | 柔性电路板及其制作方法、电子装置 |
| CN109819585A (zh) * | 2017-11-20 | 2019-05-28 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI705745B (zh) | 2020-09-21 |
| TW202110297A (zh) | 2021-03-01 |
| CN112420653A (zh) | 2021-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101373720B (zh) | 制造半导体器件的方法 | |
| US10820426B2 (en) | Carrier substrate | |
| US20150027757A1 (en) | Pcb having glass core | |
| US7456493B2 (en) | Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein | |
| US10643936B2 (en) | Package substrate and package structure | |
| US9307651B2 (en) | Fabricating process of embedded circuit structure | |
| CN1890845A (zh) | 具精确工作范围的小型阵列接触 | |
| US7698813B2 (en) | Method for fabricating conductive blind via of circuit substrate | |
| US9338887B2 (en) | Core substrate, manufacturing method thereof, and structure for metal via | |
| US8853102B2 (en) | Manufacturing method of circuit structure | |
| US10129980B2 (en) | Circuit board and electronic component device | |
| US20150292099A1 (en) | Interposer and method for producing the same | |
| CN112420653B (zh) | 基板结构及其制作方法 | |
| US11201123B2 (en) | Substrate structure and manufacturing method thereof | |
| CN109673099B (zh) | 多层线路结构及其制作方法 | |
| US10383226B2 (en) | Multi-layer circuit structure and manufacturing method thereof | |
| US10818584B2 (en) | Package substrate and package structure | |
| CN108156754B (zh) | 垂直连接接口结构、具所述结构的电路板及其制造方法 | |
| CN112786560A (zh) | 半导体装置封装及其制造方法 | |
| US20180040577A1 (en) | Pad structure and manufacturing method thereof | |
| CN111463135A (zh) | 封装基板及其制法 | |
| JP7279306B2 (ja) | 配線基板 | |
| CN117393523B (zh) | 一种用于贴装的多层布线转接板及其制备方法 | |
| US20210259106A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| TWI626871B (zh) | Circuit board manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |